JPS5882342A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS5882342A JPS5882342A JP18078981A JP18078981A JPS5882342A JP S5882342 A JPS5882342 A JP S5882342A JP 18078981 A JP18078981 A JP 18078981A JP 18078981 A JP18078981 A JP 18078981A JP S5882342 A JPS5882342 A JP S5882342A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- microinstruction
- execution
- queue
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はデータ処理装置に用いられ、垂直型マイクロ
プログラムでループ実行を行うようにされたマイクロプ
ログラム叩」婢装置にｉ痢し、特にループ内のマイクロ
ステップを削減し、かつ外部記Ｔ、ｍ ｉ 直からのマ
イクロ命令フェッチを行うことなく、尚速にループ処理
を行うことができるようにしようとするものである。
プログラムでループ実行を行うようにされたマイクロプ
ログラム叩」婢装置にｉ痢し、特にループ内のマイクロ
ステップを削減し、かつ外部記Ｔ、ｍ ｉ 直からのマ
イクロ命令フェッチを行うことなく、尚速にループ処理
を行うことができるようにしようとするものである。
従来、マイクロプログラム制御装置に於ける垂直型マイ
クロプログラムのループ実行は、垂直型マイクロ命令の
ビット数（通常１６ビツト程度）が限られていることか
らループの最終ステップにはループ条件を判定してルー
プが終了していなければループの最初のステップに戻り
、ループが終了していれば次のマイクロ命令を実行する
様なコンディションブランチ命令を置くか、最終ステッ
プに無条件にループのｊｌｔｉ−初のステップに戻るブ
ランチ命令を置き、ループ内にループ条件を判定するコ
ンディションブランチ命令が有り、ループ終了に依９次
のマイクロ命令実行に移るかの（ｉ’ｌれかの形式で行
なわれた。
クロプログラムのループ実行は、垂直型マイクロ命令の
ビット数（通常１６ビツト程度）が限られていることか
らループの最終ステップにはループ条件を判定してルー
プが終了していなければループの最初のステップに戻り
、ループが終了していれば次のマイクロ命令を実行する
様なコンディションブランチ命令を置くか、最終ステッ
プに無条件にループのｊｌｔｉ−初のステップに戻るブ
ランチ命令を置き、ループ内にループ条件を判定するコ
ンディションブランチ命令が有り、ループ終了に依９次
のマイクロ命令実行に移るかの（ｉ’ｌれかの形式で行
なわれた。
しかしこれらのループの最終ステップに１−かれるコン
ディションブランチ、＃：条件ブランチ命令はループ内
のオペレーションとは無関係であり、ループ実行が実際
のオペレーションより１ステップ多い形で処理される欠
点があった。又ループ実行時には、ループ内の各マイク
ロ命令はループ回数分だけ外部記憶装置からフェッチさ
れるため、むだな命令フェッチサイクルが実行される欠
点もあった。
ディションブランチ、＃：条件ブランチ命令はループ内
のオペレーションとは無関係であり、ループ実行が実際
のオペレーションより１ステップ多い形で処理される欠
点があった。又ループ実行時には、ループ内の各マイク
ロ命令はループ回数分だけ外部記憶装置からフェッチさ
れるため、むだな命令フェッチサイクルが実行される欠
点もあった。
この発明の目的はループ内の実行完了のマイクロ命令を
実行順にキュー機構内に収容し、ループ実行中はマイク
ロ命令をそのキュー機構から堆シ出すようにして、外部
記憶装置からの都令フェッチを行なわずにループ処理を
行い、かつループ条件を判定してループ終了条件が満た
されていない場合、そのキュー機構から命令フェッチを
行なわせる指示が数ビットのフィールドで可能であるこ
とかう、他のオペレーションと同一ステップにてこの指
示を行わせ、ループ内のマイクロ命令ステップ数を削減
して尚速にループ夷行命処理するマイクロプログラム制
御装置を提供することにある。
実行順にキュー機構内に収容し、ループ実行中はマイク
ロ命令をそのキュー機構から堆シ出すようにして、外部
記憶装置からの都令フェッチを行なわずにループ処理を
行い、かつループ条件を判定してループ終了条件が満た
されていない場合、そのキュー機構から命令フェッチを
行なわせる指示が数ビットのフィールドで可能であるこ
とかう、他のオペレーションと同一ステップにてこの指
示を行わせ、ループ内のマイクロ命令ステップ数を削減
して尚速にループ夷行命処理するマイクロプログラム制
御装置を提供することにある。
この発明によればマイクロプログラム中のループ実行時
に実行完了のマイクロ命令を実行順に抜数ステップ収容
するマイクロ命令キュー機構と、実行完了のループ内の
各マイクロ命令をそのキュー機構に格納する手段と、ル
ープ終了条件を指示するマイクロ命令実行時にループ条
件を判定して前記キュー機構よりマイクロ命令を取り出
すかまたは外部記憶装置より次のマイクロ命令を取り出
すかの制御を行なうループ１６１］御手段とから構成さ
れ、前記キュー機構内でループ実行を処理する。
に実行完了のマイクロ命令を実行順に抜数ステップ収容
するマイクロ命令キュー機構と、実行完了のループ内の
各マイクロ命令をそのキュー機構に格納する手段と、ル
ープ終了条件を指示するマイクロ命令実行時にループ条
件を判定して前記キュー機構よりマイクロ命令を取り出
すかまたは外部記憶装置より次のマイクロ命令を取り出
すかの制御を行なうループ１６１］御手段とから構成さ
れ、前記キュー機構内でループ実行を処理する。
次にこの発明を図面を参照して詳細に〜、明する。
この発明の実施例を示す第１図においてこの発明のマイ
クロプログラム制御装置は外部記憶装置（図示せず）と
のインタフェイスバス１と、マイクロプログラムのシー
ケンス制御を行なうマイクロシーケンサ（ＭＳＱ）２ト
、マイクロシーケンサ（ＭＳＱ ） ２内に存在するマ
イクロプログラムカウンタ（ＭＰＣ） ３と、ループ実
行中において実行完了のマイクロ命令を８ステツプ分収
答するマイクロ命令キュー（ＭＩＱ）４と、取υ出され
た命令を収容するマイクロ命令レジスタ（ＭＩＲ） ５
と、マイクロ命令レジスタ（ＭＩＲ）５の入力を外部記
憶装置から取９出すかマイクロ命令キュー（ＭＩＱ ’
）４から取り出すかを退択するＭＩＲ入力セレクタ６と
、マイクロ命令レジスタ５に収容されたマイクロ命令を
デコードするデコーダ７と、そのデコード信号を収容す
るカレント命令レジスタ（ＣＩＲ）８と、ループ終了条
件を判定するループ判定回路９と、マイクロ命令キュー
（ＭＩＱ）４内のマイクロ命令を実行中であることを示
すキューモードフロツプ（ＱＭＦ ） １０と、マイク
ロ命令キュー（ＭＩＱ）４内の耽み出しアドレスを示す
ポツプカウンタ（ＰＯＣ） １１と、マイクロ命令キュ
ー（ｌＶ［ＩＱ）４内の曹き込みアドレスを示すブツシ
ュカウンタ（ＰＵＣ）１２とから構成される。
クロプログラム制御装置は外部記憶装置（図示せず）と
のインタフェイスバス１と、マイクロプログラムのシー
ケンス制御を行なうマイクロシーケンサ（ＭＳＱ）２ト
、マイクロシーケンサ（ＭＳＱ ） ２内に存在するマ
イクロプログラムカウンタ（ＭＰＣ） ３と、ループ実
行中において実行完了のマイクロ命令を８ステツプ分収
答するマイクロ命令キュー（ＭＩＱ）４と、取υ出され
た命令を収容するマイクロ命令レジスタ（ＭＩＲ） ５
と、マイクロ命令レジスタ（ＭＩＲ）５の入力を外部記
憶装置から取９出すかマイクロ命令キュー（ＭＩＱ ’
）４から取り出すかを退択するＭＩＲ入力セレクタ６と
、マイクロ命令レジスタ５に収容されたマイクロ命令を
デコードするデコーダ７と、そのデコード信号を収容す
るカレント命令レジスタ（ＣＩＲ）８と、ループ終了条
件を判定するループ判定回路９と、マイクロ命令キュー
（ＭＩＱ）４内のマイクロ命令を実行中であることを示
すキューモードフロツプ（ＱＭＦ ） １０と、マイク
ロ命令キュー（ＭＩＱ）４内の耽み出しアドレスを示す
ポツプカウンタ（ＰＯＣ） １１と、マイクロ命令キュ
ー（ｌＶ［ＩＱ）４内の曹き込みアドレスを示すブツシ
ュカウンタ（ＰＵＣ）１２とから構成される。
この発明に於けるマイクロ命令の通常の実行はマイクシ
ーケンサ（ＭＳＱ ’） ２で決定されたアドレスに依
り外部記憶装置からマイクロ命令をフェッチし、マイク
ロ命令レジスタ（ＭＩＲ’） ５に収容する。ＭＩＲ５
Ｋ収容されたマイクロ命令はデコーダ７でデコードされ
、各部制御信号としてカレント命令レジスタ（ＣＩＲ）
８に格納し、ＣＩＲ８の制御信号の指示で命令実行が行
なわれる。命令アドレスはブランチ系命令以外はマイク
ロプログラムカウンタ（ＭＰＣ’） ３の内容で決定さ
れ、逐次外部記憶装置からマイクロ命令をフェッチして
実行される。
ーケンサ（ＭＳＱ ’） ２で決定されたアドレスに依
り外部記憶装置からマイクロ命令をフェッチし、マイク
ロ命令レジスタ（ＭＩＲ’） ５に収容する。ＭＩＲ５
Ｋ収容されたマイクロ命令はデコーダ７でデコードされ
、各部制御信号としてカレント命令レジスタ（ＣＩＲ）
８に格納し、ＣＩＲ８の制御信号の指示で命令実行が行
なわれる。命令アドレスはブランチ系命令以外はマイク
ロプログラムカウンタ（ＭＰＣ’） ３の内容で決定さ
れ、逐次外部記憶装置からマイクロ命令をフェッチして
実行される。
この実施例では垂直型マイクロ命令を想定［２、命令フ
ェッチ（マイクロ命令をＭＩＲ５にセットする）、デコ
ード（ＭＩＲ５の内容をデコードし、ＣｌＲ８にセット
する）、命令実行の土段でパイプライン制御を行なって
いる。この実施例に於ける４ステツプでのループ例を第
２図Ａに示し、前記三段でのパイプライン制御のループ
実行タイムチャートを第３図Ａに示す。
ェッチ（マイクロ命令をＭＩＲ５にセットする）、デコ
ード（ＭＩＲ５の内容をデコードし、ＣｌＲ８にセット
する）、命令実行の土段でパイプライン制御を行なって
いる。この実施例に於ける４ステツプでのループ例を第
２図Ａに示し、前記三段でのパイプライン制御のループ
実行タイムチャートを第３図Ａに示す。
マイクロ命令ａ２はループ回数等のループ条件の初期値
をセットし、かつブツシュカウンタ（ＰＵＣ）１２をク
リアする。この実施例に於けるＰＯＣｌ２は３ビツトの
カウンタであり、ＭＩＲ５からマイクロ命令をマイクロ
命令キュー（ＭＩＱ）４内に格納する毎に１づつインク
リメントされる。ＭＩＱ ４内に連続して８ステツプの
マイクロ命令が格納されるとＰＯＣｌ２はオール″１”
状態でホールドされ、ＭＩＱ４は薔き込み禁止状態とな
る。この書き込み系止状態はマイクロ命令でＰＵＣ１２
をクリアした時解除され、再びＭＩＱ ｄ内へのマイク
ロ都令格納が行なわれる。
をセットし、かつブツシュカウンタ（ＰＵＣ）１２をク
リアする。この実施例に於けるＰＯＣｌ２は３ビツトの
カウンタであり、ＭＩＲ５からマイクロ命令をマイクロ
命令キュー（ＭＩＱ）４内に格納する毎に１づつインク
リメントされる。ＭＩＱ ４内に連続して８ステツプの
マイクロ命令が格納されるとＰＯＣｌ２はオール″１”
状態でホールドされ、ＭＩＱ４は薔き込み禁止状態とな
る。この書き込み系止状態はマイクロ命令でＰＵＣ１２
をクリアした時解除され、再びＭＩＱ ｄ内へのマイク
ロ都令格納が行なわれる。
マイクロ命令ａ２に続く、マイクロ命令ｂ２ 、 ｃ２
は指示されたオペレーションを実行し、かつＰＵＣ１２
の示すＭＩＱＪ内のアドレスに格却１きれる。更に次の
マイクロ命令ｄ２はオペレーションと同時にループ終了
条件の判定を行い、ＭＩＱｄ内からマイクロ命令を取り
出すか、外部記憶装置から次のマイクロ命令を取り出す
かを決定する命令である。なお第３図Ａから明らかな様
に次のマイクロ命令ｅ２をデコードしている時には、外
部記憶装置からの次の命令フェッチ、またはＭＩＱ４か
らのマイクロ命令ｂ２のＭＩＲ５への収容が同時に行な
われるため、ループ条件判定はマイクロ命令ｄ２で行う
必要がある。
は指示されたオペレーションを実行し、かつＰＵＣ１２
の示すＭＩＱＪ内のアドレスに格却１きれる。更に次の
マイクロ命令ｄ２はオペレーションと同時にループ終了
条件の判定を行い、ＭＩＱｄ内からマイクロ命令を取り
出すか、外部記憶装置から次のマイクロ命令を取り出す
かを決定する命令である。なお第３図Ａから明らかな様
に次のマイクロ命令ｅ２をデコードしている時には、外
部記憶装置からの次の命令フェッチ、またはＭＩＱ４か
らのマイクロ命令ｂ２のＭＩＲ５への収容が同時に行な
われるため、ループ条件判定はマイクロ命令ｄ２で行う
必要がある。
またマイクロ命令ｄ２を実行中にポツプカウンタ（ＰＯ
Ｃ） １１のクリアが行なわれる。マイクロ命令ｄ２゜
ｅ２もマイクロ命令ｂ２１ ｃ２と同様にＰＵＣ１２の
示すＭＩＱｄ内のアドレスに格納される。
Ｃ） １１のクリアが行なわれる。マイクロ命令ｄ２゜
ｅ２もマイクロ命令ｂ２１ ｃ２と同様にＰＵＣ１２の
示すＭＩＱｄ内のアドレスに格納される。
ループ実行の１回目は通常のマイクロ命令の実行と同様
に外部記憶装置からの命令フェッチに依って実行される
。マイクロ命令ａ２の実行によりＰＵＣ１２がクリアさ
れ、ＭＩＱ４は畳き込み状琥となっているので次のマイ
クロ命令はｂ２１ ａｘ ｒ ｄＢ ＋ ８３の順にＭ
ＩＱ４内に格納される。
に外部記憶装置からの命令フェッチに依って実行される
。マイクロ命令ａ２の実行によりＰＵＣ１２がクリアさ
れ、ＭＩＱ４は畳き込み状琥となっているので次のマイ
クロ命令はｂ２１ ａｘ ｒ ｄＢ ＋ ８３の順にＭ
ＩＱ４内に格納される。
マイクロ命令ｄ２に於いては、そのループ条件フィール
ドがテコーダ７でデコードされた後、ループ判定回路９
で指示ステータス（ループカウンタの零検出等）の成否
の判定を行い、ループ継続の場合はキューモード７０ツ
ブ（ＱＭＦ ） １０を′１＃にセットし、マイクロ命
令ｅ２をＭＩＲ５にセットし７た後、ＭＩＲ入カセレク
タ６がＭＩＱ ４からの読み出しラインを選択し、ＰＯ
Ｃｌｌがクリアされているのでマイクロ命令ｂ２がＭ、
ＩＱｄ内から取り出される。
ドがテコーダ７でデコードされた後、ループ判定回路９
で指示ステータス（ループカウンタの零検出等）の成否
の判定を行い、ループ継続の場合はキューモード７０ツ
ブ（ＱＭＦ ） １０を′１＃にセットし、マイクロ命
令ｅ２をＭＩＲ５にセットし７た後、ＭＩＲ入カセレク
タ６がＭＩＱ ４からの読み出しラインを選択し、ＰＯ
Ｃｌｌがクリアされているのでマイクロ命令ｂ２がＭ、
ＩＱｄ内から取り出される。
ＰＯＣＩＩはＭＩＱ４から命令が取り出されると１だけ
インクリメントされる。このようにして＋１．４ＩＱ４
からマイクロ命令ｂ２ ＋ ０２ ｒ ｄ２が次々と取
り出され、再びマイクロ命令ｄ２でループ条件の判定が
行なわれ、ループ終了条件が成立するとキューモードフ
ロップ（ＱＭＦ ） １０を０”にリセットする。ＱＭ
ＦＩＯが′１ｍの時マイクロプログラムカウンタ（ＭＰ
Ｃ）３はマイクロ命令ｅ２の次のアドレスを保持してお
り、インターフェイスバス１には次の命令ｆ２が外部記
憶装置から読み出されている。ＱＭＦＩＯが０”になる
と、マイクロ命令ｅ２に続いてインターフェイスバス１
に読み出されていた命令（マイクロ命令ｅ２の次の命令
ｆ＋＋）がＭＩＲ５にセットされ、かつマイクロプログ
ラムカウンタ（ＭＰＣ） ３のボールド状態も解除され
、通常の命令実行形態に戻る。
インクリメントされる。このようにして＋１．４ＩＱ４
からマイクロ命令ｂ２ ＋ ０２ ｒ ｄ２が次々と取
り出され、再びマイクロ命令ｄ２でループ条件の判定が
行なわれ、ループ終了条件が成立するとキューモードフ
ロップ（ＱＭＦ ） １０を０”にリセットする。ＱＭ
ＦＩＯが′１ｍの時マイクロプログラムカウンタ（ＭＰ
Ｃ）３はマイクロ命令ｅ２の次のアドレスを保持してお
り、インターフェイスバス１には次の命令ｆ２が外部記
憶装置から読み出されている。ＱＭＦＩＯが０”になる
と、マイクロ命令ｅ２に続いてインターフェイスバス１
に読み出されていた命令（マイクロ命令ｅ２の次の命令
ｆ＋＋）がＭＩＲ５にセットされ、かつマイクロプログ
ラムカウンタ（ＭＰＣ） ３のボールド状態も解除され
、通常の命令実行形態に戻る。
この実施例中のマイクロ命令ｄ２のループ条件判定は従
来必要であったブランチ先アドレス情報が不要であるか
ら垂直型マイクロ命令でも他のオペレーションと同一ス
テツブで実行できる。従来のマイクロプログラムのルー
プ実行においては第２図Ｂに示すようにコンディション
ブランチ命令ｆｔを必要としたが、この発明ではこのよ
うなコンディションブランチ命令ｆ１が不要となり、そ
れだけループ内のステップ数を１１ｊ減できる。
来必要であったブランチ先アドレス情報が不要であるか
ら垂直型マイクロ命令でも他のオペレーションと同一ス
テツブで実行できる。従来のマイクロプログラムのルー
プ実行においては第２図Ｂに示すようにコンディション
ブランチ命令ｆｔを必要としたが、この発明ではこのよ
うなコンディションブランチ命令ｆ１が不要となり、そ
れだけループ内のステップ数を１１ｊ減できる。
着た第３図に示した様に外部記憶装置からの命令フェッ
チは最吐２クロック必要であるのに対し、マイクロ命令
キュー（ＭＩＱ）４からＭＩＲ５への命令セットは１ク
ロツクで実行できるため、ループ実行中はタイムチャー
ト中の斜線部の独な空き時間が無くなシ理想的なパイプ
ライン制御が実現できる、第３図Ｂはマイクロ命令キュ
ー（ＭＩＱ）４を用いず、すべてを外部記憶装置から読
出してル−プ実行葡行う従来方式のタイムチャートを示
す。
チは最吐２クロック必要であるのに対し、マイクロ命令
キュー（ＭＩＱ）４からＭＩＲ５への命令セットは１ク
ロツクで実行できるため、ループ実行中はタイムチャー
ト中の斜線部の独な空き時間が無くなシ理想的なパイプ
ライン制御が実現できる、第３図Ｂはマイクロ命令キュ
ー（ＭＩＱ）４を用いず、すべてを外部記憶装置から読
出してル−プ実行葡行う従来方式のタイムチャートを示
す。
これとこの実施例でのループ実行タイムチャート第３図
Ａ（！：を比較すると、便来方式では１２Ｎクロツク（
Ｎはループ回数）で実行されていたループをこの実施例
を用いることに依り７＋４（Ｎ−１）クロック（Ｎはル
ープ回数）で実行でき、ループ実行速１＆を２倍以上に
向上させることができる。
Ａ（！：を比較すると、便来方式では１２Ｎクロツク（
Ｎはループ回数）で実行されていたループをこの実施例
を用いることに依り７＋４（Ｎ−１）クロック（Ｎはル
ープ回数）で実行でき、ループ実行速１＆を２倍以上に
向上させることができる。
また第３図では外部記憶装置からマイクロ命令をフェッ
チする時間を２クロツクと［７たが、もつとアクセスタ
イムの遅いメモリを使用した場合ＶＣはこの実施例はよ
り大きな効果を発揮する。
チする時間を２クロツクと［７たが、もつとアクセスタ
イムの遅いメモリを使用した場合ＶＣはこの実施例はよ
り大きな効果を発揮する。
この発明は以上説明したように、マ１′クロプログラム
制御装置にループ実行時、実行完了のマイクロ命令を収
容するマイクロ命令キュー機構を持つことにより、ルー
プ内のマイクロ命令ステップ数を削減し、かつ外部記憶
装７Ｍからの命令フェッチを行なわずに高速ループ実行
を可能にするという効果がめる。
制御装置にループ実行時、実行完了のマイクロ命令を収
容するマイクロ命令キュー機構を持つことにより、ルー
プ内のマイクロ命令ステップ数を削減し、かつ外部記憶
装７Ｍからの命令フェッチを行なわずに高速ループ実行
を可能にするという効果がめる。
葎、１図はこの兄明の裏、ゲ出例全ボすブロック図、第
２図Ａはこの発明の実施し１１に於ける４ステツプルー
プのフローチャート、第２図Ｂは＠米方式の対応するル
ープフローチャート、第３図Ａ、ＢＩ″ｉそれぞれ記２
図Ａ、Ｈに対応する実行タイムチャートである。 １・・・外部記憶装置とのインタフェイスバス、２・・
・マイクロシーケンサ（ＭＳＱ）、３・・・マイクロプ
ログラムカウンタ（ＭＰＣ）、４・・・マイクロ敵令キ
ュー（ＭＩＱ）、５・・・マイクロ命令レジスタ（ＭＩ
Ｒ）、６・・・ＭＩＲ入カセレクタ、７・・・デコーダ
、８・・・カレント命令レジスタ（ＣＩＲ）、９・・・
ループ判定１（」１路、１０・・・キューモードフロッ
プ（ＱＭＦ ）、１１・・・ホップカウンタ（ＰＯＣ）
、１２・・・ブツシュカウンタ（ＰＵＣ）。 ｌ特許出願人 日本電気株式会社 代理人 ＡｉＬ野 卑
２図Ａはこの発明の実施し１１に於ける４ステツプルー
プのフローチャート、第２図Ｂは＠米方式の対応するル
ープフローチャート、第３図Ａ、ＢＩ″ｉそれぞれ記２
図Ａ、Ｈに対応する実行タイムチャートである。 １・・・外部記憶装置とのインタフェイスバス、２・・
・マイクロシーケンサ（ＭＳＱ）、３・・・マイクロプ
ログラムカウンタ（ＭＰＣ）、４・・・マイクロ敵令キ
ュー（ＭＩＱ）、５・・・マイクロ命令レジスタ（ＭＩ
Ｒ）、６・・・ＭＩＲ入カセレクタ、７・・・デコーダ
、８・・・カレント命令レジスタ（ＣＩＲ）、９・・・
ループ判定１（」１路、１０・・・キューモードフロッ
プ（ＱＭＦ ）、１１・・・ホップカウンタ（ＰＯＣ）
、１２・・・ブツシュカウンタ（ＰＵＣ）。 ｌ特許出願人 日本電気株式会社 代理人 ＡｉＬ野 卑
Claims (1)
- マイクロプログラム中のループ実行時、その実行完了の
各マイクロ命令を実行順に複数ステップ収容するマイク
ロ命令キュー機構と、実行完了のマイクロ命令を前記キ
ュー機構に格納する手段と、ループ終了条件を相承する
マイクロ命令の実行時に、ループ条件を判足し、前記キ
ュー機構よりマイクロ命令を取り出すかまたは外部記憶
装置より次のマイクロ命令を取り出すかの制菌を行なう
ループ制御手段とを具備するマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18078981A JPS5882342A (ja) | 1981-11-11 | 1981-11-11 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18078981A JPS5882342A (ja) | 1981-11-11 | 1981-11-11 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5882342A true JPS5882342A (ja) | 1983-05-17 |
Family
ID=16089347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18078981A Pending JPS5882342A (ja) | 1981-11-11 | 1981-11-11 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882342A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117624A (ja) * | 1984-10-19 | 1986-06-05 | Fujitsu Ltd | マイクロプログラム制御方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657145A (en) * | 1979-10-17 | 1981-05-19 | Nec Corp | Microprogram control device |
| JPS5699545A (en) * | 1980-01-07 | 1981-08-10 | Hitachi Ltd | Microprogram control electronic computer |
-
1981
- 1981-11-11 JP JP18078981A patent/JPS5882342A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657145A (en) * | 1979-10-17 | 1981-05-19 | Nec Corp | Microprogram control device |
| JPS5699545A (en) * | 1980-01-07 | 1981-08-10 | Hitachi Ltd | Microprogram control electronic computer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117624A (ja) * | 1984-10-19 | 1986-06-05 | Fujitsu Ltd | マイクロプログラム制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0208870B1 (en) | Vector data processor | |
| EP0149213B1 (en) | Vector processor | |
| US5349692A (en) | Instruction handling sequence control system for simultaneous execution of vector instructions | |
| JPS6239780B2 (ja) | ||
| US4674063A (en) | Information processing apparatus having a sequence control function | |
| US4259718A (en) | Processor for a data processing system | |
| US5124910A (en) | Microprogram control apparatus for generating a branch condition signal to be designated by a micro-branch instruction | |
| EP0164418B1 (en) | Microprogram control system | |
| US4212060A (en) | Method and apparatus for controlling the sequence of instructions in stored-program computers | |
| US5542061A (en) | Arrangement of controlling issue timing of a read instruction to a common block in a vector processor | |
| JP2564054B2 (ja) | レジスタファイル | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JPH03288228A (ja) | 情報処理装置 | |
| JPH0447851B2 (ja) | ||
| JPH0517574B2 (ja) | ||
| EP0607487B1 (en) | Arrangement and method of controlling issue timing of an instruction in a vector processor | |
| JP3117214B2 (ja) | シーケンサのマイクロプログラム制御方式 | |
| JPH0261725A (ja) | マイクロブランチ方式 | |
| JPH0338613B2 (ja) | ||
| JPH0375904B2 (ja) | ||
| JPS6227830A (ja) | 割込み制御方式 | |
| JPH0630062B2 (ja) | デ−タ処理装置 | |
| JPH0198023A (ja) | 条件付きサブルーチン呼出し方式 | |
| JPS63231627A (ja) | 先行制御方式 | |
| JPH0325810B2 (ja) |