JPH05175979A - データ通信処理装置 - Google Patents

データ通信処理装置

Info

Publication number
JPH05175979A
JPH05175979A JP3337192A JP33719291A JPH05175979A JP H05175979 A JPH05175979 A JP H05175979A JP 3337192 A JP3337192 A JP 3337192A JP 33719291 A JP33719291 A JP 33719291A JP H05175979 A JPH05175979 A JP H05175979A
Authority
JP
Japan
Prior art keywords
communication
data
communication terminal
serial
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3337192A
Other languages
English (en)
Inventor
Ryuichi Nakamura
隆一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP3337192A priority Critical patent/JPH05175979A/ja
Publication of JPH05175979A publication Critical patent/JPH05175979A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】 1つの制御系統内に通信端末装置が3基以上
あって、それらの間を一方向のループ状に連絡してシリ
アルデータ通信を行うシステムにおいて、1つの通信端
末装置が故障してもデータ通信が不可能になるのを防止
し、故障の影響を最小限度に抑える。 【構成】 各マイクロコンピュータ1A〜1Dに2つの
第1シリアル入力ポート8、第2シリアル入力ポート9
を設けて、各マイクロコンピュータ1A〜1Dのシリア
ル出力ポート10と、1つ置いた次のマイクロコンピュ
ータ1C〜1Bの第2シリアル入力ポート9とを補助通
信ライン7A〜7Dで結び、各マイクロコンピュータに
設けられる判断手段11および切換手段12の作動によ
って、異常状態のマイクロコンピュータを飛び越してル
ープ状のシリアルデータ通信を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、1つの制御系統内でマ
イクロコンピュータなどの通信端末装置が3基以上備え
られる場合に、各通信端末装置相互の間のシリアルデー
タ通信を行うデータ通信処理装置に関する。
【0002】
【従来の技術】1つの制御機器内にマイクロコンピュー
タが3基以上設けられて、マイクロコンピュータ間をシ
リアルデータ通信方式で連絡するデータ通信処理装置の
先行技術が図5に略示される。この図5において、4基
のマイクロコンピュータ1A〜1Dに対して図5の時計
回り方向など一方向にループ状でデータを通信し、いわ
ゆるシリアルデータ通信を行わせている。すなわち各マ
イクロコンピュータ1A〜1Dは、前段のマイクロコン
ピュータ1D,1A,1B,1Cからのデータのうち必
要なデータを取込み、他のマイクロコンピュータ宛のデ
ータ、あるいは作成したデータを後段のマイクロコンピ
ュータ1B,1C,1D,1Aに出力する。
【0003】
【発明が解決しようとする課題】上述する先行技術にお
いて、1つのマイクロコンピュータがハード面でまたは
外乱の影響で故障したりあるいはソフト的に暴走して、
所定周期でデータが送られなかったり、所定周期内であ
っても、データの変化レベルや絶対値の範囲が異常とな
ったりすることがあると、そのマイクロコンピュータで
データが途絶えてしまい、データがループ内を正常に回
らなくなってしまう。
【0004】たとえば、マイクロコンピュータ1Bを経
由してマイクロコンピュータ1Aからマイクロコンピュ
ータ1Cにデータを送信しているとき、マイクロコンピ
ュータ1Bが故障するとマイクロコンピュータ1Aから
マイクロコンピュータ1Cにデータを送ることができな
くなる。その結果、これらのマイクロコンピュータ1A
〜1Dで制御される制御機器が正常に作動しなくなる問
題が生じる。
【0005】本発明の目的は、通信端末装置間における
データ通信を一方向にループ状で行わせる場合、1つの
通信端末装置が正常に動作しなくても残りの通信端末装
置間でのデータ通信を支障なく行わせて、故障の影響を
最低限度に抑え、信頼性の向上を果たし得るデータ通信
処理装置を提供することである。
【0006】
【課題を解決するための手段】本発明は、複数の通信端
末装置の間を一方向のループ状に連絡してなる通信経路
を用いてシリアルデータ通信を行うデータ通信処理装置
であって、各通信端末装置に対して、前記通信経路に沿
う前段の発信源である通信端末装置のシリアル出力ポー
トに接続されている第1シリアル入力ポートに追加し設
けられる第2シリアル入力ポートと、各通信端末装置の
シリアル出力ポートと、前記通信経路に沿って1つ置い
た次の受信先である各通信端末装置の前記第2シリアル
入力ポートとの間を接続して設けられる補助通信ライン
と、各通信端末装置に設けられ、前記通信経路に沿う前
段の発信源である通信端末装置から、当該通信端末装置
に送信されるデータ通信の正常・異常の別を判断する判
断手段と、各通信端末装置に設けられ、前記判断手段が
正常を判断することによって2つのシリアル入力ポート
のうち、第1シリアル入力ポートを開路し、異常を判断
することによって第2シリアル入力ポートを開路する切
換手段とを含むことを特徴とするデータ通信処理装置で
ある。
【0007】
【作用】本発明に従えば、一方向のループ状にデータ通
信経路が構成されている3基以上の通信端末装置中の1
基が故障または暴走することがあると、この故障または
暴走する通信端末装置からデータ通信を受ける次の通信
端末装置がその判断手段によって異常を判断する結果、
この通信端末装置は切換手段が作動して、第1シリアル
入力ポートを閉路し、第2シリアル入力ポートを開路す
る。したがって、1基の通信端末装置が故障等によって
正常に動作しないときは、データ通信はこの通信端末装
置を飛び越して前記通信経路に沿う次段の通信端末装置
に送られる。
【0008】この場合、本来のデータを受け取る通信端
末装置の次の通信端末装置は、シリアル入力ポートを1
つ追加すれば、常時、2つ前の通信端末装置から1つ前
の通信端末装置に送られるデータを読み込むことが可能
である。また、各通信端末装置は送信側から送られるシ
リアルデータを読み込んでいるので、データの内容、送
信の周期などから送信側の通信端末装置の異常を検出す
ることは容易であり、このようにして、異常のときにの
み、通信経路に沿う2つ前の通信端末装置からのデータ
を読むようにすれば、通信端末装置の動作が余計なこと
のために遅くなるなどの不都合な事態を解消することが
可能である。
【0009】
【実施例】図1は、本発明の一実施例のデータ通信処理
装置のブロック図である。この図のデータ通信処理装置
は、たとえばオートマチックトランスミッション型の車
両における運転制御を行う装置であって、通信端末装置
である4基のマイクロコンピュータ1A〜1Dを備え、
例としてマイクロコンピュータ1Aはエンジンの燃料噴
射制御を行い、マイクロコンピュータ1Bはトランスミ
ッションの変速切換制御、マイクロコンピュータ1Cは
エンジンのトルク制御、マイクロコンピュータ1Dはダ
イアグノーシス機能の制御をそれぞれ行う。
【0010】各部の温度を検出する湿度センサ、圧力セ
ンサ、速度センサなどセンサ群2からの検出信号は入力
インターフェース3を介して、各マイクロコンピュータ
1A〜1Dにおける当該検出信号を最も必要とするマイ
クロコンピュータに直接入力され、その検出信号を必要
とする他のマイクロコンピュータへは、シリアルデータ
で転送される。それら各マイクロコンピュータ1A〜1
Dからは、制御のための指令信号が出力され、出力イン
ターフェース4を経て必要とする各アクチュエータ5に
送り込まれて、たとえばECTを含むエンジン制御が行
われる。
【0011】それら4基のマイクロコンピュータ1A〜
1Dは、実線矢符の通信経路である主通信ライン6A〜
6Dによって前後のマイクロコンピュータ間のシリアル
出力ポート10と第1シリアル入力ポート8とを接続
し、全体として一方向のループ状に連絡して、シリアル
データ通信が相互間で行われる。また、各マイクロコン
ピュータ1A〜1Dは、今1つの第2シリアル入力ポー
ト9が設けられて、破線矢符の補助通信ライン7A〜7
Dによって1つ置いて前後のマイクロコンピュータ間の
シリアル出力ポート10と第2シリアル入力ポート9と
を接続している。
【0012】各マイクロコンピュータ1A〜1Dは基本
的構成が同じであって、図2にブロック図で電気的構造
が示される。第1シリアル入力ポート8からの情報を受
ける第1入力レジスタ13Aと、第2シリアル入力ポー
ト9からの情報を受ける第2入力レジスタ13Bと、両
レジスタ13A,13Bの出力ポートに切換えて接続し
得る電子切換スイッチで実現される切換手段12と、切
換手段12に接続されて演算結果情報が入るメモリを備
えているアキュムレータ16および出力レジスタ17
と、アキュムレータ16との間で情報の授受が行われる
マイクロプロセッサを含んでなるCPU(中央処理部)
14と、記憶装置としてのRAM(ランダムアクセスメ
モリ)15とを備え、出力レジスタ17を経たデータ情
報はシリアル出力ポート10から出力される。
【0013】図3に各マイクロコンピュータにおけるR
AMリスト説明図が示されるが、複数のアドレスを持つ
単位領域20A,20B,20C,20D中に、各マイ
クロコンピュータ1A〜1Dで生成したデータおよび当
該データを使用すべきマイクロコンピュータの識別デー
タが書き込まれていて、4基のマイクロコンピュータ1
A〜1Dで生成したデータが全マイクロコンピュータを
ループ状に回る際に、必要なデータを各マイクロコンピ
ュータが取り込んで利用したり、また、書き換えを行っ
たりすることが可能である。この場合、各マイクロコン
ピュータはどのアドレスのデータが自身宛であるかにつ
いて予め設計することが可能である。
【0014】各マイクロコンピュータ1A〜1Dにおい
て、CPU14は、RAM15との間およびアキュムレ
ータ16との間で情報の授受を行って、対応するアクチ
ュエータ5を制御するのに必要な出力信号を演算によっ
て求める演算部と、アキュムレータ16を介して送り込
まれるデータ通信の正常・異常の別を判断する判断手段
11とが備えられ、この判断手段11は、データ通信中
に当該マイクロコンピュータに対して、異常なデータが
入力された場合、あるいはデータが予め定められる通信
周期と異る異常なタイミングで通信された場合、入力さ
れたデータをエラーデータとしてRAM15にダミー値
で書き込ませると同時に、切換手段12に対して、第2
シリアル入力ポート9を開路し、かつ第1シリアル入力
ポート8側を閉路するように切換える指令を出すように
機能する。
【0015】図4は、マイクロコンピュータの動作を説
明するためのフローチャートである。図4を参照してマ
イクロコンピュータ1Cの動作を以下説明する。第1シ
リアル入力ポート8に信号入力があるかどうかをステッ
プm1でチェックし、入力がある場合は次のステップm
2に移って各マイクロコンピュータ1A〜1D毎のフラ
グFLAGの状態をチェックする。この場合のフラグF
LAGは両入力レジスタ13A,13Bにおいて通信デ
ータに付加されるものであって、図3に示されるように
4個のマイクロコンピュータ1A〜1Bに対応して合計
4ビットが設定され、直前のマイクロコンピュータ1B
からの信号が正常であるときの初期値は「0」であり、
異常の場合は「1」としてフラグが立つ。
【0016】フラグチェックの結果が正常「0」である
と、次のステップm3に移行して前回の信号が到来した
ときとの時間差が正常値の通信周期たとえば10ms以
内であるかどうかをチェックし、正常値であればステッ
プm4に移行し、10msを超える異常値であるとする
とマイクロコンピュータ1Bからの信号が異常であるた
めにステップm5に移行する。ステップm4では、通常
のマイクロコンピュータ1Bからマイクロコンピュータ
1Cに流れるシリアルデータ通信の処理を行う。一方、
ステップm5ではマイクロコンピュータ1Bのシリアル
出力ポート10からの信号は異常であるのでマイクロコ
ンピュータ1BのフラグFLAGを「0」から「1」に
変えるとともに、切換手段12を第2シリアル入力ポー
ト9回路側に作動させる。
【0017】ステップm4またはステップm5の処理が
終わると次のステップm6に移って、第2シリアル入力
ポート9に入力があるかどうかをチェックし、入力があ
ればステップm7に移行し、フラグが「1」で切換手段
12が異常側に作動していれば、次のステップm8に移
行する。
【0018】ステップm8では、マイクロコンピュータ
1Bが故障などによって異常であることからマイクロコ
ンピュータ1Aからマイクロコンピュータ1Cに送らせ
るデータとして第2シリアル入力ポート9に入るデータ
の処理が行われる。同時にマイクロコンピュータ1Bか
らマイクロコンピュータ1Cに送るデータは異常に基づ
くものであるから、予め定められ各マイクロコンピュー
タ1A〜1Dに記憶される適当なダミー値を採用して送
信に備える。
【0019】次いで、ステップm9に移ってマイクロコ
ンピュータ1Dに対するデータ通信を行う。マイクロコ
ンピュータ1Bは、故障であるという情報すなわち前記
各マイクロコンピュータ1A〜1D毎のフラグFLAG
データを付して、マイクロコンピュータ1Aからマイク
ロコンピュータ1Cに送られるデータ(マイクロコンピ
ュータ1Cに関係がないデータを含むデータ)と、マイ
クロコンピュータ1Cで生成したデータとをマイクロコ
ンピュータ1Dに送信する。
【0020】なお、マイクロコンピュータ1Bからのデ
ータ通信が正常である場合は、ステップm4における通
常のシリアルデータ処理が繰り返される。
【0021】本発明の通信端末装置は、いわゆるマイク
ロコンピュータに限らず、シリアル方式あるいはパラレ
ル方式のデータ通信を行う装置に関して広く実施され
る。
【0022】
【発明の効果】以上説明したように本発明に従えば、1
つの制御系統内に設けられる3基以上の通信端末装置の
間を一方向のループ状に連絡してシリアルデータ通信を
行うデータ通信処理装置において、1つの通信端末装置
が異常動作を行った場合には、判断手段および切換手段
の作動によって、データ通信は異常状態の通信端末装置
を飛び越して行われて、ループ状のシリアルデータ通信
が続行されるために、複数の通信端末装置の間での通信
の授受を可能とし、故障時でもその影響を最低限に抑え
てデータ通信が不可能となる事態を避け、次善の運転制
御が安定的に行われる。
【図面の簡単な説明】
【図1】本発明の一実施例のデータ通信処理装置のブロ
ック図である。
【図2】図1に示されるマイクロコンピュータの構造を
示すブロック図である。
【図3】図2に示されるマイクロコンピュータのRAM
15の記憶内容を示す図である。
【図4】図1に示されるマイクロコンピュータの動作を
説明するフローチャートである。
【図5】従来のシリアルデータ通信処理装置の略示回路
図である。
【符号の説明】
1A〜1D マイクロコンピュータ 6A〜6D 主通信ライン 7A〜7D 補助通信ライン 8 第1シリアル入力ポート 9 第2シリアル入力ポート 10 シリアル出力ポート 11 判断手段 12 切換手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の通信端末装置の間を一方向のルー
    プ状に連絡してなる通信経路を用いてシリアルデータ通
    信を行うデータ通信処理装置であって、 各通信端末装置に対して、前記通信経路に沿う前段の発
    信源である通信端末装置のシリアル出力ポートに接続さ
    れている第1シリアル入力ポートに追加し設けられる第
    2シリアル入力ポートと、 各通信端末装置のシリアル出力ポートと、前記通信経路
    に沿って1つ置いた次の受信先である各通信端末装置の
    前記第2シリアル入力ポートとの間を接続して設けられ
    る補助通信ラインと、 各通信端末装置に設けられ、前記通信経路に沿う前段の
    発信源である通信端末装置から、当該通信端末装置に送
    信されるデータ通信の正常・異常の別を判断する判断手
    段と、 各通信端末装置に設けられ、前記判断手段が正常を判断
    することによって2つのシリアル入力ポートのうち、第
    1シリアル入力ポートを開路し、異常を判断することに
    よって第2シリアル入力ポートを開路する切換手段とを
    含むことを特徴とするデータ通信処理装置。
JP3337192A 1991-12-19 1991-12-19 データ通信処理装置 Withdrawn JPH05175979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3337192A JPH05175979A (ja) 1991-12-19 1991-12-19 データ通信処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3337192A JPH05175979A (ja) 1991-12-19 1991-12-19 データ通信処理装置

Publications (1)

Publication Number Publication Date
JPH05175979A true JPH05175979A (ja) 1993-07-13

Family

ID=18306313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3337192A Withdrawn JPH05175979A (ja) 1991-12-19 1991-12-19 データ通信処理装置

Country Status (1)

Country Link
JP (1) JPH05175979A (ja)

Similar Documents

Publication Publication Date Title
US4719626A (en) Diagnostic method and apparatus for channel control apparatus
US5586034A (en) Data communication equipment for transferring data
US20010025235A1 (en) Simulator and simulation method
EP0581033B1 (en) Data transfer system using memory with fifo structure
JP3702605B2 (ja) トリガ機能を持つ伝送システム及びその入出力信号の時間間隔測定方法
JP2626127B2 (ja) 予備系ルート試験方式
JPH079636B2 (ja) バス診断装置
JPH07269409A (ja) 車載用電子制御装置
JP2919366B2 (ja) バス障害処理方式
JPH08278924A (ja) アダプタ診断システム
JPH0324657A (ja) バス診断方式
JPH10135951A (ja) 通信システムと画像形成装置、及び通信システムの異常診断方法
JPS6051136B2 (ja) デ−タ誤り検出方式
JP2606410Y2 (ja) 被検査装置と検査装置のマイコン処理システム
JPH05216856A (ja) マルチマイクロプロセッサシステムの障害保守方式
JP2551131B2 (ja) 自己ルーティング通話路障害検出回路
JP3022906B2 (ja) プログラマブルコントローラの通信方法
JP2508982B2 (ja) 装置内制御方式
JPH02149043A (ja) 通信装置
JPH09311716A (ja) Lan装置
JP3633382B2 (ja) 機能ブロック接続装置および機能ブロック接続方法
JP2635733B2 (ja) 保守試験方法
JPH04185138A (ja) 通信制御装置
JPS63148739A (ja) 通信機能を有する制御装置
JPH06161911A (ja) データ転送方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311