JPH0517678B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、調光装置に関し、さらに詳しくは、
舞台などの照明制御に好適に実施される調光装置
に関する。

従来の技術 劇場やホール、スタジオなどのように、複数の
照明負荷で構成される舞台照明の制御には、調光
装置が用いられる。

第１０図は、従来の技術による調光装置１の電
気的構成を示すブロツク図である。調光装置１
は、操作卓２と調光器３とを含んで構成され、調
光器３は、操作卓２からチヤネル別に出力される
調光レベル出力ch.１，ch.２，…，ch.nに基づい
て、対応する照明負荷ａ１，ａ２，…，amを個
別的に電力付勢する。

操作卓２には、１段あたりｎ個のプリセツトフ
エーダ（個々には図示せず）を備えたプリセツト
フエーダ群Ｆ１，Ｆ２，…，をｌ段備えたプリセ
ツトフエーダ部４と、プリセツトフエーダ部４か
ら所望のプリセツトフエーダ群を選択する段選択
スイツチ（個々には図示せず）を備えた段選択ス
イツチ部５と、上記ｎ個のプリセツトフエーダを
個別的に導通／遮断するための同数のピアノスイ
ツチｎ個を備えたピアノスイツチ部６と、個々の
ピアノスイツチを一斉制御するピアノスイツチ用
モードスイツチ（以下、モードスイツチという）
部７とが配置される。

また、上記各スイツチやプリセツトフエーダか
らの出力を制御部９に接続するための切換部８
と、切換部８を介して前記各スイツチやプリセツ
トフエーダの出力を順次的に取込み、取込んだデ
ータに基づく演算処理を行い、対応するチヤネル
の調光レベル出力ch.１，ch.２，…，ch.nを調光
器３に導出する制御部９が設けられている。制御
部９内には図示しない中央処理装置（CPU）が
設けられ、予め取り込み動作等のプログラムがス
トアされたリードオンリメモリ（以下、ROMと
いう）１０から上記プログラムを読取りつつ、逐
次制御を行つてゆく。

切換部８には、前記各プリセツトフエーダで設
定されたレベルｆ１，ｆ２，…，fnや、ピアノス
イツチ部６の出力ｐ１，ｐ２，…，pnなどが個
別的に入力され、切換部８内に配列された出力数
と同数のスイツチ（図示しない）により個別的に
導通／遮断される。上記スイツチは半導体スイツ
チやリレーなどで実現され、制御部９からライン
ｄを介して入力される制御信号により、個々の導
通／遮断が制御される。上記各スイツチの導通に
より接続されたプリセツトフエーダや各スイツチ
からの出力は、ラインｃを介して制御部９に取込
まれる。

第１１図は、前記調光装置１の動作を示すフロ
ーチヤートである。ステツプｎ１で、チヤネル番
号ｉとして１がセツトされ、以下、チヤネル１の
設定動作が実行される。ステツプｎ２では後述す
る切換動作によつて切換部８が段選択スイツチ部
５に接続され、ステツプｎ３ではたとえば段選択
スイツチ部５の出力ｄ１により、プリセツトフエ
ーダ群Ｆ１が選択されていることが制御部９に取
込まれる。ステツプｎ４では切換部８はモードス
イツチ部７に接続されて、ステツプｎ５でその出
力信号ｇが取込まれる。

ステツプｎ６に進んで、切換部８はチヤネル１
に対応するプリセツトフエーダに接続され、ステ
ツプｎ７では調光レベルｆ１が取込まれる。ステ
ツプｎ８では切換部８はピアノスイツチ部６に接
続され、ステツプｎ９でチヤネル１に対応するピ
アノスイツチの出力ｐ１が取込まれる。ステツプ
ｎ１０では取込まれた上記プリセツトフエーダや
ピアノスイツチの出力信号ｆ１，ｐ１が、モード
スイツチ部７の状態や所定機能に応じて制御部９
で演算処理され、第１０図に示されるチヤネル１
の調光レベル出力ch.１が、制御部９から調光器
３に出力され、続くステツプｎ１１では、上記演
算結果による調光レベルや操作確認用の表示が行
われる。

以上でチヤネル１の処理が終わり、次のステツ
プｎ１２で、チヤネル番号ｉがインクリメントさ
れてｉ＝２となる。ステツプｎ１３ではチヤネル
番号ｉと全チヤネル数ｎとが比較される。この場
合はｉ＝２＜ｎであるからステツプｎ２へ戻り、
続いてチヤネル２の設定動作が実行されてチヤネ
ル２の調光レベル出力ch.２が出力される。以下
同様手順で、全チヤネルｎに亘る設定操作が実行
され、調光レベル出力ch.３，ch.４，…，ch.nが
調光器３に順次的に出力される。それが終われば
ステツプｎ１へ戻つて再びチヤネル１からの調光
レベルの設定動作が実行され、調光レベル出力
ch.i（ｉ＝１，２，３，…，ｎ）が更新され、そ
の都度調光器３に順次的に出力される。

第１２図は第１１図に対応する動作を示すタイ
ムチヤートであり、第１０図と第１１図を参照し
つつ説明する。時刻ｔ１〜ｔ２までの期間は、前
記フローチヤートに示されたステツプｎ２の切換
部８の切換動作に対応し、制御部９がROM１０
から段選択スイツチ部５を指定するための切換用
アドレスを読出すアドレスロード時間Ａと、読出
された上記アドレスを切換部８に出力するアドレ
ス出力時間Ｂと、切換部８がこれに対応して段選
択スイツチ部５に切換わる切換動作時間Ｃの合計
から成る。

次の時刻ｔ２〜ｔ３の期間は、フローチヤート
のステツプｎ３の動作に対応し、制御部９は段選
択スイツチ５からの出力を取込む。

続いてフローチヤートのステツプｎ４の切換動
作に対応する時刻ｔ３〜ｔ４の期間は、アドレス
ロード時間Ａと、アドレス出力時間Ｂと、切換動
作時間Ｃの合計から成る。次の時刻ｔ４〜ｔ５の
期間で制御部９はモードスイツチ７の出力信号を
取込む。これはフローチヤートのステツプｎ５に
示される動作である。以下同様にして時刻ｔ９ま
で、アドレスロード−アドレス出力−切換動作−
出力取込みと続く一連の動作が、切換部８の前記
各スイツチ毎に一定周期で繰り返される。

時刻ｔ９で、フローチヤートのステツプｎ１０
に対応する演算が実行され、演算結果が当該チヤ
ネルｉの調光レベル出力ch.iとして制御部９から
調光器３に出力される。時刻ｔ１０〜ｔ１１は表
示期間で、その後にチヤネル番号ｉがインクリメ
ントされ、再び同様動作を繰り返す。

発明が解決しようとする課題 上述のように、従来の技術では、時分割処理に
より、ｎチヤネルに亘る調光レベル出力ch.１〜
ch.nが更新される。しかしながら、このような一
定時間毎にROM１０からアドレスをロードして
は切換部８に出力し、取込み箇所を切換えてその
都度スイツチの出力を読取る方法では、チヤネル
数が増加し、あるいは切換操作スイツチなどが多
数になると、処理に要する時間が長くなる。この
ため段選択スイツチ部５や、ピアノスイツチ部６
などを操作してから当該チヤネルの調光レベル出
力ch.iが出力されるまでの時間に遅れが生じ、早
いタイミングでの操作では調光信号が応答しなく
なり、演出性が損なわれるという問題点があつ
た。

このような問題点を解決するために、たとえば
制御部９の処理速度を早くし、一つのチヤネルあ
たりの処理時間を短縮する方法や、複数の制御部
を設けて並列的に処理する方法、あるいは表示処
理などのように調光操作とは直接関係のない処理
は数チヤネルに１回の割合で実行させ、処理時間
の短縮を図る方法、などが提案されている。

しかしながら、制御部を高速化したり、複数の
制御部を設ける方法は、生産コストの増大や、装
置の大型化を招き、好ましくない。また最後にあ
げた表示処理に関する方法は、たとえば第１３図
のフローチヤートに示されるように、ステツプｓ
１０までは前掲第１１図のフローチヤートのステ
ツプｎ１〜ｎ１０と同一のステツプであるが、表
示処理はステツプｓ１３に移して、チヤネルｎの
処理が終わるごとに１回の割合で行わせるように
し、時間の短縮を図るものであるが、このような
方法でも、要求される応答時間では処理しきれな
い場合が生じ、また操作に表示が追随せず、操作
性が悪くなる、といつた問題点があつた。

本発明の目的は、上述のような問題点を解決
し、調光操作で要求される即応性を確保した調光
装置を、小型低コストで実現し、提供することで
ある。

課題を解決するための手段 本発明は、同一調光状態に制御されるグループ
に区分される複数の調光負荷と、 前記各グループに対応し調光レベルデータを出
力する複数の操作手段が複数段に亘つて設けられ
る操作入力手段と、 操作入力手段の前記各段のいずれか一つを選択
指示する段選択手段と、 各グループに対応して設けられ、各グループ毎
の制御データを入力するデータ入力手段と、 前記段選択手段とデータ入力手段と操作手段と
が共通に接続され、これらを順次的にアドレス指
定して対応するデータを導出する切換手段と、 切換手段に入力されるアドレスデータを記憶す
るアドレス記憶手段と、 アドレス記憶手段からアドレスデータを読出し
て切換手段に出力し、対応するデータを読出す制
御手段であつて、各操作入力手段のアドレスを、
記憶手段から読出された当該アドレスデータに基
づいて順次的に算出する演算処理を行う制御手段
とを含むことを特徴とする調光装置である。

また本発明は同一調光状態に制御されるグルー
プに区分される複数の調光負荷と、 前記各グループに対応し調光レベルデータを出
力する複数の操作手段が複数段に亘つて設けられ
る操作入力手段と、 操作入力手段の前記各段のいずれか一つを選択
指示する段選択手段と、 各グループに対応して設けられ、各グループ毎
の制御データを入力するデータ入力手段と、 前記段選択手段とデータ入力手段と操作手段と
が共通に接続され、これらを順次的にアドレス指
定して対応するデータを導出する切換手段と、 切換手段に入力されるアドレスデータを記憶す
るアドレス記憶手段と、 アドレス記憶手段からアドレスデータを読出し
て切換手段に出力し、対応するデータを読出す制
御手段であつて、段選択手段のアドレスを、記憶
手段から読出された当該アドレスデータに基づい
て、各段毎の全ての操作入力手段からデータを読
取るたびに、順次的に算出する制御手段とを含む
ことを特徴とする調光装置である。

作 用 請求項第１項記載の本発明による調光装置は、
複数グループの調光負荷に対応する調光レベルデ
ータを出力する複数の操作入力手段と、上記の各
段を選択する段選択手段と、前記グループ毎の制
御データを入力するデータ入力手段とを、記憶手
段に記憶されたアドレスを切換手段に順次的に指
定して切換えることにより、上記各操作手段から
の出力を読出す。

読取りにあたつては、各操作入力手段のアドレ
スの少なくとも一つを記憶手段から読出された当
該アドレスより小さいアドレスデータに基づいて
算出するか、あるいは前記段選択手段のアドレス
データを、各段毎の全操作入力手段からデータを
読取つた後に、前記記憶手段から読出して更新
し、アドレス処理を行うかの処理を行い、高速処
理を実現する。

実施例 第１図は、本発明の一実施例の調光装置の電気
的構成を示すブロツク図である。調光装置１１
は、同一調光状態に制御されるグループ（以下、
チヤネルと称する）に区分される複数の調光負荷
Ａ０，Ａ１，Ａ２，…，Am（以下、総称すると
きは参照符Ａと記す）と、前記調光負荷Ａの各チ
ヤネルに対応して調光レベルデータを出力する複
数の操作手段としてのプリセツトフエーダが複数
段に亘つて設けられる操作入力手段であるプリセ
ツトフエーダ部１２と、上記プリセツトフエーダ
部１２の前記各段のいずれか一つを選択指示する
段選択手段である段選択スイツチ部１４とを含
む。

また、前記調光負荷Ａの各チヤネルに対応して
設けられ、各チヤネル毎の制御データを入力する
データ入力手段としてのピアノスイツチ部１３
と、前記段選択スイツチ部１４とデータ入力手段
とプリセツトフエーダとが共通に接続され、これ
らを順次的にアドレス指定して、対応するデータ
を導出する切換手段である切換部１７と、切換部
１７に入力されるアドレスデータを記憶する記憶
手段であるリードオンリメモリ（以下、ROMと
記す）１８ｃと、ROM１８ｃからアドレスデー
タを読出して切換部１７に出力し、対応するデー
タを読出す制御手段である中央処理装置（以下、
CPUという）１８ａとから構成されている。

第２図は、本実施例の動作を示すフローチヤー
トであり、第３図はそのタイムチヤートである。
この実施例では、最初のステツプm1で、CPU１
８ａ内のレジスタ（図示せず）に初期値ｉ＝１を
セツトすれば、以下、２チヤネルごとに調光レベ
ルの設定が行われる動作例が示されている。以
下、第１図をあわせて参照つつ、説明する。

ステツプｍ２で制御部１８は、制御ラインｄ２
を介して切換部１７に段選択スツチ１４のいずれ
か一つを接続するように指示する。ステツプm2
の切換動作は、第３図のタイムチヤートに示され
るように、時刻ｔ１１〜ｔ１２の期間に行われ
る。即ち期間Ａ１で段選択スイツチ部１４のアド
レスがROM１８ｃからロードされ、次の期間Ｂ
１で該アドレスが切換部１７に出力されて段選択
スイツチ部１４への切換が指示され、期間Ｃ１で
切換動作により段選択スイツチ１４が制御部１８
に接続される。

ただし上記アドレスロード動作は、次にチヤネ
ルｉが更新されるまで行われず、アドレスロード
以後の切換動作は、制御部１８内でアドレスをイ
ンクリメント演算することにより実行させる。し
たがつて以後チヤネルｉが更新されるまでは、前
記アドレスロードのための時間が省略されるの
で、処理時間が短縮され、応答性が向上する。

再び第２図を参照して、ステツプm3で段選択
スイツチ１４の出力が取込まれる。ステツプm4
では切換部１７による切換動作が行われてモード
スイツチ１５に切換わるが、ステツプm4以後は
上述のようにアドレスロードは行われず、第３図
に示されるように、時刻ｔ１３〜ｔ１４の期間Ｂ
２，Ｃ２で直接切換アドレスが出力され、切換動
作が行われるので、次のステツプm5に移る時間
が短縮される。ステツプm5ではモードスイツチ
部１５からの出力が取込まれる。

ステツプm6では、ステツプm4と同様に、第３
図の時刻ｔ１５〜ｔ１６間の期間Ｂ３で切換アド
レスが出力され、次の期間Ｃ３で切換部１７はチ
ヤネル１のプリセツトフエーダを制御部１８に接
続し、ステツプm7で上記プリセツトフエーダの
出力が取込まれる。

ステツプm8では、第３図に示されるように時
刻ｔ１７〜ｔ１８間の期間Ｂ４で切換アドレスが
出力され、期間Ｃ４でチヤネル２のプリセツトフ
エーダが接続され、ステツプm9でチヤネル２の
プリセツトフエーダの出力が取込まれる。

ステツプm10では、第３図に示されるように時
刻ｔ１９〜ｔ２０の期間Ｂ５で切換アドレスが出
力され、期間Ｃ５でチヤネル１のピアノスイツチ
が接続され、ステツプm11でチヤネル１のピアノ
スイツチの出力が取込まれる。

ステツプm12では、第３図に示されるように時
刻ｔ２１〜ｔ２２の期間Ｂ６で切換アドレスが出
力され、期間Ｃ６でチヤネル２のピアノスイツチ
が接続され、ステツプm13でチヤネル２のピアノ
スイツチの出力が取込まれる。

以上でチヤネル１とチヤネル２についてのデー
タの取込みが終わり、ステツプm14でCPU１８
ａは、それまでに取込んだデータに基づき、チヤ
ネル１の調光レベルの演算を行い、調光レベル出
力ch.１を、次のステツプm15でチヤネル２の調
光レベルの演算を行い、調光レベル出力ch.２を、
それぞれ入出力ポート１８ｂを介してチヤネル別
に調光器１９に出力する。

チヤネル１，２についての上記処理が終わる
と、ステツプm16でチヤネル番号ｉは２がインク
リメントされてｉ＝３となり、ステツプm17でチ
ヤネルｉと全チヤネル数ｎとが比較判断される。
ここではｉ＝３＜ｎであるからステツプm2へ戻
り、チヤネル３，４についての動作が実行され
る。

以下同様手順で１サイクルごとにチヤネルｉが
２づつインクリメントされてゆき、ステツプm17
でｉ＞ｎとなると、ステツプm18に進んで全チヤ
ネルｎに亘る表示処理が行われ、調光レベルなど
の表示が行われる。その後、再びステツプm1に
戻つて、チヤネル１からの処理が実行され、調光
レベル出力が更新される。

上述の実施例では、２チヤネルを一つのサイク
ルとし、１サイクル終了で再び段選択スイツチ部
１４からの取込みから動作を続けるようにしたけ
れども、段選択スイツチ部１４やモードスイツチ
部１５からの取込みは、プリセツトフエーダ部１
２やピアノスイツチ部１３からの取込みに比べて
応答性が少ないことに着目し、第４図のフローチ
ヤートに示されるように、段選択スイツチ部１４
やモードスイツチ部１５からの取込みは、ｎチヤ
ネル分のプリセツトフエーダとピアノスイツチか
らの取込みを行うごとに１回の割合で行うように
してもよい。

すなわち第４図示の処理において、最初のステ
ツプn3とステツプn5で段選択スイツチ部１４と
モードスイツチ部１５からの取込みが終わると、
以後はステツプn6からステツプn13まではプリセ
ツトフエーダ部１２とピアノスイツチ部１３から
の取込みの動作のみとなり、ステツプn13での、
ｎチヤネル分の処理が終わるまで上記段選択スイ
ツチ部１４とモードスイツチ部１５からの取込み
は実行されない。また第４図では、１チヤネルご
とにチヤネル数ｉを１インクリメントするように
したけれども、第２図で示されていたように、た
とえば１サイクルごとに２インクリメントするよ
うにして、処理速度をさらに向上させるようにし
てもよい。

さらに第２図示の実施例では、２チヤネルを１
サイクルとして段選択スイツチ部１４の取込みか
ら始まる調光レベルの演算−処理−出力と続く一
連の動作を実行させたが、制御部１８内に複数個
のレジスタを設け、ｍチヤネルずつの動作を連続
して実行させるようにしてもよく、この方法によ
る実施例を第５図に示す。

第５図は、本発明の他の実施例の動作を示すフ
ローチヤートである。第１図をあわせて参照し
て、この実施例では、最初のステツプp1で初期
値であるチヤネルｉ＝１をセツトすれば、チヤネ
ル１以下ｍチヤネルに亘る処理を連続的に実行す
るものである。ステツプp1とステツプp2間には
図示しない段選択スイツチ部１４とモードスイツ
チ部１５からの取込み処理が行われ、アドレスロ
ードは１つのサイクルにつき１回行われることは
前述の実施例と同様である。

ステツプp2での切換部１７による切換動作に
より、ステツプp3でプリセツトフエーダ部１２
からチヤネル１のプリセツトフエーダの出力が取
込まれ、次のステツプp3〜p4でチヤネル２のプ
リセツトフエーダの出力が取込まれ、以下、ステ
ツプp6までチヤネルｍまでのプリセツトフエー
ダの出力の取込みが連続的に実行される。

続くステツプp7以下ステツプp11までは、ピア
ノスイツチ部１３からのチヤネル１からチヤネル
ｍまでの出力の取込み動作が連続的に実行され
る。

ステツプp11までで、チヤネル１からチヤネル
ｍに亘るプリセツトフエーダ部１２およびピアノ
スイツチ部１３からの取込み動作が終わると、次
のステツプp12では、取込んだデータに基づくチ
ヤネル１からチヤネルｍまでの調光レベルの演算
が第１図に示される演算処理回路１８ｃで行わ
れ、調光レベル出力ch.１〜ch.mが順次的連続的
に入出力ポート１８ｄを介して調光器１９に導出
される。以上がチヤネルｍまでの動作である。

次のステツプp13では、チヤネル数ｉに処理ず
みのチヤネル数ｍがインクリメントされ、ステツ
プp14で上記チヤネル数ｉと全チヤネル数ｎとが
比較判断される。全チヤネルｎに満たない場合は
動作ステツプp2に戻り、チヤネル（ｉ＋ｍ）か
らの動作が引き続き行われる。このようにして全
チヤネルｎに亘る動作が終われば再びステツプ
p1に戻り、以下同様にして各チヤネルに亘るデ
ータの更新が行われる。

第５図に示されたフローチヤートでは、表示処
理のステツプが省略されているけれども、表示処
理は、ステツプp12でのｍチヤネルの演算処理が
終わり、チヤネル数のインクリメントが行われる
前で行わせるようにしてもよいし、ステツプp14
で全チヤネルｎに亘る動作が終わつた後で行わせ
るようにしてもよい。

この実施例では、前述の実施例が２チヤネルず
つを１サイクルとしていたのに対し、それよりも
多いチヤネル数ｍを１サイクルとして扱い、さら
に段選択スイツチ部１４とモードスイツチ部１５
からの取込みを全チヤネル数ｎにつき１回の割合
で行わせるようにしたので、処理速度がさらに早
くなり、応答性をさらに向上させることができ
る。

第６図は、本発明の更に他の実施例の調光装置
２１の構成を示すブロツク図であり、第７図はそ
の動作を示すフローチヤートである。第６図にお
いて第１図に対応する部分には同一の参照符を付
す。この実施例で注目すべきは、制御部１８内に
バツフアメモリ１８ｄを設け、第７図のフローチ
ヤートに示されるように、最初のステツプq1か
らステツプq4まででの段選択スイツチ部１４と
モードスイツチ部１５からの取込みとバツフアメ
モリ１８ｄへの記憶が終われば、以後ステツプ
q5からステツプq7までは、プリセツトフエーダ
部１２からｎチヤネル分の出力を順次取込んでバ
ツフアメモリ１８ｄへ記憶し、続いてステツプ
q8からステツプq10までは、ピアノスイツチ部１
３から同じくｎチヤネル分の出力を順次取込んで
バツフアメモリ１８ｄへ記憶する。

取込みが終われば次のステツプq11からステツ
プq12まで各チヤネルごとに、バツフアメモリ１
８ｄの記憶内容に基づいて調光レベルを演算し、
Ｉ／Ｏポート１８ｂを介して、調光レベル出力
ch.1〜ch.nを調光器１９に順次的に導出する。調
光器１９はこれによつて各チヤネルの調光レベル
に対応してラインｌ１，ｌ２，…，lmを介して、
照明負荷Ａを電力付勢する。

このように本実施例では、バツフアメモリ１８
ｄを介して、１サイクルあたりｎチヤネルの処理
を行わせるようにしたので、処理サイクルの短縮
を図ることができ、装置の即応性が実現する。

第８図は、本発明のさらに他の実施例の調光装
置３１の構成を示すブロツク図である。調光装置
３１は、プリセツトフエーダ部１２とピアノスイ
ツチ部１３からの出力を第１副制御部２２で取込
み、段選択スイツチ部１４とモードスイツチ部１
５からの出力を第２副制御部２３で取込む構成と
し、上記第１副制御部２２と第２副制御部２３
と、調光レベル出力を導出する主制御部１８間と
を、２組の通信用インターフエイス回路２４ａ，
２４ｂ，２５ａ，２５ｂを介して接続している。

本実施例の構成により、プリセツトフエーダ部
１２、ピアノスイツチ部１３、段選択スイツチ部
１４、モードスイツチ部１５、および副制御部２
２，２３を単一の操作卓１６に格納し、主制御部
１８は操作卓１６から離れた場所に設置すること
ができるので、操作を直接に行う操作卓１６の省
スペース化と効率化を図ることができる。

第９図は第８図示の調光装置３１の動作を示す
タイムチヤートである。１サイクルの期間Ti中
に第１データ通信期間ｚ１と第２データ通信期間
ｚ２を設け、さらにその前後に通信準備と通信終
了の信号交換の期間ｚ３，ｚ４が設けられる。第
１データ通信期間ｚ１は、たとえば第１副制御部
２２から主制御部１８への、プリセツトフエーダ
部１２とピアノスイツチ部１３から取込まれた出
力の送信期間であり、第２データ通信期間ｚ２
は、たとえば第２副制御部２３から主制御部１８
への、段選択スイツチ部１４とモードスイツチ部
１５から取込まれた出力の送信期間である。

第１副制御部２２と第２副制御部２３とは、そ
れぞれ独立して個別に各スイツチの出力を取込む
ため、上記のデータ通信は並列的に行うことがで
き、これにより処理速度を格段に高速化すること
ができる。

発明の効果 以上のように本発明による調光装置は、各操作
入力手段が共通に接続される切換手段に対して、
記憶手段からのアドレスでこれらを順次的にアド
レス指定し、対応するデータを導出させて読取る
にあたり、上記各操作入力手段のアドレスの少な
くとも一つを、記憶手段から読出された当該アド
レスより小さなアドレスデータに基づき算出する
か、あるいは段選択スイツチのアドレスデータを
各段毎の全プリセツトフエーダからデータを読取
つた後に記憶手段から読出して更新するかの処理
を行うようにしたので、データの読取りと処理に
要する時間が短縮され、高速処理が実現する。

【図面の簡単な説明】

第１図は本発明の一実施例の調光装置１１の電
気的構成を示すブロツク図、第２図はその動作を
示すフローチヤート、第３図はその動作を示すタ
イムチヤート、第４図は他の実施例による動作を
示すフローチヤート、第５図はさらに他の実施例
による動作を示すフローチヤート、第６図は本発
明の他の実施例による調光装置２１の構成を示す
ブロツク図、第７図はその動作を示すフローチヤ
ート、第８図は本発明のさらに他の実施例の調光
装置３１の構成を示すブロツク図、第９図はその
動作を示すタイムチヤート、第１０図は従来の技
術による調光装置１の電気的構成を示すブロツク
図、第１１図はその動作を示すフローチヤート、
第１２図はその動作を示すタイムチヤート、第１
３図は他の従来の技術による動作を示すフローチ
ヤートである。 １１，２１，３１……調光装置、１２……プリ
セツトフエーダ部、１３……ピアノスイツチ部、
１４……段選択スイツチ部、１５……ピアノスイ
ツチ用モードスイツチ部、１６……操作卓、１７
……切換部、１８，３８……主制御部、１９……
調光器、２２，２３……副制御部、２４ａ，２４
ｂ，２５ａ，２５ｂ……通信用インターフエイ
ス、Ａ０〜Am……照明負荷。

Claims (1)

1. 【特許請求の範囲】 １ 同一調光状態に制御されるグループに区分さ
   れる複数の調光負荷と、 前記各グループに対応し調光レベルデータを出
   力する複数の操作手段が複数段に亘つて設けられ
   る操作入力手段と、 操作入力手段の前記各段のいずれか一つを選択
   指示する段選択手段と、 各グループに対応して設けられ、各グループ毎
   の制御データを入力するデータ入力手段と、 前記段選択手段とデータ入力手段と操作手段と
   が共通に接続され、これらを順次的にアドレス指
   定して対応するデータを導出する切換手段と、 切換手段に入力されるアドレスデータを記憶す
   るアドレス記憶手段と、 アドレス記憶手段からアドレスデータを読出し
   て切換手段に出力し、対応するデータを読出す制
   御手段であつて、各操作入力手段のアドレスを、
   記憶手段から読出された当該アドレスデータに基
   づいて順次的に算出する演算処理を行う制御手段
   とを含むことを特徴とする調光装置。 ２ 同一調光状態に制御されるグループに区分さ
   れる複数の調光負荷と、 前記各グループに対応し調光レベルデータを出
   力する複数の操作手段が複数段に亘つて設けられ
   る操作入力手段と、 操作入力手段の前記各段のいずれか一つを選択
   指示する段選択手段と、 各グループに対応して設けられ、各グループ毎
   の制御データを入力するデータ入力手段と、 前記段選択手段とデータ入力手段と操作手段と
   が共通に接続され、これらを順次的にアドレス指
   定して対応するデータを導出する切換手段と、 切換手段に入力されるアドレスデータを記憶す
   るアドレス記憶手段と、 アドレス記憶手段からアドレスデータを読出し
   て切換手段に出力し、対応するデータを読出す制
   御手段であつて、段選択手段のアドレスを、記憶
   手段から読出された当該アドレスデータに基づい
   て、各段毎の全ての操作入力手段からデータを読
   取るたびに、順次的に算出する制御手段とを含む
   ことを特徴とする調光装置。