JPH04328634A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH04328634A JPH04328634A JP3123098A JP12309891A JPH04328634A JP H04328634 A JPH04328634 A JP H04328634A JP 3123098 A JP3123098 A JP 3123098A JP 12309891 A JP12309891 A JP 12309891A JP H04328634 A JPH04328634 A JP H04328634A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- address
- branch
- successive
- microinstructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/267—Microinstruction selection based on results of processing by instruction selection on output of storage
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプログラムを
利用した情報処理装置で用いられ、マイクロプログラム
のシーケンス制御を行う装置に関するものである。
利用した情報処理装置で用いられ、マイクロプログラム
のシーケンス制御を行う装置に関するものである。
【０００２】
【従来の技術】従来、マイクロプログラムのシーケンス
制御を行う装置、すなわちマイクロプログラム制御装置
では、制御記憶装置から読み出され、現在制御実行中の
マイクロ命令により指示される次マイクロ命令アドレス
を、分岐条件で修飾し、次に実行すべきマイクロ命令と
して次マイクロ命令アドレス格納手段に直接格納するの
が一般的である。
制御を行う装置、すなわちマイクロプログラム制御装置
では、制御記憶装置から読み出され、現在制御実行中の
マイクロ命令により指示される次マイクロ命令アドレス
を、分岐条件で修飾し、次に実行すべきマイクロ命令と
して次マイクロ命令アドレス格納手段に直接格納するの
が一般的である。
【０００３】しかし、装置の高速化のため、最近では制
御記憶装置のアクセスタイムと装置の動作クロックのサ
イクルタイムとがほとんど同じという状態で制御記憶装
置を動作させるようになってきており、制御記憶装置の
出力を一旦レジスタで受けることにより制御記憶装置の
アクセス速度の遅さを補い、一方、マイクロ命令には現
在制御実行中のマイクロ命令の２ステップ先のマイクロ
命令アドレスを記述するフィールドを含ませている。
御記憶装置のアクセスタイムと装置の動作クロックのサ
イクルタイムとがほとんど同じという状態で制御記憶装
置を動作させるようになってきており、制御記憶装置の
出力を一旦レジスタで受けることにより制御記憶装置の
アクセス速度の遅さを補い、一方、マイクロ命令には現
在制御実行中のマイクロ命令の２ステップ先のマイクロ
命令アドレスを記述するフィールドを含ませている。
【０００４】このような次々アドレス方式を採用したマ
イクロプログラム制御装置では、マイクロ命令に、分岐
可能な方向の数の最大値と等しい数の次々マイクロ命令
アドレスフィールドを設け、各分岐方向に対応した次々
マイクロ命令アドレスフィールドを用いることにより、
分岐による性能の低下を生じないようにしていた。
イクロプログラム制御装置では、マイクロ命令に、分岐
可能な方向の数の最大値と等しい数の次々マイクロ命令
アドレスフィールドを設け、各分岐方向に対応した次々
マイクロ命令アドレスフィールドを用いることにより、
分岐による性能の低下を生じないようにしていた。
【０００５】この種の装置の一例とし、最大４方向に分
岐可能なマイクロプログラム制御装置を図６に示す。こ
の装置で制御するマイクロ命令は図７に示すような構成
となっている。すなわち、マイクロ命令はマイクロ命令
コードの他に、現在制御実行中のマイクロ命令の２ステ
ップ後に実行すべき４つのマイクロ命令のアドレスを記
述する４つの次々マイクロ命令アドレスフィールド６３
〜６６と、分岐の種別を記述する分岐種別フィールド６
１と、分岐条件を選択するための情報を記述する分岐条
件選択フィールド６２とを含んでいる。
岐可能なマイクロプログラム制御装置を図６に示す。こ
の装置で制御するマイクロ命令は図７に示すような構成
となっている。すなわち、マイクロ命令はマイクロ命令
コードの他に、現在制御実行中のマイクロ命令の２ステ
ップ後に実行すべき４つのマイクロ命令のアドレスを記
述する４つの次々マイクロ命令アドレスフィールド６３
〜６６と、分岐の種別を記述する分岐種別フィールド６
１と、分岐条件を選択するための情報を記述する分岐条
件選択フィールド６２とを含んでいる。
【０００６】そして図６において、マイクロ命令格納手
段５１は、現在制御実行中のマイクロ命令を格納してお
り、信号線２２０を通じて次に実行すべきマイクロ命令
を受け取る。
段５１は、現在制御実行中のマイクロ命令を格納してお
り、信号線２２０を通じて次に実行すべきマイクロ命令
を受け取る。
【０００７】次マイクロ命令アドレス格納手段５２は、
現在制御実行中のマイクロ命令が分岐する最大４つのマ
イクロ命令のうちの一つのアドレスを格納しており、次
々マイクロ命令アドレス選択手段５５から信号線２２５
を通じて現在制御実行中のマイクロ命令の２ステップ後
に実行すべき次々マイクロ命令のアドレスを受け取る。
現在制御実行中のマイクロ命令が分岐する最大４つのマ
イクロ命令のうちの一つのアドレスを格納しており、次
々マイクロ命令アドレス選択手段５５から信号線２２５
を通じて現在制御実行中のマイクロ命令の２ステップ後
に実行すべき次々マイクロ命令のアドレスを受け取る。
【０００８】制御記憶装置５３は、４つのバンクを有し
てマイクロ命令を記憶している制御記憶機能５６と、４
つのバンクの出力を切り替えるバンク切り替え機能５７
とにより構成されており、次マイクロ命令アドレス格納
手段５２から信号線２２６を通じて受け取った次マイク
ロ命令アドレスにもとづき、次に実行すべきマイクロ命
令を含む４つのマイクロ命令を信号線２０１〜２０４に
出力する。
てマイクロ命令を記憶している制御記憶機能５６と、４
つのバンクの出力を切り替えるバンク切り替え機能５７
とにより構成されており、次マイクロ命令アドレス格納
手段５２から信号線２２６を通じて受け取った次マイク
ロ命令アドレスにもとづき、次に実行すべきマイクロ命
令を含む４つのマイクロ命令を信号線２０１〜２０４に
出力する。
【０００９】バンク切換機能５７は、分岐手段５４から
信号線２３０を通じて受け取った分岐情報にもとづいて
、信号線２０１〜２０４を通じて受け取った４つのマイ
クロ命令の中から次に実行すべきマイクロ命令を選択し
、信号線２２０に出力する。
信号線２３０を通じて受け取った分岐情報にもとづいて
、信号線２０１〜２０４を通じて受け取った４つのマイ
クロ命令の中から次に実行すべきマイクロ命令を選択し
、信号線２２０に出力する。
【００１０】分岐手段５４は、信号線２１１を通じて分
岐条件を受け取り、またマイクロ命令格納手段５１より
信号線２１２，２１３を通じてそれぞれ分岐種別を表す
信号と分岐条件を選択するための信号とを受け取り、さ
らに次マイクロ命令アドレス格納手段５２から信号線２
２７を通じて次マイクロ命令アドレスの一部を受け取り
、分岐先のマイクロ命令に対応するバンクのアドレスを
分岐情報として信号線２３０を通じてバンク切換機能５
７に出力する。分岐手段５４はまた、次々マイクロ命令
アドレス選択手段５５が、分岐方向に対応した次々マイ
クロ命令アドレスを選択するための信号を信号線２３１
を通じて次々マイクロ命令アドレス選択手段５５に出力
する。
岐条件を受け取り、またマイクロ命令格納手段５１より
信号線２１２，２１３を通じてそれぞれ分岐種別を表す
信号と分岐条件を選択するための信号とを受け取り、さ
らに次マイクロ命令アドレス格納手段５２から信号線２
２７を通じて次マイクロ命令アドレスの一部を受け取り
、分岐先のマイクロ命令に対応するバンクのアドレスを
分岐情報として信号線２３０を通じてバンク切換機能５
７に出力する。分岐手段５４はまた、次々マイクロ命令
アドレス選択手段５５が、分岐方向に対応した次々マイ
クロ命令アドレスを選択するための信号を信号線２３１
を通じて次々マイクロ命令アドレス選択手段５５に出力
する。
【００１１】次々マイクロ命令アドレス選択手段５５は
、マイクロ命令格納手段５１に格納されているマイクロ
命令の４つの次々マイクロ命令アドレスＡ，Ｂ，Ｃ，Ｄ
をそれぞれ信号線２２１〜２２４を通じて受け取り、分
岐手段５４から信号線２３１を通じて受け取った選択信
号にもとづいて、分岐方向に対応した次々マイクロ命令
アドレスを信号線２２５に出力する。
、マイクロ命令格納手段５１に格納されているマイクロ
命令の４つの次々マイクロ命令アドレスＡ，Ｂ，Ｃ，Ｄ
をそれぞれ信号線２２１〜２２４を通じて受け取り、分
岐手段５４から信号線２３１を通じて受け取った選択信
号にもとづいて、分岐方向に対応した次々マイクロ命令
アドレスを信号線２２５に出力する。
【００１２】
【発明が解決しようとする課題】しかしこのような従来
のマイクロプログラム制御装置では、マイクロ命令の１
語ごとに、マイクロ命令が分岐可能な方向の最大数と同
じ数の次々マイクロ命令アドレスフィールドを設ける必
要がある。従って、マイクロ命令のビット長が長くなり
、マイクロ命令を記憶する制御記憶装置の記憶容量が大
きくなるという欠点がある。
のマイクロプログラム制御装置では、マイクロ命令の１
語ごとに、マイクロ命令が分岐可能な方向の最大数と同
じ数の次々マイクロ命令アドレスフィールドを設ける必
要がある。従って、マイクロ命令のビット長が長くなり
、マイクロ命令を記憶する制御記憶装置の記憶容量が大
きくなるという欠点がある。
【００１３】本発明の目的は、このような欠点を除去し
、マイクロ命令を記憶する制御記憶装置の記憶容量を縮
小したマイクロプログラム制御装置を提供することにあ
る。
、マイクロ命令を記憶する制御記憶装置の記憶容量を縮
小したマイクロプログラム制御装置を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明のマイクロプログ
ラム制御装置は、現在制御実行中のマイクロ命令の２ス
テップ後に実行すべきマイクロ命令のアドレスの全部ま
たは一部を記述する一つまたは複数の次々マイクロ命令
アドレスフィールドと、分岐の種別を記述する分岐種別
フィールドと、分岐条件を選択するための情報を記述す
る分岐条件選択フィールドと、次々マイクロ命令アドレ
スを修飾するか否かを選択するための情報を記述するア
ドレス修飾選択フィールドとを含むマイクロ命令を記憶
し、同時に複数の前記マイクロ命令を読み出し、与えら
れた分岐情報にもとづいてそのうちの一つを選択して出
力する制御記憶装置と、この制御記憶装置が出力する前
記マイクロ命令を現在制御実行中のマイクロ命令として
格納するマイクロ命令格納手段と、現在制御実行中のマ
イクロ命令の次に実行すべきマイクロ命令のアドレスを
格納する次マイクロ命令アドレス格納手段と、前記マイ
クロ命令格納手段に格納されたマイクロ命令の前記分岐
種別フィールドおよび前記分岐条件選択フィールドに記
述された情報、ならびに前記次マイクロ命令アドレス格
納手段に格納されたマイクロ命令アドレスの一部または
全部にもとづいて前記分岐情報を出力する分岐手段と、
この分岐手段が出力する前記分岐情報にもとづいて、前
記マイクロ命令格納手段に格納された前記マイクロ命令
の前記次々マイクロ命令アドレスフィールドに記述され
たアドレスの一つを選択して出力する次々マイクロ命令
アドレス選択手段と、前記分岐手段が出力する前記分岐
情報と前記マイクロ命令格納手段に格納された前記マイ
クロ命令の前記アドレス修飾選択フィールドに記述され
た情報とにもとづいて、前記次々マイクロ命令アドレス
選択手段が出力する前記アドレスを修飾する次々マイク
ロ命令アドレス修飾手段とを備えたことを特徴とする。
ラム制御装置は、現在制御実行中のマイクロ命令の２ス
テップ後に実行すべきマイクロ命令のアドレスの全部ま
たは一部を記述する一つまたは複数の次々マイクロ命令
アドレスフィールドと、分岐の種別を記述する分岐種別
フィールドと、分岐条件を選択するための情報を記述す
る分岐条件選択フィールドと、次々マイクロ命令アドレ
スを修飾するか否かを選択するための情報を記述するア
ドレス修飾選択フィールドとを含むマイクロ命令を記憶
し、同時に複数の前記マイクロ命令を読み出し、与えら
れた分岐情報にもとづいてそのうちの一つを選択して出
力する制御記憶装置と、この制御記憶装置が出力する前
記マイクロ命令を現在制御実行中のマイクロ命令として
格納するマイクロ命令格納手段と、現在制御実行中のマ
イクロ命令の次に実行すべきマイクロ命令のアドレスを
格納する次マイクロ命令アドレス格納手段と、前記マイ
クロ命令格納手段に格納されたマイクロ命令の前記分岐
種別フィールドおよび前記分岐条件選択フィールドに記
述された情報、ならびに前記次マイクロ命令アドレス格
納手段に格納されたマイクロ命令アドレスの一部または
全部にもとづいて前記分岐情報を出力する分岐手段と、
この分岐手段が出力する前記分岐情報にもとづいて、前
記マイクロ命令格納手段に格納された前記マイクロ命令
の前記次々マイクロ命令アドレスフィールドに記述され
たアドレスの一つを選択して出力する次々マイクロ命令
アドレス選択手段と、前記分岐手段が出力する前記分岐
情報と前記マイクロ命令格納手段に格納された前記マイ
クロ命令の前記アドレス修飾選択フィールドに記述され
た情報とにもとづいて、前記次々マイクロ命令アドレス
選択手段が出力する前記アドレスを修飾する次々マイク
ロ命令アドレス修飾手段とを備えたことを特徴とする。
【００１５】
【実施例】次に本発明の実施例について説明する。図１
に本発明によるマイクロプログラム制御装置の一例を示
す。この装置では、マイクロ命令の分岐として１方向分
岐（無条件分岐または分岐なし）、２方向分岐、ならび
に４方向分岐が可能である。
に本発明によるマイクロプログラム制御装置の一例を示
す。この装置では、マイクロ命令の分岐として１方向分
岐（無条件分岐または分岐なし）、２方向分岐、ならび
に４方向分岐が可能である。
【００１６】まず、プログラムが分岐する場合の各分岐
の区別について、図４を用いて説明する。すなわち、図
４（ａ）に示すように、マイクロ命令（１）からマイク
ロ命令（２）〜（５）に分岐する場合、マイクロ命令（
２）への分岐を０側分岐、マイクロ命令（３）への分岐
を１側分岐、マイクロ命令（４）への分岐を２側分岐、
そしてマイクロ命令（５）への分岐を３側分岐という。 また、図４（ｂ）に示すように、マイクロ命令（１）か
らマイクロ命令（２），（３）に分岐する場合、マイク
ロ命令（２）への分岐を０側分岐、マイクロ命令（３）
への分岐を１側分岐という。
の区別について、図４を用いて説明する。すなわち、図
４（ａ）に示すように、マイクロ命令（１）からマイク
ロ命令（２）〜（５）に分岐する場合、マイクロ命令（
２）への分岐を０側分岐、マイクロ命令（３）への分岐
を１側分岐、マイクロ命令（４）への分岐を２側分岐、
そしてマイクロ命令（５）への分岐を３側分岐という。 また、図４（ｂ）に示すように、マイクロ命令（１）か
らマイクロ命令（２），（３）に分岐する場合、マイク
ロ命令（２）への分岐を０側分岐、マイクロ命令（３）
への分岐を１側分岐という。
【００１７】マイクロ命令は図２に示すような構成とな
っている。すなわち、マイクロ命令コードの他に、現在
制御実行中のマイクロ命令の２ステップ後に実行すべき
２つのマイクロ命令のアドレスを記述する２つの次々マ
イクロ命令アドレスフィールド４３，４４を含みさらに
、分岐の種別を記述する分岐種別フィールド４１と、分
岐条件を選択するための情報を記述する分岐条件選択フ
ィールド４２と、アドレス修飾を行うか否かを選択する
ための情報を記述するアドレス修飾選択フィールド４５
とを含んでいる。
っている。すなわち、マイクロ命令コードの他に、現在
制御実行中のマイクロ命令の２ステップ後に実行すべき
２つのマイクロ命令のアドレスを記述する２つの次々マ
イクロ命令アドレスフィールド４３，４４を含みさらに
、分岐の種別を記述する分岐種別フィールド４１と、分
岐条件を選択するための情報を記述する分岐条件選択フ
ィールド４２と、アドレス修飾を行うか否かを選択する
ための情報を記述するアドレス修飾選択フィールド４５
とを含んでいる。
【００１８】さらに詳しく説明すると、分岐種別フィー
ルド４１はマイクロ命令の分岐の種別、すなわち１方向
分岐、２方向分岐、あるいは４方向分岐を指定する情報
を記述するフィールドである。分岐条件選択フィールド
４２は、分岐種別フィールドの情報が２方向分岐を指定
しているとき、複数の分岐条件信号のなかから一つの分
岐条件信号を選択し、分岐種別フィールドの情報が４方
向分岐を指定しているとき、複数の分岐条件信号のなか
から二つの分岐条件信号を選択することを指示する情報
を記述するフィールドである。そして、次々マイクロ命
令アドレスフィールド４３は、１方向分岐の場合のアド
レス、２方向分岐の場合の０側分岐のアドレス、４方向
分岐の場合の０側分岐のアドレス、ならびに４方向分岐
の場合の２側分岐のアドレスをそれぞれ記述するフィー
ルドである。また、次々マイクロ命令アドレスフィール
ド４４は、２方向分岐の場合の１側分岐のアドレス、４
方向分岐の場合の１側分岐のアドレス、ならびに４方向
分岐の場合の３側分岐のアドレスをそれぞれ記述するフ
ィールドである。そして、次々マイクロ命令アドレス修
飾選択フィールド４５は、分岐種別フィールド４１の情
報が４方向分岐を指定しているとき、次々マイクロ命令
アドレスフィールド４３，４４の次々マイクロ命令アド
レスの修飾を行うか否かを選択するための情報を記述す
るフィールドである。
ルド４１はマイクロ命令の分岐の種別、すなわち１方向
分岐、２方向分岐、あるいは４方向分岐を指定する情報
を記述するフィールドである。分岐条件選択フィールド
４２は、分岐種別フィールドの情報が２方向分岐を指定
しているとき、複数の分岐条件信号のなかから一つの分
岐条件信号を選択し、分岐種別フィールドの情報が４方
向分岐を指定しているとき、複数の分岐条件信号のなか
から二つの分岐条件信号を選択することを指示する情報
を記述するフィールドである。そして、次々マイクロ命
令アドレスフィールド４３は、１方向分岐の場合のアド
レス、２方向分岐の場合の０側分岐のアドレス、４方向
分岐の場合の０側分岐のアドレス、ならびに４方向分岐
の場合の２側分岐のアドレスをそれぞれ記述するフィー
ルドである。また、次々マイクロ命令アドレスフィール
ド４４は、２方向分岐の場合の１側分岐のアドレス、４
方向分岐の場合の１側分岐のアドレス、ならびに４方向
分岐の場合の３側分岐のアドレスをそれぞれ記述するフ
ィールドである。そして、次々マイクロ命令アドレス修
飾選択フィールド４５は、分岐種別フィールド４１の情
報が４方向分岐を指定しているとき、次々マイクロ命令
アドレスフィールド４３，４４の次々マイクロ命令アド
レスの修飾を行うか否かを選択するための情報を記述す
るフィールドである。
【００１９】また、マイクロ命令に含まれるアドレスは
図３に示すような構成となっている。すなわち、アドレ
スはビット０〜ビット１２までの１３ビットで構成され
、ビット０〜ビット８およびビット１１，ビット１２の
合計１１ビットが制御記憶機能７に格納されているマイ
クロ命令のアドレスとなり、制御記憶機能７はこのアド
レスから４つのマイクロ命令を読み出す。ビット９およ
びビット１０の２ビットは、次マイクロ命令アドレス格
納手段２から分岐手段４に送られるアドレスであり、１
方向分岐時と２方向分岐時に使用される。ビット７は次
々マイクロ命令アドレス修飾手段６によって修飾され、
論理“１”とされるビットである。
図３に示すような構成となっている。すなわち、アドレ
スはビット０〜ビット１２までの１３ビットで構成され
、ビット０〜ビット８およびビット１１，ビット１２の
合計１１ビットが制御記憶機能７に格納されているマイ
クロ命令のアドレスとなり、制御記憶機能７はこのアド
レスから４つのマイクロ命令を読み出す。ビット９およ
びビット１０の２ビットは、次マイクロ命令アドレス格
納手段２から分岐手段４に送られるアドレスであり、１
方向分岐時と２方向分岐時に使用される。ビット７は次
々マイクロ命令アドレス修飾手段６によって修飾され、
論理“１”とされるビットである。
【００２０】図１において、マイクロ命令格納手段１は
、現在制御実行中のマイクロ命令を格納しており、信号
線１１１を通じて次に実行すべきマイクロ命令を受け取
り、また格納しているマイクロ命令に含まれる２つのア
ドレスＡ，Ｂをそれぞれ信号線２３，２４に出力し、さ
らに、分岐種別フィールド、分岐条件選択フィールド、
ならびに次々マイクロ命令アドレス修飾選択フィールド
の情報をそれぞれ分岐種別信号、分岐条件選択信号、な
らびにアドレス修飾選択信号としてそれぞれ信号線１２
，１３，１４に出力する。
、現在制御実行中のマイクロ命令を格納しており、信号
線１１１を通じて次に実行すべきマイクロ命令を受け取
り、また格納しているマイクロ命令に含まれる２つのア
ドレスＡ，Ｂをそれぞれ信号線２３，２４に出力し、さ
らに、分岐種別フィールド、分岐条件選択フィールド、
ならびに次々マイクロ命令アドレス修飾選択フィールド
の情報をそれぞれ分岐種別信号、分岐条件選択信号、な
らびにアドレス修飾選択信号としてそれぞれ信号線１２
，１３，１４に出力する。
【００２１】次マイクロ命令アドレス格納手段２は、現
在制御実行中のマイクロ命令が分岐する最大４つのマイ
クロ命令のうちの一つのアドレスを格納しており、次々
マイクロ命令アドレス修飾手段６から信号線２６を通じ
て現在制御実行中のマイクロ命令の２ステップ後に実行
すべき次々マイクロ命令アドレスを受け取る。
在制御実行中のマイクロ命令が分岐する最大４つのマイ
クロ命令のうちの一つのアドレスを格納しており、次々
マイクロ命令アドレス修飾手段６から信号線２６を通じ
て現在制御実行中のマイクロ命令の２ステップ後に実行
すべき次々マイクロ命令アドレスを受け取る。
【００２２】制御記憶装置３は、４つのバンクを有して
マイクロ命令を記憶している制御記憶機能７と、４つの
バンクの出力を切り替えるバンク切り替え機能８とによ
り構成されており、次マイクロ命令アドレス格納手段２
から信号線２１を通じて受け取った次マイクロ命令アド
レスにもとづき、次に実行すべきマイクロ命令を含む４
つのマイクロ命令を信号線１０１〜１０４に出力する。
マイクロ命令を記憶している制御記憶機能７と、４つの
バンクの出力を切り替えるバンク切り替え機能８とによ
り構成されており、次マイクロ命令アドレス格納手段２
から信号線２１を通じて受け取った次マイクロ命令アド
レスにもとづき、次に実行すべきマイクロ命令を含む４
つのマイクロ命令を信号線１０１〜１０４に出力する。
【００２３】バンク切換機能８は、分岐手段４から信号
線３０を通じて受け取った分岐情報にもとづいて、信号
線１０１〜１０４を通じて受け取った４つのマイクロ命
令の中から次に実行すべきマイクロ命令を選択し、信号
線１１１に出力する。
線３０を通じて受け取った分岐情報にもとづいて、信号
線１０１〜１０４を通じて受け取った４つのマイクロ命
令の中から次に実行すべきマイクロ命令を選択し、信号
線１１１に出力する。
【００２４】分岐手段４は、信号線１１を通じて分岐条
件を受け取り、またマイクロ命令格納手段１より信号線
１２，１３を通じてそれぞれ分岐種別信号と分岐条件選
択信号とを受け取り、さらに次マイクロ命令アドレス格
納手段２から信号線２２を通じて次マイクロ命令アドレ
スのビット９とビット１０とを受け取り、分岐先のマイ
クロ命令に対応するバンクのアドレスを分岐情報として
信号線３０を通じてバンク切換機能８に出力する。分岐
手段４はまた、信号線１５にアドレス選択信号として、
１方向分岐のときは論理“０”の信号を出力し、２方向
分岐のときは、０側分岐なら論理“０”、１側分岐なら
論理“１”の信号をそれぞれ出力し、４方向分岐のとき
は、０側分岐および２側分岐なら“０”、１側分岐およ
び３側分岐なら論理“１”の信号を出力する。また、信
号線１６にはアドレス修飾信号として、１方向分岐およ
び２方向分岐のときは論理“０”の信号を、４方向分岐
のときは論理“１”の信号を出力する。分岐手段４が信
号線１５，１６に出力する信号の論理値をそれぞれ表１
および表２に示す。
件を受け取り、またマイクロ命令格納手段１より信号線
１２，１３を通じてそれぞれ分岐種別信号と分岐条件選
択信号とを受け取り、さらに次マイクロ命令アドレス格
納手段２から信号線２２を通じて次マイクロ命令アドレ
スのビット９とビット１０とを受け取り、分岐先のマイ
クロ命令に対応するバンクのアドレスを分岐情報として
信号線３０を通じてバンク切換機能８に出力する。分岐
手段４はまた、信号線１５にアドレス選択信号として、
１方向分岐のときは論理“０”の信号を出力し、２方向
分岐のときは、０側分岐なら論理“０”、１側分岐なら
論理“１”の信号をそれぞれ出力し、４方向分岐のとき
は、０側分岐および２側分岐なら“０”、１側分岐およ
び３側分岐なら論理“１”の信号を出力する。また、信
号線１６にはアドレス修飾信号として、１方向分岐およ
び２方向分岐のときは論理“０”の信号を、４方向分岐
のときは論理“１”の信号を出力する。分岐手段４が信
号線１５，１６に出力する信号の論理値をそれぞれ表１
および表２に示す。
【表１】
【００２５】
【００２６】
【表２】
【００２７】
【００２８】次々マイクロ命令アドレス選択手段５は、
マイクロ命令格納手段１に格納されているマイクロ命令
の２つの次々マイクロ命令アドレスＡ，Ｂをそれぞれ信
号線２３，２４を通じて受け取り、分岐手段４から信号
線１５を通じて受け取った選択信号が論理“０”のとき
は次々マイクロ命令アドレスＡを、一方選択信号が論理
“１”のときはアドレスＢを信号線２５に出力する。
マイクロ命令格納手段１に格納されているマイクロ命令
の２つの次々マイクロ命令アドレスＡ，Ｂをそれぞれ信
号線２３，２４を通じて受け取り、分岐手段４から信号
線１５を通じて受け取った選択信号が論理“０”のとき
は次々マイクロ命令アドレスＡを、一方選択信号が論理
“１”のときはアドレスＢを信号線２５に出力する。
【００２９】次々マイクロ命令アドレス修飾手段６は、
分岐手段４より信号線１６を通じてアドレス修飾信号を
受け取り、また、マイクロ命令格納手段１から信号線１
４を通じてアドレス修飾選択信号を受け取り、信号線２
５を通じて次々マイクロ命令アドレス選択手段５から与
えられる次々マイクロ命令アドレスに対して、アドレス
修飾選択信号あるいはアドレス修飾信号のいずれかが論
理“０”のときはアドレスの修飾を行わないが、アドレ
ス修飾選択信号およびアドレス修飾信号が共に論理“１
”のときはアドレス修飾を行い、結果を信号線２６に出
力する。具体的には図３に示したアドレスのビット７の
値を論理“１”とする。
分岐手段４より信号線１６を通じてアドレス修飾信号を
受け取り、また、マイクロ命令格納手段１から信号線１
４を通じてアドレス修飾選択信号を受け取り、信号線２
５を通じて次々マイクロ命令アドレス選択手段５から与
えられる次々マイクロ命令アドレスに対して、アドレス
修飾選択信号あるいはアドレス修飾信号のいずれかが論
理“０”のときはアドレスの修飾を行わないが、アドレ
ス修飾選択信号およびアドレス修飾信号が共に論理“１
”のときはアドレス修飾を行い、結果を信号線２６に出
力する。具体的には図３に示したアドレスのビット７の
値を論理“１”とする。
【００３０】このマイクロプログラム制御装置では、２
組の次々マイクロ命令アドレスと次々マイクロ命令アド
レス修飾選択情報とを用いることにより４方向の分岐後
に実行するマイクロ命令のアドレスについて、合流と分
離を指定することが可能となっている。図５に４方向分
岐後に可能なすべての分岐を示す。各場合について、具
体的に説明する。
組の次々マイクロ命令アドレスと次々マイクロ命令アド
レス修飾選択情報とを用いることにより４方向の分岐後
に実行するマイクロ命令のアドレスについて、合流と分
離を指定することが可能となっている。図５に４方向分
岐後に可能なすべての分岐を示す。各場合について、具
体的に説明する。
【００３１】まず，図５（ａ）の場合、例えば、マイク
ロ命令格納手段１が保持しているマイクロ命令（１）の
アドレスＡが１２８番地、アドレスＢが５１２番地であ
るとすると、次々マイクロ命令アドレス選択手段５は、
０側および２側分岐のときは１２８番地のアドレスＡを
、一方、１側および３側分岐のときは５１２番地のアド
レスＢをそれぞれ選択して出力する。従って、次々マイ
クロ命令アドレス修飾選択フィールド４５の値を論理“
０”とすると、次々マイクロ命令アドレス修飾手段６は
１２８番地または５１２番地を出力し、マイクロ命令（
６）またはマイクロ命令（８）に分岐する。また、アド
レス修飾選択フィールド４５の値を論理“１”とすると
、アドレス修飾手段６は１６０番地または５４４番地を
出力し、マイクロ命令（７）またはマイクロ命令（９）
に分岐する。
ロ命令格納手段１が保持しているマイクロ命令（１）の
アドレスＡが１２８番地、アドレスＢが５１２番地であ
るとすると、次々マイクロ命令アドレス選択手段５は、
０側および２側分岐のときは１２８番地のアドレスＡを
、一方、１側および３側分岐のときは５１２番地のアド
レスＢをそれぞれ選択して出力する。従って、次々マイ
クロ命令アドレス修飾選択フィールド４５の値を論理“
０”とすると、次々マイクロ命令アドレス修飾手段６は
１２８番地または５１２番地を出力し、マイクロ命令（
６）またはマイクロ命令（８）に分岐する。また、アド
レス修飾選択フィールド４５の値を論理“１”とすると
、アドレス修飾手段６は１６０番地または５４４番地を
出力し、マイクロ命令（７）またはマイクロ命令（９）
に分岐する。
【００３２】また、マイクロ命令格納手段１が保持して
いるマイクロ命令（１）のアドレスＡが１２８番地、ア
ドレスＢが５１２番地であるとし、次々マイクロ命令ア
ドレス修飾選択フィールド４５の値を論理“０”に固定
すると、図５（ｂ）の分岐となる。すなわち、アドレス
修飾手段６はアドレス修飾を行わないので、０側および
２側分岐の後、次々マイクロ命令アドレス選択手段５が
アドレスＡを選択することにより、１２８番地のマイク
ロ命令（１０）に分岐し、１側および３側分岐の後、選
択手段５がアドレスＢを選択することにより、５１２番
地のマイクロ命令（１１）に分岐する。つまり、マイク
ロ命令（２），（４）がマイクロ命令（１０）に、また
マイクロ命令（３），（５）がマイクロ命令（１１）に
合流する。
いるマイクロ命令（１）のアドレスＡが１２８番地、ア
ドレスＢが５１２番地であるとし、次々マイクロ命令ア
ドレス修飾選択フィールド４５の値を論理“０”に固定
すると、図５（ｂ）の分岐となる。すなわち、アドレス
修飾手段６はアドレス修飾を行わないので、０側および
２側分岐の後、次々マイクロ命令アドレス選択手段５が
アドレスＡを選択することにより、１２８番地のマイク
ロ命令（１０）に分岐し、１側および３側分岐の後、選
択手段５がアドレスＢを選択することにより、５１２番
地のマイクロ命令（１１）に分岐する。つまり、マイク
ロ命令（２），（４）がマイクロ命令（１０）に、また
マイクロ命令（３），（５）がマイクロ命令（１１）に
合流する。
【００３３】マイクロ命令格納手段１が保持しているマ
イクロ命令（１）のアドレスＡ，Ｂが共に１２８番地の
ときは、図５（ｃ）に示すように、アドレス修飾選択フ
ィールド４５の値を“０”とすると、０側および１側分
岐の後、１２８番地のマイクロ命令（１２）に分岐し、
フィールド４５の値を“１”とすると、２側分岐および
３側分岐の後、１６０番地のマイクロ命令（１３）に分
岐する。
イクロ命令（１）のアドレスＡ，Ｂが共に１２８番地の
ときは、図５（ｃ）に示すように、アドレス修飾選択フ
ィールド４５の値を“０”とすると、０側および１側分
岐の後、１２８番地のマイクロ命令（１２）に分岐し、
フィールド４５の値を“１”とすると、２側分岐および
３側分岐の後、１６０番地のマイクロ命令（１３）に分
岐する。
【００３４】マイクロ命令格納手段１が保持しているマ
イクロ命令（１）のアドレスＡ，Ｂが共に１２８番地の
とき、アドレス修飾選択フィールド４５の値を常に“０
”とすると、図５（ｄ）に示すように、すべての分岐の
場合に１２８番地のマイクロ命令（１４）に分岐し、４
方向分岐後、すべてのマイクロ命令が一つに合流する。
イクロ命令（１）のアドレスＡ，Ｂが共に１２８番地の
とき、アドレス修飾選択フィールド４５の値を常に“０
”とすると、図５（ｄ）に示すように、すべての分岐の
場合に１２８番地のマイクロ命令（１４）に分岐し、４
方向分岐後、すべてのマイクロ命令が一つに合流する。
【００３５】次に、本実施例のマイクロプログラム制御
装置で、制御記憶装置３の記憶容量をどの程度削減でき
るかを概算により具体的に示す。制御記憶装置３に格納
するワード数を３ｋｗ、１つの次々マイクロ命令アドレ
スフィールドのビット長を１２ビット、また、アドレス
以外のフィールドの総ビット長を８０ビットとする。
装置で、制御記憶装置３の記憶容量をどの程度削減でき
るかを概算により具体的に示す。制御記憶装置３に格納
するワード数を３ｋｗ、１つの次々マイクロ命令アドレ
スフィールドのビット長を１２ビット、また、アドレス
以外のフィールドの総ビット長を８０ビットとする。
【００３６】まず、マイクロ命令が次々マイクロ命令ア
ドレスフィールドを４つ備えた従来のマイクロプログラ
ム制御装置の場合には、制御記憶装置全体のビット数は
約３９３，０００（３０００×（１２×４＋８０）＝３
８４，０００）ビットとなる。
ドレスフィールドを４つ備えた従来のマイクロプログラ
ム制御装置の場合には、制御記憶装置全体のビット数は
約３９３，０００（３０００×（１２×４＋８０）＝３
８４，０００）ビットとなる。
【００３７】一例としてプログラムを構成するマイクロ
命令の１割が４方向分岐であり、その４方向分岐のうち
、図５（ａ）、図５（ｂ）、図５（ｃ）、図５（ｄ）の
形の分岐がそれぞれ３割、１．５割、１．５割、３割で
あり、その他の形として３つが合流するものが１割を占
め、４方向分岐の後は平均３方向に分岐するものとする
。従来の装置で次々マイクロ命令アドレスフィールドを
２つに減少させると、マイクロ命令の幅は１０４ビット
となるが、図５（ｂ）、図５（ｄ）、ならびに３つが合
流する形のものが実現できないため、それぞれ２７０ワ
ード、２７０ワード、１８０ワードの合計７２０ワード
増加するので、全体では３７２０ワードとなる。従って
、記憶装置の容量は約３９４，０００ビット（３７２０
×１０４＝３８６，８８０）となり、もとの記憶容量約
３９３，０００ビットとあまり変らない。
命令の１割が４方向分岐であり、その４方向分岐のうち
、図５（ａ）、図５（ｂ）、図５（ｃ）、図５（ｄ）の
形の分岐がそれぞれ３割、１．５割、１．５割、３割で
あり、その他の形として３つが合流するものが１割を占
め、４方向分岐の後は平均３方向に分岐するものとする
。従来の装置で次々マイクロ命令アドレスフィールドを
２つに減少させると、マイクロ命令の幅は１０４ビット
となるが、図５（ｂ）、図５（ｄ）、ならびに３つが合
流する形のものが実現できないため、それぞれ２７０ワ
ード、２７０ワード、１８０ワードの合計７２０ワード
増加するので、全体では３７２０ワードとなる。従って
、記憶装置の容量は約３９４，０００ビット（３７２０
×１０４＝３８６，８８０）となり、もとの記憶容量約
３９３，０００ビットとあまり変らない。
【００３８】一方、本実施例の場合には、マイクロ命令
の幅は１０５ビットであり、また増加するワード数は３
つが合流する形のものを実現するための１８０ワードの
みであるため、総ワード数は３，３００ワードとなり、
記憶装置の容量は約３４７，０００ビットとなる。従っ
て本実施例では、制御記憶装置の容量を従来より約１．
２割削減できることになる。なお、以上の計算では４方
向分岐のマイクロ命令の割合を１割としたが、この割合
がさらに大きい場合には、一層大幅な記憶容量の削減が
可能となる。すなわち、多方向分岐と、分岐後の合流と
分離を多用するプログラムの場合ほど、記憶容量削減の
効果は大きくなる。
の幅は１０５ビットであり、また増加するワード数は３
つが合流する形のものを実現するための１８０ワードの
みであるため、総ワード数は３，３００ワードとなり、
記憶装置の容量は約３４７，０００ビットとなる。従っ
て本実施例では、制御記憶装置の容量を従来より約１．
２割削減できることになる。なお、以上の計算では４方
向分岐のマイクロ命令の割合を１割としたが、この割合
がさらに大きい場合には、一層大幅な記憶容量の削減が
可能となる。すなわち、多方向分岐と、分岐後の合流と
分離を多用するプログラムの場合ほど、記憶容量削減の
効果は大きくなる。
【００３９】
【発明の効果】以上説明したように本発明のマイクロプ
ログラム制御装置では、次々マイクロ命令アドレスの修
飾を行うようにしたので、マイクロ命令に含ませる次々
マイクロ命令アドレスの数を減らしても、多方向分岐の
後に実行すべきマイクロ命令のイアドレスを様々に設定
できる。従って、マイクロ命令に含ませる次々マイクロ
命令アドレスの数を減らすことができ、マイクロ命令を
格納する制御記憶装置の記憶容量の低減が可能となる。
ログラム制御装置では、次々マイクロ命令アドレスの修
飾を行うようにしたので、マイクロ命令に含ませる次々
マイクロ命令アドレスの数を減らしても、多方向分岐の
後に実行すべきマイクロ命令のイアドレスを様々に設定
できる。従って、マイクロ命令に含ませる次々マイクロ
命令アドレスの数を減らすことができ、マイクロ命令を
格納する制御記憶装置の記憶容量の低減が可能となる。
【図１】本発明によるマイクロプログラム制御装置の一
例を示すブロック図である。
例を示すブロック図である。
【図２】図１のマイクロプログラム制御装置で制御する
マイクロ命令の構成を示す図である。
マイクロ命令の構成を示す図である。
【図３】図２のマイクロ命令に含まれるマイクロ命令ア
ドレスの構成を示す図である。
ドレスの構成を示す図である。
【図４】プログラムの分岐を説明するための図である。
【図５】プログラムの４方向分岐後に可能な分岐の形を
示す図である。
示す図である。
【図６】従来のマイクロプログラム制御装置の一例を示
すブロック図である。
すブロック図である。
【図７】図７のマイクロプログラム制御装置で制御する
マイクロ命令の構成を示す図である。
マイクロ命令の構成を示す図である。
１ マイクロ命令格納手段
２ 次マイクロ命令アドレス格納手段３ 制御記憶
装置 ４ 分岐手段 ５ 次々マイクロ命令アドレス選択手段６ 次々マ
イクロ命令アドレス修飾手段７ 制御記憶機能 ８ バンク切換機能
装置 ４ 分岐手段 ５ 次々マイクロ命令アドレス選択手段６ 次々マ
イクロ命令アドレス修飾手段７ 制御記憶機能 ８ バンク切換機能
Claims (3)
- 【請求項１】現在制御実行中のマイクロ命令の２ステッ
プ後に実行すべきマイクロ命令のアドレスの全部または
一部を記述する一つまたは複数の次々マイクロ命令アド
レスフィールドと、分岐の種別を記述する分岐種別フィ
ールドと、分岐条件を選択するための情報を記述する分
岐条件選択フィールドと、次々マイクロ命令アドレスを
修飾するか否かを選択するための情報を記述するアドレ
ス修飾選択フィールドとを含むマイクロ命令を記憶し、
同時に複数の前記マイクロ命令を読み出し、与えられた
分岐情報にもとづいてそのうちの一つを選択して出力す
る制御記憶装置と、この制御記憶装置が出力する前記マ
イクロ命令を現在制御実行中のマイクロ命令として格納
するマイクロ命令格納手段と、現在制御実行中のマイク
ロ命令の次に実行すべきマイクロ命令のアドレスを格納
する次マイクロ命令アドレス格納手段と、前記マイクロ
命令格納手段に格納されたマイクロ命令の前記分岐種別
フィールドおよび前記分岐条件選択フィールドに記述さ
れた情報、ならびに前記次マイクロ命令アドレス格納手
段に格納されたマイクロ命令アドレスの一部または全部
にもとづいて前記分岐情報を出力する分岐手段と、この
分岐手段が出力する前記分岐情報にもとづいて、前記マ
イクロ命令格納手段に格納された前記マイクロ命令の前
記次々マイクロ命令アドレスフィールドに記述されたア
ドレスの一つを選択して出力する次々マイクロ命令アド
レス選択手段と、前記分岐手段が出力する前記分岐情報
と前記マイクロ命令格納手段に格納された前記マイクロ
命令の前記アドレス修飾選択フィールドに記述された情
報とにもとづいて、前記次々マイクロ命令アドレス選択
手段が出力する前記アドレスを修飾する次々マイクロ命
令アドレス修飾手段とを備えたことを特徴とするマイク
ロプログラム制御装置。 - 【請求項２】前記次々マイクロ命令アドレス修飾手段は
、前記次々マイクロ命令アドレス選択手段が出力する前
記アドレスの特定のビットの値を所定の値に設定するこ
とを特徴とする請求項１記載のマイクロプログラム制御
装置。 - 【請求項３】前記制御記憶装置は同時に４つの前記マイ
クロ命令を読み出し、前記マイクロ命令は２つの前記次
々マイクロ命令アドレスフィールドを含むことを特徴と
する請求項１記載のマイクロプログラム制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123098A JPH04328634A (ja) | 1991-04-26 | 1991-04-26 | マイクロプログラム制御装置 |
| US07/872,406 US5297264A (en) | 1991-04-26 | 1992-04-23 | Microprogram-controlled device comprising a control storage device with a small storage capacity |
| FR9205168A FR2675920B1 (fr) | 1991-04-26 | 1992-04-27 | Dispositif commande par microprogramme comprenant un dispositif de memoire de commande de taille reduite. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123098A JPH04328634A (ja) | 1991-04-26 | 1991-04-26 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04328634A true JPH04328634A (ja) | 1992-11-17 |
Family
ID=14852156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123098A Pending JPH04328634A (ja) | 1991-04-26 | 1991-04-26 | マイクロプログラム制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5297264A (ja) |
| JP (1) | JPH04328634A (ja) |
| FR (1) | FR2675920B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104996A (ja) * | 1993-10-05 | 1995-04-21 | Kofu Nippon Denki Kk | マイクロプログラム制御装置 |
| US5471597A (en) * | 1993-12-23 | 1995-11-28 | Unisys Corporation | System and method for executing branch instructions wherein branch target addresses are dynamically selectable under programmer control from writable branch address tables |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239831A (ja) * | 1984-05-15 | 1985-11-28 | Nec Corp | マイクロプログラム制御装置 |
| JPH01169535A (ja) * | 1987-12-24 | 1989-07-04 | Toshiba Corp | マイクロブランチ制御方式 |
| JPH0242536A (ja) * | 1988-08-03 | 1990-02-13 | Hitachi Ltd | 遅延分岐のあるマイクロプログラムのマイクロコード生成方法 |
| JPH0290324A (ja) * | 1988-09-28 | 1990-03-29 | Toshiba Corp | マイクロプログラム制御装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3958227A (en) * | 1974-09-24 | 1976-05-18 | International Business Machines Corporation | Control store system with flexible control word selection |
| JPS5161749A (en) * | 1974-11-26 | 1976-05-28 | Fujitsu Ltd | Deetashorisochino shoriringuseigyohoshiki |
| US4062058A (en) * | 1976-02-13 | 1977-12-06 | The United States Of America As Represented By The Secretary Of The Navy | Next address subprocessor |
| US4155120A (en) * | 1977-12-01 | 1979-05-15 | Burroughs Corporation | Apparatus and method for controlling microinstruction sequencing by selectively inhibiting microinstruction execution |
| US4338661A (en) * | 1979-05-21 | 1982-07-06 | Motorola, Inc. | Conditional branch unit for microprogrammed data processor |
| US4430706A (en) * | 1980-10-27 | 1984-02-07 | Burroughs Corporation | Branch prediction apparatus and method for a data processing system |
| DE3382350D1 (de) * | 1982-11-17 | 1991-08-29 | Nec Corp | Anordnung zum vorabholen von befehlen mit vorhersage einer verzweigungszieladresse. |
| US4764861A (en) * | 1984-02-08 | 1988-08-16 | Nec Corporation | Instruction fpefetching device with prediction of a branch destination for each branch count instruction |
| US5008807A (en) * | 1984-07-05 | 1991-04-16 | Texas Instruments Incorporated | Data processing apparatus with abbreviated jump field |
| EP0215028A4 (en) * | 1985-02-20 | 1987-07-23 | Magellan Corp Australia | MICROPROGRAM CONTROLLER. |
| US4679141A (en) * | 1985-04-29 | 1987-07-07 | International Business Machines Corporation | Pageable branch history table |
-
1991
- 1991-04-26 JP JP3123098A patent/JPH04328634A/ja active Pending
-
1992
- 1992-04-23 US US07/872,406 patent/US5297264A/en not_active Expired - Fee Related
- 1992-04-27 FR FR9205168A patent/FR2675920B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239831A (ja) * | 1984-05-15 | 1985-11-28 | Nec Corp | マイクロプログラム制御装置 |
| JPH01169535A (ja) * | 1987-12-24 | 1989-07-04 | Toshiba Corp | マイクロブランチ制御方式 |
| JPH0242536A (ja) * | 1988-08-03 | 1990-02-13 | Hitachi Ltd | 遅延分岐のあるマイクロプログラムのマイクロコード生成方法 |
| JPH0290324A (ja) * | 1988-09-28 | 1990-03-29 | Toshiba Corp | マイクロプログラム制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2675920B1 (fr) | 1994-12-09 |
| US5297264A (en) | 1994-03-22 |
| FR2675920A1 (fr) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04328634A (ja) | マイクロプログラム制御装置 | |
| US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
| US4336602A (en) | Network for generating modified microcode addresses | |
| JP2564054B2 (ja) | レジスタファイル | |
| JPH0290349A (ja) | 仮想記憶システムのアドレス空間制御装置 | |
| US6772271B2 (en) | Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory | |
| US5600842A (en) | Microprogram controller for controlling readout of a microprogram stored in multiple storage areas | |
| JPH01271840A (ja) | マイクロコンピュータ | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JP2523767B2 (ja) | 先行制御装置 | |
| JP3107595B2 (ja) | メモリアクセス制御装置及びメモリアクセス制御方法 | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JPH0619705A (ja) | パイプライン制御方式 | |
| JPS6373332A (ja) | マイクロプログラム制御方式 | |
| JPH01211031A (ja) | マイクロプログラム制御装置 | |
| JPH02208726A (ja) | マイクロプログラム制御装置 | |
| JPH01241644A (ja) | マイクロコンピュータ制御回路 | |
| JPH03201131A (ja) | ループ命令処理方式 | |
| JPH01205227A (ja) | マイクロプログラム制御装置 | |
| JPH02100132A (ja) | マイクロプログラム制御装置 | |
| JPH01267751A (ja) | プログラム遷移方式 | |
| JPS61237136A (ja) | レジスタ制御方式 | |
| JPH04317130A (ja) | 分岐命令処理装置 | |
| JPH0198023A (ja) | 条件付きサブルーチン呼出し方式 | |
| JPH02110631A (ja) | マイクロプログラム制御方法 |