JPH05181982A - 大規模集積回路装置 - Google Patents

大規模集積回路装置

Info

Publication number
JPH05181982A
JPH05181982A JP3360200A JP36020091A JPH05181982A JP H05181982 A JPH05181982 A JP H05181982A JP 3360200 A JP3360200 A JP 3360200A JP 36020091 A JP36020091 A JP 36020091A JP H05181982 A JPH05181982 A JP H05181982A
Authority
JP
Japan
Prior art keywords
signal
output
bus
data
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3360200A
Other languages
English (en)
Inventor
Seiichi Amagasaki
誠一 尼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP3360200A priority Critical patent/JPH05181982A/ja
Priority to US07/994,310 priority patent/US5291080A/en
Publication of JPH05181982A publication Critical patent/JPH05181982A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】 消費電力の低減を図った大規模集積回路装置
を提供すること。 【構成】 システムバス上のアドレスバスからのアドレ
ス信号をデコードし結果を出力するアドレス信号デコー
ド回路と、このアドレス信号デコード回路の出力信号で
ある内部デバイスセレクト信号６１１と，データライト
信号２２１又はデータリード信号２３１の入力により，
データの入出力コントロールである出力コントロール信
号３１１，プルアップコントロール信号３２１及び入力
コントロール信号３３１を出力するバスコントロール回
路２と、このバスコントロール回路２の出力信号である
出力コントロール信号３１１，プルアップコントロール
信号３２１及び入力コントロール信号３３１により、デ
ータの入出力をコントロールする双方向バッファ１１と
３ステートバッファ１２，１３とを、ＬＳＩチップ１内
に有すること。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、情報処理装置等で使用
されている大規模集積回路装置（ＬＳＩ装置）に関し、
特にＬＳＩ内部で消費される消費電力の低減化を図った
大規模集積回路装置に関する。
【０００２】
【従来の技術】従来、この種のＬＳＩ消費電力低減化方
式は余り考えられておらず、システムバス上で動作する
データ信号がすべてＬＳＩチップ内部へ入力され、内部
で必要としている時以外でも動作してしまうため、不必
要な電力が消費されていた。
【０００３】
【発明が解決しようとする課題】上述した従来のＬＳＩ
設計では、システムバス上で動作するデータ信号を、内
部で必要な時にだけ入力させるような制御が成されてお
らず、データのたれ流しの状態である。このため、ハイ
（Ｈ），ロー（Ｌ）の変化によって電力を消費するとい
う傾向があり、特にＬＳＩ設計のほとんどで使用される
プロセスである。ＣＭＯＳ系では、特にその消費電力が
多いために不必要な動作などがあると、無駄な電力が消
費されてしまうという欠点を有している。
【０００４】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに、消費電力の低減を図った大規模集積
回路装置を提供することを、その目的とする。
【０００５】
【課題を解決するための手段】本発明では、システムバ
ス上のアドレスバスからのアドレス信号をデコードし結
果を出力するアドレス信号デコード回路と、このアドレ
ス信号デコード回路の出力信号である内部デバイスセレ
クト信号と，データライト信号又はデータリード信号の
入力により，データの入出力コントロールである出力コ
ントロール信号，プルアップコントロール信号及び入力
コントロール信号を出力するバスコントロール回路と、
このバスコントロール回路の出力信号である出力コント
ロール信号，プルアップコントロール信号及び入力コン
トロール信号により、データの入出力をコントロールす
る双方向バッファと３ステートバッファとを、ＬＳＩチ
ップ内に有する、という構成を採っている。これによっ
て前述した目的を達成しようとするものである。
【０００６】
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。この図１において、符号３はアドレス信号デコ
ード回路であり、システム上のアドレスバス２４１から
アドレス信号を入力し、それぞれのデコード条件により
デバイスＡセレクト信号４１１，デバイスＢセレクト信
号４２１，デバイスＣセレクト信号４３１を出力する。
また、デバイスセレクト信号６１１は、内部デバイスが
デコードされることにより出力する。符号２はバスコン
トロール回路であり、アドレス信号デコード回路３の出
力信号６１１とデータライト信号２２１により、３ステ
ートバッファ１３の制御信号である入力コントロール信
号３３１とＬＳＩ内部データライト信号５１１を作成す
る。
【０００７】アドレス信号デコード回路３の出力信号６
１１とデータリード信号２３１により、双方向バッファ
１１の制御信号である出力コントロール信号３１１とＬ
ＳＩ内部データリード信号５２１を作成する。さらに、
入力コントロール信号３３１及び出力コントロール信号
３１１のどちらも出力しない場合は、プルアップコント
ロール信号３２１を作成する。２１はＬＳＩ内部デバイ
スＡであり、アドレス信号デコード回路３の出力信号４
１１とバスコントロール回路２の出力信号５２１によ
り、データをＬＳＩ内部データバス１１１上へ出力す
る。アドレス信号デコード回路３の出力信号４１１とバ
スコントロール回路２の出力信号５１１により、データ
をＬＳＩ内部データバス１１１上から受け取る。
【０００８】符号２２はＬＳＩ内部デバイスＢであり、
アドレス信号デコード回路３の出力信号４２１とバスコ
ントロール回路２の出力信号５２１により、データをＬ
ＳＩ内部データバス１１１上へ出力する。また、アドレ
ス信号デコード回路３の出力信号４２１とバスコントロ
ール回路２の出力信号５１１により、データをＬＳＩ内
部データバス１１１上から受け取る。符号２３はＬＳＩ
内部デバイスＣであり、アドレス信号デコード回路３の
出力信号４３１とバスコントロール回路２の出力信号５
２１により、データをＬＳＩ内部データバス１１１上へ
出力する。また、アドレス信号デコード回路３の出力信
号４３１とバスコントロール回路２の出力信号５１１に
より、データをＬＳＩ内部データバス１１１上から受け
取る。
【０００９】符号１１は双方向バッファであり、デバイ
スＡ〜ＣからＬＳＩ内部データバス１１１上へ出力され
たデータを、出力コントロール信号３１１により、ＬＳ
Ｉチップ１外部のシステム上のデータバス２１１上へ出
力する。符号１２は３ステートバッファであり、プルア
ップコントロール信号３２１によりハイレベル“１”の
信号をＬＳＩ内部データバス１１１上へ出力する。符号
１３は３ステートバッファであり、ＬＳＩチップ１外部
のシステム上のデータバス２１１から入力されたデータ
を双方向バッファ１１を介し、入力コントロール信号３
３１により、ＬＳＩ内部データバス１１１上へ出力す
る。
【００１０】次に、符号２１のデバイスＡの動作を例
に、入出力コントロールを具体的に説明する。
【００１１】．入力コントロールについて、システム
上のアドレスバス２４１からデバイスＡ２１をセレクト
するための、アドレス信号がＬＳＩチップ１の内部にあ
るアドレス信号デコード回路３に入ると、デバイスＡセ
レクト信号４１１と内部デバイスセレクト信号６１１を
出力する。アドレス信号デコード回路３の出力信号であ
る内部デバイスセレクト信号６１１と、データライト信
号２２１により、バスコントロール回路２からＬＳＩ内
部データライト信号５１１と入力コントロール信号３３
１を出力する。システム上のデータバス２１１から入力
されたデータは、双方向バッファ１１を介し、３ステー
トバッファ１３を前記バスコントロール回路２の出力信
号である入力コントロール信号３３１により、３ステー
トバッファ１３を介してデータがＬＳＩ内部データバス
１１１上へ入力できるようにコントロールする。デバイ
スＡ２１は、前記バスコントロール回路２の出力信号で
あるＬＳＩ内部データライト信号５１１により、ＬＳＩ
内部データバス１１１上のデータをデバイスＡ２１内へ
入力する。
【００１２】．出力コントロールについて、システム
上のアドレスバス２４１からデバイスＡ２１をセレクト
するための、アドレス信号がＬＳＩチップ１の内部にあ
るアドレス信号デコード回路３に入ると、デバイスＡセ
レクト信号４１１と内部デバイスセレクト信号６１１を
出力する。前記アドレス信号デコード回路３の出力信号
である内部デバイスセレクト信号６１１と、データリー
ド信号２３１により、バスコントロール回路２からＬＳ
Ｉ内部データリード信号５２１と出力コントロール信号
３１１を出力する。
【００１３】デバイスＡ２１は、前記バスコントロール
回路２の出力信号であるＬＳＩ内部データリード信号５
２１により、ＬＳＩ内部データバス１１１上へデータを
出力する。ＬＳＩ内部データバス１１１上のデータは、
前記バスコントロール回路２の出力信号であるＬＳＩ内
部データリード信号３１１により、ＬＳＩ内部データバ
ス１１１上のデータを、前記バスコントロール回路２の
出力信号である入力コントロール信号３１１により、双
方向バッファ１１を介してデータがＬＳＩ内部データバ
ス１１１からＬＳＩチップ１外に出力できるようにコン
トロールする。
【００１４】，以外の場合では、システム上のデー
タバス２１１からは何も入力されず、またデバイスＡ〜
Ｃからもデータが出力されないため、ＬＳＩ内部データ
バス１１１上はフローティング状態となる。このため、
ＬＳＩ内部データバス１１１上を確定したレベルにする
ために、前記バスコントロール回路２の出力信号である
プルアップコントロール信号３２１により３ステートバ
ッファ１２を介して、ハイレベル“１”の信号をＬＳＩ
内部データバス１１１上へ入力する。
【００１５】このように、ＬＳＩ内部で必要としている
時以外では、システム上のデータバス２１１からはＬＳ
Ｉチップ内部へデータが入って来ないようにコントロー
ルすることによりＬＳＩ内部の不必要な電力消費を低減
することが可能となる。
【００１６】
【発明の効果】以上のように本発明によると、内部デバ
イスのデータの入出力を、必要なときにだけ行うように
コントロールしたので、ＬＳＩ内部の不必要な動作をな
くすことができ、これがため消費電力を有効に低減し得
るという従来にない優れた大規模集積回路装置を提供す
ることができる。
【図面の簡単な説明】
【図１】本発明における一実施例を示すＬＳＩ内部構造
のブロック図である。
【符号の説明】
１ ＬＳＩチップ ２ バスコントロール回路 ３ デコード回路 １１ 双方向バッファ １２，１３ ３ステートバッファ ２１ デバイスＡ ２２ デバイスＢ ２３ デバイスＣ １１１ ＬＳＩ内部データバス ２１１ システム上のデータバス ２２１ データライト信号 ２３１ データリード信号 ２４１ システム上のアドレスバス ３１１ 出力コントロール信号 ３２１ プルアップコントロール信号 ３３１ 入力コントロール信号 ４１１ デバイスＡセレクト信号 ４２１ デバイスＢセレクト信号 ４３１ デバイスＣセレクト信号 ５１１ ＬＳＩ内部データライト信号 ５２１ ＬＳＩ内部データリード信号 ６１１ 内部デバイスセレクト信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 システムバス上のアドレスバスからのア
    ドレス信号をデコードし結果を出力するアドレス信号デ
    コード回路と、このアドレス信号デコード回路の出力信
    号である内部デバイスセレクト信号と，データライト信
    号又はデータリード信号の入力により，データの入出力
    コントロールである出力コントロール信号，プルアップ
    コントロール信号及び入力コントロール信号を出力する
    バスコントロール回路と、このバスコントロール回路の
    出力信号である出力コントロール信号，プルアップコン
    トロール信号及び入力コントロール信号により、データ
    の入出力をコントロールする双方向バッファと３ステー
    トバッファとを、ＬＳＩチップ内に有することを特徴と
    する大規模集積回路装置。
JP3360200A 1991-12-27 1991-12-27 大規模集積回路装置 Pending JPH05181982A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3360200A JPH05181982A (ja) 1991-12-27 1991-12-27 大規模集積回路装置
US07/994,310 US5291080A (en) 1991-12-27 1992-12-21 Integrated circuit device having tristate input buffer for reducing internal power use

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3360200A JPH05181982A (ja) 1991-12-27 1991-12-27 大規模集積回路装置

Publications (1)

Publication Number Publication Date
JPH05181982A true JPH05181982A (ja) 1993-07-23

Family

ID=18468340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3360200A Pending JPH05181982A (ja) 1991-12-27 1991-12-27 大規模集積回路装置

Country Status (2)

Country Link
US (1) US5291080A (ja)
JP (1) JPH05181982A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502824A (en) * 1992-12-28 1996-03-26 Ncr Corporation Peripheral component interconnect "always on" protocol
US5510740A (en) * 1993-04-21 1996-04-23 Intel Corporation Method for synchronizing clocks upon reset
US5466975A (en) * 1993-08-13 1995-11-14 The Whitaker Corporation Switched termination for bus tap-off line
US5410268A (en) * 1993-09-08 1995-04-25 Advanced Micro Devices, Inc. Latching zero-power sense amplifier with cascode
JPH07271490A (ja) * 1994-03-31 1995-10-20 Casio Comput Co Ltd バス入出力回路
US5450356A (en) * 1994-10-25 1995-09-12 At&T Corp. Programmable pull-up buffer
JP3567601B2 (ja) * 1995-03-30 2004-09-22 セイコーエプソン株式会社 入出力バッファ回路及び出力バッファ回路
GB2304244B (en) * 1995-08-10 2000-01-26 Advanced Risc Mach Ltd Data processing system signal receiving buffers
US5777505A (en) * 1996-01-25 1998-07-07 The Boeing Company Low-power crosspoint switch
US5907562A (en) * 1996-07-31 1999-05-25 Nokia Mobile Phones Limited Testable integrated circuit with reduced power dissipation
JP3372865B2 (ja) * 1998-04-07 2003-02-04 日本電気株式会社 バス構成方式およびバス信号分配方法並びに半導体集積回路
EP0982665A3 (en) * 1998-08-21 2004-02-04 Matsushita Electronics Corporation A bus system and a master device that stabilizes bus electric potential during non-access periods
US7069363B1 (en) * 2001-02-27 2006-06-27 Lsi Logic Corporation On-chip bus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5193204A (en) * 1984-03-06 1993-03-09 Codex Corporation Processor interface circuitry for effecting data transfers between processors
US4703198A (en) * 1986-07-07 1987-10-27 Ford Motor Company Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer
US5056015A (en) * 1988-03-23 1991-10-08 Du Pont Pixel Systems Limited Architectures for serial or parallel loading of writable control store
US4987319A (en) * 1988-09-08 1991-01-22 Kawasaki Steel Corporation Programmable input/output circuit and programmable logic device
US4894558A (en) * 1988-10-11 1990-01-16 Nec Electronics Inc. Power saving input buffer for use with a gate array
US5017813A (en) * 1990-05-11 1991-05-21 Actel Corporation Input/output module with latches
US5107148A (en) * 1991-04-12 1992-04-21 Motorola, Inc. Bidirectional buffer having tri-state buffers for circuit isolation
JPH0535668A (ja) * 1991-07-30 1993-02-12 Toshiba Corp 信号処理装置

Also Published As

Publication number Publication date
US5291080A (en) 1994-03-01

Similar Documents

Publication Publication Date Title
JPH05181982A (ja) 大規模集積回路装置
JPH0527285B2 (ja)
JPH0342732A (ja) 半導体集積回路
JP2504837B2 (ja) 半導体集積回路装置
JPH0535375A (ja) Ｌｓｉの低消費電力装置
JP2924512B2 (ja) マイクロコンピュータ
JP3015460B2 (ja) 半導体集積回路
JPH05173876A (ja) 増設メモリボード
JPH03152649A (ja) プロセッサのバスインタフェース回路
JPH02263222A (ja) ディジタル・シグナル・プロセッサーのリセット入力方式
KR19990040389A (ko) 버스 장치
JPS59157895A (ja) リ−ドオンリ−メモリを内蔵する集積回路装置
KR20050009537A (ko) 양방향 게이팅 구조를 가지는 저전력 레지스터 모듈
JPH06202865A (ja) メモリマップドレジスタ制御回路
JPH0635839A (ja) システムコントローラ
JPS6362065A (ja) デ−タ転送制御方式
JPH02309442A (ja) マイクロプロセッサ
KR20010105834A (ko) 양방향 포트 제어 회로
JPH06236338A (ja) データ入出力処理装置
JPH0784988A (ja) アドレス出力装置
JPH04139548A (ja) 信号制御回路
JPH084222B2 (ja) 集積回路装置
JPS61109154A (ja) 固定デ−タ・レジスタのエラ−検出方式
JPH04213717A (ja) 入力制御回路
JPH0561581A (ja) 入出力回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000224