JPH0518287B2

JPH0518287B2 -

Info

Publication number: JPH0518287B2
Application number: JP58188741A
Authority: JP
Inventors: Junichi Hikita; Kenzo Tsun
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1983-10-09
Filing date: 1983-10-09
Publication date: 1993-03-11
Also published as: JPS6080304A

Description

【発明の詳細な説明】この発明は増幅回路に係り、特に、差動増幅器
の入力部にバツフア回路を設置した増幅回路の電
源遮断後の再投入時の過渡信号の発生防止に関す
る。

第１図はこの種の増幅回路を示している。信号
源としてのホール素子２が発生する各差動出力
は、バツフア回路４及び抵抗６、バツフア回路８
及びコンデンサ１０を個別に介して差動増幅器１
２に入力されている。入力部に設置されるバツフ
ア回路４，８は、ホール素子２が発生する差動出
力に、差動増幅器１２側の影響を及ぼさないため
に設置されている。また、抵抗６は、差動増幅器
１２に入出力直流電位を等しくするためのオフセ
ツト防止用抵抗であり、コンデンサ１０は直流遮
断用コンデンサである。即ち、ホール素子２は、
モーター等の回転検出に用いられ、その使用法
は、差動増幅器１２でその検出出力を増幅した
後、コンパレータ等に入力されてパルス波形に変
換されることが多い。このとき、コンパレータの
スレシユホールドレベルを決定するためには、差
動増幅器１２の出力電位が定まつている必要があ
る。そこで、差動増幅器１２で不要なオフセツト
を発生させないための手段としてオフセツト防止
抵抗６が用いられている。

また、バツフア回路４の出力電位をV_Bとする
と、この出力電位V_Bはバツフア回路４及び抵抗
６を介してトランジスタ１４，１６のベースに設
定されており、そのため、トランジスタ１４，１
６のベース電圧と等しくなつている。また、抵抗
６の抵抗値をR₆、帰還抵抗３２の抵抗値をR₃₂と
する。このとき、各トランジスタ１４，１６のコ
レクタに接続されたカレントミラー回路により、
各トランジスタ１４，１６のコレクタ電流は等し
いため、そのベース・エミツタ間電圧もほぼ等し
く、その値は共にV_Fであり、かつベース電流I_Bも
同様の理由でほぼ等しくなる。そこで、出力端子
３６の電圧V₀は、 V₀＝V_B−I_B×R₆−V_F＋V_F＋I_B×R₃₂ …(1) となり、ここで、R₆＝R₃₂とすると、 V₀＝V_B …(2) となり、入出力直流電位が抵抗６によつて等しく
なるのである。

差動増幅器１２は、トランジスタ１４，１６，
１８，２０，２２，２４、ダイオード２６，２
８、定電流源３０及び抵抗３２で直流全帰還増幅
器を構成しており、帰還抵抗３２と前記抵抗６と
は等しい抵抗値に設定されている。即ち、抵抗６
及び帰還抵抗３２の各抵抗値を等しくするのは、
後述の式(3)を成立させるためである。そして、各
トランジスタ２０，２４のベースには定電流源３
０及びダイオード２８により一定の直流バイアス
が与えられ、その増幅出力は出力端子３６から取
出すことができる。

また、この増幅回路にはバツテリ等の電源３８
が電源スイツチ４０を介して与えられ、電源ライ
ンと基準電位点との間には、リツプル等による電
圧変動を抑制するコンデンサ４２が設置されてい
る。

このような増幅回路において、電源スイツチ４
０が開かれ、電源が遮断された場合においても、
コンデンサ４２に充電電荷が残留するため、コン
デンサ４２の端子電圧がその放電によつて低下し
ていくと、トランジスタ１４，１６がトランジス
タ１８，２２及びダイオード２６によつて飽和状
態になり、各トランジスタ１４，１６のベース電
流I_Bが増加し、この電圧I_Bと抵抗６の抵抗値R₆と
の積で与えられる電圧降下（＝R₆・I_B）が増加す
るため、コンデンサ１０が充電され、その充電電
荷が維持される。

トランジスタ１４，１６が飽和するのは、次の
理由による。即ち、電源電圧をV_cc、トランジス
タ２２のベース・エミツタ間電圧をV_Fとすると、
トランジスタ１４のコレクタには、トランジスタ
２２のベースからV_cc−V_Fの電圧が与えられる。
トランジスタ１６のコレクタも同様にトランジス
タ１８のベース若しくはダイオード２６のカソー
ド側でV_cc−V_Fの電圧が与えられている。一方、
バツフア回路４の出力電位として等しいトランジ
スタ１４，１６のベース電圧V_Bは、電圧V_ccの1/
２の電圧値に設定されているので、トランジスタ
１４，１６の飽和電圧をVsatとすると、 V_B−V_F＋Vsat＝V_cc−V_F ……(3) となる。

この式(3)は、トランジスタ１４が飽和状態にあ
るときのコレクタ電位を表す式である。即ち、ト
ランジスタ１４のベース電位をV_B、ベース・エ
ミツタ間電圧をV_Fとすると、エミツタ電位は、
V_B−V_Fとなり、また、トランジスタ１４が飽和
状態の場合、コレクタ・エミツタ間電圧V_CEはト
ランジスタ１４の飽和電圧V_satであるから、トラ
ンジスタ１４のコレクタ電位は、（V_B−V_F＋
V_sat）となり、これが式(3)の左辺となる。

また、式(3)は、トランジスタ２２のベース電位
を表す式でもある。即ち、エミツタ電位が電源電
圧V_ccであるから、エミツタ・ベース間電圧をV_F
とすると、ベース電位は、（V_cc−V_F）となり、
これが式(3)の右辺となる。

これら（V_B−V_F＋V_sat）と、（V_cc−V_F）とが
等しいとき、トランジスタ１４が飽和することに
なるので、式(3)が成立する。この式(3)を整理すれ
ば、 V_cc＝V_B＋Vsat ……(4) となる。したがつて、式(4)から明らかなように、
電源電圧V_ccが（V_B＋Vsat）の値まで低下すると
き、トランジスタ１４，１６が飽和状態に移行す
ることになる。

また、トランジスタ１４，１６が飽和すると、
ベース電流が増加するのは、次の理由による。即
ち、エミツタ電流I_Eを一定にしてトランジスタ１
４，１６が駆動しているとき、コレクタ−エミツ
タ間電圧V_CEを小さくして行くと、電流増幅率β
が減少する。そして、トランジスタが飽和領域に
入ると、電流増幅率βが極端に小さくなるが、エ
ミツタ電流を一定にしているため、ベース電流I_B
が増加することになる。

このベース電流I_Bの増加現象をトランジスタの
一般的な静特性曲線を参照して説明すると、第６
図はトランジスタの一般的な静特性曲線であり、
縦軸はコレクタ電流Ic、横軸はコレクタ・エミツ
タ間電長圧V_CEであり、各特性曲線において、ベ
ース電流V_B＝I_B1，I_B2，I_B3，I_B4はそれぞれ一定で
あり、その大小関係は、I_B1＜I_B2＜I_B3＜I_B4であ
る。

また、縦軸にエミツタ電流I_Eを取ると、I_E＝I_c
＋I_Bであるから、各特性曲線にベース電流I_B分を
加えて曲線を描くと、第７図に示す特性曲線とな
る。

ここで、トランジスタ１４，１６のエミツタ電
流I_Eは定電流源となつているので、第７図におい
て、I_E＝一定とした直線上で、ベース・エミツタ
間電圧V_CEを０に近づけていく過程でのベース電
流I_Bの変化を見ると、第８図に示すようになる。
つまり、トランジスタが飽和状態に近づけば、ベ
ース電流I_Bが増加することになる。これがトラン
ジスタ１４，１６の飽和とベース電流I_Bの増加の
関係である。

そして、トランジスタ１４のベース電圧は、バ
ツフア回路４によつて、ホール素子２の出力電圧
と等しい電圧が抵抗６を介して与えられている。
この場合、バツフア回路４，８は、第５図に示す
ように、エミツタを共通化したトランジスタ３
９，４１からなる差動対に動作電流を流す定電流
源４３が接続されているとともに、トランジスタ
３９，４１のコレクタ側にダイオード４７及びト
ランジスタ４９からなるカレントミラー回路が接
続された差動増幅器であつて、トランジスタ４１
のベース・コレクタ間を結合した全帰還増幅器が
構成されている。入力端子５１には、ホール素子
２の出力が加えられ、出力端子５３から取り出さ
れる出力は差動増幅器１２に入力される。

また、差動増幅器１２側には交流的な帰還はな
く、高い周波数では差動増幅器１２が持つ利得で
増幅が行なわれている。この動作を第９図のＡ及
びＢに示すモデルを参照して説明する。第９図の
Ａにおいて、入力端子ａ，ｂはバツフア出力に接
続されているため、非常に低インピーダンスであ
る。また、これを交流的に見ると、入力端子ｂ側
のコンデンサのインピーダンスは０に近くなるの
で、交流等価回路は、第９図のＢで表される。即
ち、コンデンサのインピーダンスが０と見做せる
高い周波数の交流信号は、差動増幅器１２の持つ
所謂裸利得分だけで増幅されることになる。

そして、コンデンサ１０の充電動作は次の通り
である。式(4)に示すように、V_cc＝V_B＋Vsatとな
ると、トランジスタ１４，１６が飽和状態とな
り、それぞれのベース電流I_Bが増加する。このた
め、トランジスタ１４のベース電位は、（V_B−I_B
×R₆）となる。差動増幅器１２には直流全帰還
が付与されているので、トランジスタ１４とトラ
ンジスタ１６のベース電位も（V_B−I_B×R₆）と
なる。バツフア回路４，８の出力電位は、ホール
素子２の出力電位をそのまま出力し、V_Bにほぼ
等しい。つまり、コンデンサ１０の両端には｜（V_B−I_B×R₆）−V_B｜＝I_BR₆ ……(5) の電圧が発生し、この電圧でコンデンサ１０が充
電されることになる。

そこで、トランジスタ１４，１５が飽和状態と
なり、コンデンサ１０が充電されてその電荷が維
持された状態においては、電源スイツチ４０が再
び投入されると、その投入時、差動増幅器１２の
帰還系統の電位の方が低いため、コンデンサ１０
の電荷が放電状態になり、この直流電位の変動が
出力端子３６に発生し、これは過渡信号として発
生し、誤出力原因となる。

そこで、この発明は、直流遮断用コンデンサの
誤充電を阻止して、電源遮断の後、再投入時にお
ける過渡信号の発生を防止した増幅回路の提供を
目的とする。

即ち、この発明の増幅回路は、交叉磁界に応じ
たホール出力を発生するホール素子２と、このホ
ール素子の各出力端子に個別に接続されて前記ホ
ール出力を受けるとともにインピーダンス変換
し、前記ホール出力を直流的に等電位化して取り
出す第１及び第２のバツフア回路４，８と、エミ
ツタを共通にした第１及び第２のトランジスタ１
４，１６からなる差動対が設置され、前記第１の
トランジスタのベースに前記第１のバツフア回路
を通して得られた前記ホール出力が第１の抵抗６
を介してベースに加えられ、前記差動対の前記第
２のトランジスタのベースに前記第２のバツフア
回路を通して得られた前記ホール出力がコンデン
サ１０を介してベースに加えられるとともに、前
記第１のトランジスタのコレクタ側に得られる差
動出力が第３のトランジスタ２２及び第２の抵抗
３２全帰還される直流全帰還型の差動増幅器１２
と、定電流を発生する定電流源３０と、この定電
流源が発生した前記定電流をダイオード２８で受
けるとともに、その定電流を前記差動増幅器の前
記第１及び第２のトランジスタのエミツタ側に設
置された第４のトランジスタ２０を通じて前記差
動増幅器に動作電流を流すとともに、前記第３の
トランジスタに第５のトランジスタ２４を以て動
作電流を流すカレントミラー回路と、電源の供給
によつて充電されるコンデンサ４２と、このコン
デンサの充電電圧が分圧回路（抵抗４８，５０）
を通してベースに加えられる第６のトランジスタ
４７を備え、電源電圧が前記第１及び第２のトラ
ンジスタを飽和させない値であるときには前記第
６のトランジスタを導通状態にし、前記電源電圧
が前記第１及び第２のトランジスタを飽和させる
値のときには前記第６のトランジスタを遮断状態
にすることにより前記電源の減電状態を検出する
減電圧検出回路４４と、前記減電圧検出回路が前
記減電状態を検出したとき、前記差動増幅器に供
給されるべき前記定電流を遮断するスイツチ（４
６又は４５）とを備えてなるものである。

以下、この発明を図面に示した実施例を参照し
て詳細に説明する。

第２図はこの発明の増幅回路の実施例を示し、
第１図の増幅回路と同一部分には同一符号を付し
てある。図において、信号源として交叉磁界に応
じたホール出力を発生するホール素子２が設置さ
れ、ホール素子２の各出力端子に個別に接続され
て各ホール出力を受ける第１及び第２のバツフア
回路は、直流的に等電位のホール素子２の差動出
力をそれぞれインピーダンス変換するものであ
り、その出力は直流的に等電位の差動出力となる
ように構成する。

また、差動増幅器１２は、第１及び第２のトラ
ンジスタ１４，１６からなる差動対に能動負荷と
してトランジスタ１８及びダイオード２６からな
るカレントミラー回路を設置し、トランジスタ１
４のコレクタから取り出される出力が第３のトラ
ンジスタを成すトランジスタ２２及び第２の抵抗
３２を通じてトランジスタ１６のベース側に全帰
還されているとともに、一方のバツフア回路４の
出力を第１の抵抗６を介して直流的に直結してト
ランジスタ１４のベースに入力し、他方のバツフ
ア回路８の出力をコンデンサ１０を介して交流的
に結合してトランジスタ１６のベースに入力して
いることから、直流全帰還型交流差動増幅器を構
成している。この差動増幅器１２において、抵抗
６及び抵抗３２の各抵抗値は、等しい値に設定す
る。

そして、差動増幅器１２に対して動作電流を流
すための定電流源３０が設置され、この定電流源
３０が発生した定電流は、ダイオード２８、第４
のトランジスタ２０及び第５のトランジスタ２４
からなるカレントミラー回路に供給され、そのト
ランジスタ２０を以てトランジスタ１４，１６の
差動対に定電流によつて動作電流が供給され、ト
ランジスタ２２のコレクタ側から定電流を以て動
作電流がトランジスタ２４に引き込まれる。

この増幅回路において、電源３８から与えられ
る電源電圧の減電圧を検出する減電圧検出回路４
４が設置されているとともに、差動増幅器１２に
動作電流を流すカレントミラー回路のダイオード
２８の端子間に、前記減電圧検出回路４４の出力
に応動して差動増幅器１２の増幅動作を強制的に
停止させる動作停止回路としてスイツチ４６が設
置されている。

減電圧検出回路４４は、差動増幅器１２に加え
られる電源電圧Vccが電源スイツチ４０を開くこ
とにより低下する場合等の減電圧状態を検出し、
例えば、電源電圧が低下して差動増幅器１２のト
ランジスタ１４，１６が飽和し始めるときを検出
し、その検出出力を発生する。スイツチ４６には
この減電圧検出回路４４が発生する検出出力が、
スイツチング制御出力として加えられて閉じるよ
うなトランジスタその他の電子スイツチで構成す
る。

このように構成すれば、減電圧検出回路４４の
電源電圧の検出に基づき、その減電圧時、スイツ
チ４６を閉じてトランジスタ１４，１６への動作
電流の供給を遮断して差動増幅器１２の動作を強
制的に停止状態に制御し、従来のような飽和状態
への移行を防止することができる。この結果、電
源遮断時のコンデンサ１０の誤充電を阻止し、電
源スイツチ４０の再投入による電位変動が防止で
き、過渡信号の発生を防止できる。なお、スイツ
チ４６は、差動増幅器１２が直流全帰還能力を回
復した時に開くものとする。

第３図は前記スイツチ４０の具体的な回路構成
例を示し、第２図の増幅回路と共通部分には同一
符号を付してある。減電圧検出回路４４は、第６
のトランジスタ４７、電源電圧の分圧回路を成す
抵抗４８，５０とともに抵抗５２で構成され、電
源スイツチ４０が開かれた時等の減電圧状態を検
出する。また、スイツチ４６はスイツチング素子
として設置されたトランジスタ５４で構成され、
そのベースには減電圧検出回路４４のトランジス
タ４７のコレクタからスイツチング制御入力が与
えられている。

このような構成によれば、電源スイツチ４０が
閉じて差動増幅器１２に与えられる電源電圧Vcc
が正常値である場合には、減電圧検出回路４４の
トランジスタ４７はそのベース電位がスレツシユ
ホールドレベルを越えるため、導通状態となり、
トランジスタ４７は、そのベース電位が低下する
ため、不導通状態になる。このため、電源電圧
Vccが正常値を維持している場合には、差動増幅
器１２は定常状態となる。

また、電源スイツチ４０が開かれ、コンデンサ
４２の端子電圧によつて電源電圧が低下してトラ
ンジスタ１４，１６が飽和状態になる時に、減電
圧検出回路４４のトランジスタ４７がその減電圧
を検出して不導通状態になり、トランジスタ５４
が導通状態になる回路条件を設定する。

このようにすれば、電源の投入・遮断時の減電
圧時、定常状態における減電圧時を検出して差動
増幅器１２の動作を制御することができる。即
ち、電源の遮断時、トランジスタ５４の導通状態
により、電源の遮断後トランジスタ１４，１６が
飽和に向かうとき、差動増幅器１２を停止させる
ので、トランジスタ１４，１６の飽和によるコン
デンサ１０の誤充電を阻止することができ、電源
の再投入時の電位変動による過渡信号の発生を防
止できる。しかも、減電圧検出回路４４及びスイ
ツチ４６の各回路は、バツフア回路４，８及び差
動増幅器１２とともに、半導体集積回路で共通の
基板上に形成することができる。

また、第４図はこの発明の増幅回路の他の実施
例を示し、第２図の増幅回路と共通部分には同
一、符号を付してある。この実施例の増幅回路
は、トランジスタ１４，１６の共通のエミツタと
トランジスタ２０のコレクタとの間にトランジス
タ２０を通して流れる動作電流を遮断するスイツ
チ４５を設置し、第２図に示すスイツチ４６の操
作とは反対に減電圧検出回路４４の検出出力に応
動させて開閉するようにしたものである。このよ
うに構成しても、電源の遮断時、差動増幅器１２
の動作を停止させ、トランジスタ１４，１６の飽
和によるコンデンサ１０の誤充電を阻止すること
ができる。

なお、各実施例では信号源としてホール素子を
例にとり、そのホール素子が発生する差動出力を
増幅する増幅回路として構成したが、この発明の
増幅回路はホール素子以外の信号源が発生する差
動出力を増幅する場合にも適用して同様の効果が
期待できる。

以上説明したように、この発明によれば、電源
の遮断時、差動増幅器の動作を停止させるととも
に、直流遮断用コンデンサの誤充電を阻止したの
で、電源の再投入時の直流電位の変動を抑制で
き、電源遮断後再投入時の過渡信号の発生を確実
に防止できる。

【図面の簡単な説明】

第１図は従来の増幅回路を示す回路図、第２図
はこの発明の増幅回路の実施例を示す回路図、第
３図はその具体的な回路構成例を示す回路図、第
４図はこの発明の増幅回路の他の実施例を示す回
路図、第５図は第１図ないし第４図に示す増幅回
路においてバツフア回路の具体的な構成例を示す
回路図、第６図はトランジスタの静特性（I_C−
V_CE）曲線を示す図、第７図はトランジスタの静
特性（I_E−V_CE）曲線を示す図、第８図はトラン
ジスタのベース電流特性（I_B−V_CE）を示す図、
第９図は差動増幅器の等価回路を示す回路図であ
る。２……ホール素子、４……第１のバツフア回
路、６……第１の抵抗、８……第２のバツフア回
路、１０……コンデンサ、１２……差動増幅器、
１４……第１のトランジスタ、１６……第２のト
ランジスタ、２０……第４のトランジスタ、２２
……第３のトランジスタ、２４……第５のトラン
ジスタ、２８……ダイオード、３０……定電流
源、３２……第２の抵抗、４２……コンデンサ、
４４……減電圧検出回路、４５……スイツチ、４
６……スイツチ、４７……第６のトランジスタ。

Claims

【特許請求の範囲】１交叉磁界に応じたホール出力を発生するホー
ル素子と、このホール素子の各出力端子に個別に接続され
て前記ホール出力を受けるとともにインピーダン
ス変換し、前記ホール出力を直流的に等電位化し
て取り出す第１及び第２のバツフア回路と、エミツタを共通にした第１及び第２のトランジ
スタからなる差動対が設置され、前記第１のトラ
ンジスタのベースに前記第１のバツフア回路を通
して得られた前記ホール出力が第１の抵抗を介し
てベースに加えられ、前記第２のトランジスタの
ベースに前記第２のバツフア回路を通して得られ
た前記ホール出力がコンデンサを介してベースに
加えられるとともに、前記第１のトランジスタの
コレクタ側に得られる差動出力が第３のトランジ
スタ及び第２の抵抗を通して全帰還される差動増
幅器と、定電流を発生する定電流源と、この定電流源が発生した前記定電流をダイオー
ドで受けるとともに、その定電流によつて前記差
動増幅器の前記第１及び第２のトランジスタのエ
ミツタ側に設置された第４のトランジスタを通じ
て前記差動増幅器に動作電流を流すとともに、前
記第３のトランジスタに第５のトランジスタを以
て動作電流を流すカレントミラー回路と、電源の供給によつて充電されるコンデンサと、このコンデンサの充電電圧が分圧回路を通して
ベースに加えられる第６のトランジスタを備え、電源電圧が前記第１及び第２のトランジスタを
飽和させない値であるときには前記第６のトラン
ジスタを導通状態にし、前記電源電圧が前記第１
及び第２のトランジスタを飽和させる値であると
きには前記第６のトランジスタを遮断状態にする
ことにより前記電源の減電状態を検出する減電圧
検出回路と、前記減電圧検出回路が前記減電状態を検出した
とき、前記差動増幅器に供給されるべき前記動作
電流を遮断するスイツチと、を備えてなることを特徴とする増幅回路。