JPH05183971A - システムクロック装置 - Google Patents
システムクロック装置Info
- Publication number
- JPH05183971A JPH05183971A JP4000546A JP54692A JPH05183971A JP H05183971 A JPH05183971 A JP H05183971A JP 4000546 A JP4000546 A JP 4000546A JP 54692 A JP54692 A JP 54692A JP H05183971 A JPH05183971 A JP H05183971A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- system clock
- act
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 複数のクロック信号に対応する制御信号によ
り切り換えを行うシステムクロック装置に関し、クロッ
クの切り換えによるシステムクロックの連続補償を可能
とすることを目的とする。 【構成】 複数のクロックに対応する制御信号（ＡＣＴ
信号）により使用するクロック信号の判定を行なう判定
回路部１と、該判定条件によって複数のクロック信号を
マスクするためのタイミングを作成するタイミング作成
部２と、該タイミングによって複数のクロックをマスク
してクロック信号を切り換えるクロック切換部３と、該
切り換えたクロックによりシステムクロックを作成する
システムクロック作成部４とを有するシステムクロック
装置において、システムクロックを作成する自系、他系
クロックの切換条件を、両系共ＡＣＴ信号がオンもしく
はオフの時は、その状態になる前の状態でシステムクロ
ックを作成するように構成する。
り切り換えを行うシステムクロック装置に関し、クロッ
クの切り換えによるシステムクロックの連続補償を可能
とすることを目的とする。 【構成】 複数のクロックに対応する制御信号（ＡＣＴ
信号）により使用するクロック信号の判定を行なう判定
回路部１と、該判定条件によって複数のクロック信号を
マスクするためのタイミングを作成するタイミング作成
部２と、該タイミングによって複数のクロックをマスク
してクロック信号を切り換えるクロック切換部３と、該
切り換えたクロックによりシステムクロックを作成する
システムクロック作成部４とを有するシステムクロック
装置において、システムクロックを作成する自系、他系
クロックの切換条件を、両系共ＡＣＴ信号がオンもしく
はオフの時は、その状態になる前の状態でシステムクロ
ックを作成するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は複数のクロック信号に対
応する制御信号により切り換えを行うシステムクロック
装置に関する。交換システムにおいては、稼働系（ＡＣ
Ｔ）とスタンバイ系（ＳＢＹ）の両系統により常時切り
換え可能なシステムを構成している。交換システムのシ
ステム構成例を図６に示す。図において、31は稼働系の
中央制御装置（ＣＣ０）、32はスタンバイ系の中央制御
装置（ＣＣ１）、33は稼働系の主記憶装置（ＭＭ０）、
34はスタンバイ系の主記憶装置（ＭＭ１）、35は稼働系
のチャネル制御装置（ＣＨＣ０）、36はスタンバイ系の
チャネル制御装置（ＣＨＣ１）を示す。
応する制御信号により切り換えを行うシステムクロック
装置に関する。交換システムにおいては、稼働系（ＡＣ
Ｔ）とスタンバイ系（ＳＢＹ）の両系統により常時切り
換え可能なシステムを構成している。交換システムのシ
ステム構成例を図６に示す。図において、31は稼働系の
中央制御装置（ＣＣ０）、32はスタンバイ系の中央制御
装置（ＣＣ１）、33は稼働系の主記憶装置（ＭＭ０）、
34はスタンバイ系の主記憶装置（ＭＭ１）、35は稼働系
のチャネル制御装置（ＣＨＣ０）、36はスタンバイ系の
チャネル制御装置（ＣＨＣ１）を示す。
【０００２】稼働系の中央制御装置31は稼働系の主記憶
装置33とチャネル制御装置35を制御すると共に、スタン
バイ系の主記憶装置34とチャネル制御装置36を制御し、
稼働系の中央制御装置31に障害が発生すれば直ちにスタ
ンバイ系の中央制御装置32に切り換え、スタンバイ系の
中央制御装置32は稼働系として主記憶装置33, 34及びチ
ャネル制御装置35, 36を制御する。従って、両系統の中
央制御装置は即時稼働系からスタンバイ系に切り換えら
れるようになっている。
装置33とチャネル制御装置35を制御すると共に、スタン
バイ系の主記憶装置34とチャネル制御装置36を制御し、
稼働系の中央制御装置31に障害が発生すれば直ちにスタ
ンバイ系の中央制御装置32に切り換え、スタンバイ系の
中央制御装置32は稼働系として主記憶装置33, 34及びチ
ャネル制御装置35, 36を制御する。従って、両系統の中
央制御装置は即時稼働系からスタンバイ系に切り換えら
れるようになっている。
【０００３】この場合、基本になるクロック信号CLK0は
稼働系の中央制御装置31に所有し、スタンバイ系の中央
制御装置32にクロック信号CLK1を供給すると共に、シス
テムクロックとして他の主記憶装置33と34及びチャネル
制御装置35と36にも供給している。従って、スタンバイ
系の中央制御装置32にシステムを切り換えた場合、クロ
ック信号も稼働系CLK0からスタンバイ系CLK1に切り換え
られ、システムクロックとして主記憶装置33と34及びチ
ャネル制御装置35と36に供給される。
稼働系の中央制御装置31に所有し、スタンバイ系の中央
制御装置32にクロック信号CLK1を供給すると共に、シス
テムクロックとして他の主記憶装置33と34及びチャネル
制御装置35と36にも供給している。従って、スタンバイ
系の中央制御装置32にシステムを切り換えた場合、クロ
ック信号も稼働系CLK0からスタンバイ系CLK1に切り換え
られ、システムクロックとして主記憶装置33と34及びチ
ャネル制御装置35と36に供給される。
【０００４】稼働系のクロック信号とスタンバイ系のク
ロック信号とは同一速度であるが、接続ケーブル等の影
響により多少の位相のズレが生じている。したがって、
稼働系からスタンバイ系に切り換えた場合、システムの
クロック信号も切り換わるため、このクロック信号の切
り換え時に、クロック信号の位相に変化があるとシステ
ム動作にも影響を与えるので、このシステム切り換え時
のシステムクロックを連続補償することが望まれてい
る。
ロック信号とは同一速度であるが、接続ケーブル等の影
響により多少の位相のズレが生じている。したがって、
稼働系からスタンバイ系に切り換えた場合、システムの
クロック信号も切り換わるため、このクロック信号の切
り換え時に、クロック信号の位相に変化があるとシステ
ム動作にも影響を与えるので、このシステム切り換え時
のシステムクロックを連続補償することが望まれてい
る。
【０００５】
【従来の技術】従来のシステムクロック装置のブロック
構成図を図７に示す。図において、21は判定回路部、22
はタイミング作成部、23はクロック切換部、24はシステ
ムクロック作成部を示す。判定回路部21はインバータ2
5、ナンドゲート26, 27, 28とからなり、ナンドゲート2
7と28とはラッチ回路を構成している。クロック信号を
自系（セルフ）クロックと他系（メイト）クロックとに
分け、自系を稼働系とする場合は自系（セルフ）ＡＣＴ
信号で制御し、他系を稼働系とするときは他系（メイ
ト）ＡＣＴ信号で制御する。
構成図を図７に示す。図において、21は判定回路部、22
はタイミング作成部、23はクロック切換部、24はシステ
ムクロック作成部を示す。判定回路部21はインバータ2
5、ナンドゲート26, 27, 28とからなり、ナンドゲート2
7と28とはラッチ回路を構成している。クロック信号を
自系（セルフ）クロックと他系（メイト）クロックとに
分け、自系を稼働系とする場合は自系（セルフ）ＡＣＴ
信号で制御し、他系を稼働系とするときは他系（メイ
ト）ＡＣＴ信号で制御する。
【０００６】判定回路部21では、自系ＡＣＴ信号がオン
すると、他系ＡＣＴ信号に関係なく判定回路部21で"H"
を送出し、自系クロックによって自系と他系の両系のク
ロックをマスクするためのタイミングをタイミング作成
部22で作成し、マスクしたタイミングで自系クロックを
クロック切換部23で選択し、システムクロック作成部24
でシステムクロックを作成して送出する。
すると、他系ＡＣＴ信号に関係なく判定回路部21で"H"
を送出し、自系クロックによって自系と他系の両系のク
ロックをマスクするためのタイミングをタイミング作成
部22で作成し、マスクしたタイミングで自系クロックを
クロック切換部23で選択し、システムクロック作成部24
でシステムクロックを作成して送出する。
【０００７】また、両系共ＡＣＴ信号がオフの場合は、
其の状態になる前の状態でシステムクロックを作成して
送出する。両系共ＡＣＴ信号がオンすると自系のＡＣＴ
信号が優先され、独自のクロック信号でシステムクロッ
クを作成して送出する。その際、他系クロックによって
システムクロックを作成していた系の方が自系ＡＣＴ信
号がオンとなると、判定回路部21で"H" を送出するが他
系クロックのため両系クロックをマスクするためのタイ
ミングが作成出来ずにクロックの切り換えを行なう為、
システムクロックの連続補償が出来ない構成であった。
其の状態になる前の状態でシステムクロックを作成して
送出する。両系共ＡＣＴ信号がオンすると自系のＡＣＴ
信号が優先され、独自のクロック信号でシステムクロッ
クを作成して送出する。その際、他系クロックによって
システムクロックを作成していた系の方が自系ＡＣＴ信
号がオンとなると、判定回路部21で"H" を送出するが他
系クロックのため両系クロックをマスクするためのタイ
ミングが作成出来ずにクロックの切り換えを行なう為、
システムクロックの連続補償が出来ない構成であった。
【０００８】
【発明が解決しようとする課題】従来のシステムクロッ
ク装置では、自系（セルフ）ＡＣＴ信号がオンになると
無条件に自系（セルフ）クロックに切り換えてシステム
クロックを作成して送出する構成になっている為、両系
（セルフ系とメイト系）共にＡＣＴ信号がオンになった
際、今までメイトクロックでシステムクロックを作成し
ていた系の方が無条件にセルフクロックでシステムクロ
ックを作成するので、システムクロックの連続補償が出
来ず、各装置の誤動作を発生させる問題を生じていた。
ク装置では、自系（セルフ）ＡＣＴ信号がオンになると
無条件に自系（セルフ）クロックに切り換えてシステム
クロックを作成して送出する構成になっている為、両系
（セルフ系とメイト系）共にＡＣＴ信号がオンになった
際、今までメイトクロックでシステムクロックを作成し
ていた系の方が無条件にセルフクロックでシステムクロ
ックを作成するので、システムクロックの連続補償が出
来ず、各装置の誤動作を発生させる問題を生じていた。
【０００９】本発明のシステムクロック装置は、両系
（セルフ系、メイト系）共ＡＣＴ信号がオンになって
も、システムクロックを作成する元のクロック信号が切
り換わらないようにして、システムクロックの連続補償
をすることを目的とする。
（セルフ系、メイト系）共ＡＣＴ信号がオンになって
も、システムクロックを作成する元のクロック信号が切
り換わらないようにして、システムクロックの連続補償
をすることを目的とする。
【００１０】
【課題を解決するための手段】本発明の原理構成図を図
１に示す。図において、１は複数のクロックに対応する
制御信号（ＡＣＴ信号）により使用するクロック信号の
判定を行なう判定回路部、２は該判定条件によって複数
のクロック信号をマスクするためのタイミングを作成す
るタイミング作成部、３は該タイミングによって複数の
クロックをマスクしてクロック信号を切り換えるクロッ
ク切換部、４は該切り換えたクロックによりシステムク
ロックを作成するシステムクロック作成部を示す。
１に示す。図において、１は複数のクロックに対応する
制御信号（ＡＣＴ信号）により使用するクロック信号の
判定を行なう判定回路部、２は該判定条件によって複数
のクロック信号をマスクするためのタイミングを作成す
るタイミング作成部、３は該タイミングによって複数の
クロックをマスクしてクロック信号を切り換えるクロッ
ク切換部、４は該切り換えたクロックによりシステムク
ロックを作成するシステムクロック作成部を示す。
【００１１】本発明のシステムクロック装置は、システ
ムクロックを作成する自系、他系クロックの切換条件
を、自系ＡＣＴ信号オンで他系ＡＣＴ信号オフの時のみ
自系クロックでシステムクロックを作成し、自系ＡＣＴ
信号オフで他系ＡＣＴ信号オンの時のみ他系クロックで
システムクロックを作成する。又、両系（セルフ系とメ
イト系）共ＡＣＴ信号がオンもしくはオフの時は、その
状態になる前の状態でシステムクロックを作成するよう
に構成する。
ムクロックを作成する自系、他系クロックの切換条件
を、自系ＡＣＴ信号オンで他系ＡＣＴ信号オフの時のみ
自系クロックでシステムクロックを作成し、自系ＡＣＴ
信号オフで他系ＡＣＴ信号オンの時のみ他系クロックで
システムクロックを作成する。又、両系（セルフ系とメ
イト系）共ＡＣＴ信号がオンもしくはオフの時は、その
状態になる前の状態でシステムクロックを作成するよう
に構成する。
【００１２】
【作用】判定回路部１はナンドゲート11, 12, 13, 14の
４素子からなり、ナンドゲート11, 12の２素子は自系Ａ
ＣＴ信号と他系ＡＣＴ信号のオン、オフの組合せにより
出力信号を作成し、ナンドゲート13, 14の２素子は該出
力信号をラッチして"L"または"H" の信号をタイミング
送出部２に送出する。本発明の自系ＡＣＴ信号と他系Ａ
ＣＴ信号のオン、オフの組合せと出力信号との関係を表
１に示す。
４素子からなり、ナンドゲート11, 12の２素子は自系Ａ
ＣＴ信号と他系ＡＣＴ信号のオン、オフの組合せにより
出力信号を作成し、ナンドゲート13, 14の２素子は該出
力信号をラッチして"L"または"H" の信号をタイミング
送出部２に送出する。本発明の自系ＡＣＴ信号と他系Ａ
ＣＴ信号のオン、オフの組合せと出力信号との関係を表
１に示す。
【００１３】
【表１】 表１において、自系ＡＣＴ信号が"H" で他系ＡＣＴ信号
が"L" の場合は出力信号は"H" になり、自系ＡＣＴ信号
が"H" で他系ＡＣＴ信号が"H" の場合は出力信号はその
前の状態"H" または"L" を継続し（従来の判定回路では
出力信号が"H"になっていた) 、自系ＡＣＴ信号が"L"
で他系ＡＣＴ信号が"L" の場合は出力信号はその前の状
態"H" または"L" を継続する。自系ＡＣＴ号が"L" で他
系ＡＣＴ信号が"H" の場合は出力信号は"L" になる。
が"L" の場合は出力信号は"H" になり、自系ＡＣＴ信号
が"H" で他系ＡＣＴ信号が"H" の場合は出力信号はその
前の状態"H" または"L" を継続し（従来の判定回路では
出力信号が"H"になっていた) 、自系ＡＣＴ信号が"L"
で他系ＡＣＴ信号が"L" の場合は出力信号はその前の状
態"H" または"L" を継続する。自系ＡＣＴ号が"L" で他
系ＡＣＴ信号が"H" の場合は出力信号は"L" になる。
【００１４】従って、自系ＡＣＴ信号がオフからオンに
なった時は他系のクロック信号でシステムクロックを作
成し、他系ＡＣＴ信号がオフからオンになった時は自系
のクロック信号でシステムクロックを作成する。また、
自系と他系の両系共ＡＣＴ信号がオン或いはオフになっ
ても、システムクロックを作成する元のクロック信号は
切り換わらないので、システムクロックの連続補償がで
きる。このため他の装置の誤動作となっていた原因が防
止出来る。
なった時は他系のクロック信号でシステムクロックを作
成し、他系ＡＣＴ信号がオフからオンになった時は自系
のクロック信号でシステムクロックを作成する。また、
自系と他系の両系共ＡＣＴ信号がオン或いはオフになっ
ても、システムクロックを作成する元のクロック信号は
切り換わらないので、システムクロックの連続補償がで
きる。このため他の装置の誤動作となっていた原因が防
止出来る。
【００１５】
【実施例】本発明の実施例のブロック構成図を図２に示
す。図において、図１と同一番号は同一装置を示す。
はセルフ（自系）クロック、はメイト（他系）クロッ
ク、は切換クロック、はメイト（他系）ＡＣＴ信
号、はセルフ（自系）ＡＣＴ信号、は判別出力、
はメイト（他系）タイミング、はセルフ（自系）タイ
ミング、はシステムクロックを示す。
す。図において、図１と同一番号は同一装置を示す。
はセルフ（自系）クロック、はメイト（他系）クロッ
ク、は切換クロック、はメイト（他系）ＡＣＴ信
号、はセルフ（自系）ＡＣＴ信号、は判別出力、
はメイト（他系）タイミング、はセルフ（自系）タイ
ミング、はシステムクロックを示す。
【００１６】クロック信号とは位相に多少のズレを
持つ同一速度のクロック信号で、とはメイト系とセ
ルフ系とを稼働系にするための制御信号であり、は判
定回路部で判定された"H" 又は"L" の判別信号であり、
とは判別信号によりクロックを切り換えるためのタ
イミング信号、はクロック信号とをタイミング信
号とによりタイミングを取って切り換え選択された
クロック信号、は選択されたクロック信号により作成
されたシステムクロック信号を示す。
持つ同一速度のクロック信号で、とはメイト系とセ
ルフ系とを稼働系にするための制御信号であり、は判
定回路部で判定された"H" 又は"L" の判別信号であり、
とは判別信号によりクロックを切り換えるためのタ
イミング信号、はクロック信号とをタイミング信
号とによりタイミングを取って切り換え選択された
クロック信号、は選択されたクロック信号により作成
されたシステムクロック信号を示す。
【００１７】実施例のタイミングチャート（その１）を
図３、（その２）を図４に示し、従来例のタイミングチ
ャートを図５に示す。図３は他系ＡＣＴ稼働中に自系Ａ
ＣＴに切り換わった場合、図４は自系ＡＣＴ稼働中に他
系ＡＣＴに切り換わった場合を示し、図５は従来例にお
ける他系ＡＣＴ稼働中に自系ＡＣＴに切り換わった場合
を示す。図３の場合は他系クロック信号がＡＣＴ信号の
切り換え後も他系クロック信号を持続し、図４の場合は
自系クロック信号の切り換え後も自系クロック信号を持
続し、図５の従来例の場合は他系ＡＣＴが自系ＡＣＴに
切り換わった時に、他系クロック信号が自系クロック信
号に切り換わり位相の変動が生じることを示す。なおタ
イミングチャート中に点線で示す部分は両系のＡＣＴ信
号が切り換えの時に重ならない状態の場合を示す。
図３、（その２）を図４に示し、従来例のタイミングチ
ャートを図５に示す。図３は他系ＡＣＴ稼働中に自系Ａ
ＣＴに切り換わった場合、図４は自系ＡＣＴ稼働中に他
系ＡＣＴに切り換わった場合を示し、図５は従来例にお
ける他系ＡＣＴ稼働中に自系ＡＣＴに切り換わった場合
を示す。図３の場合は他系クロック信号がＡＣＴ信号の
切り換え後も他系クロック信号を持続し、図４の場合は
自系クロック信号の切り換え後も自系クロック信号を持
続し、図５の従来例の場合は他系ＡＣＴが自系ＡＣＴに
切り換わった時に、他系クロック信号が自系クロック信
号に切り換わり位相の変動が生じることを示す。なおタ
イミングチャート中に点線で示す部分は両系のＡＣＴ信
号が切り換えの時に重ならない状態の場合を示す。
【００１８】
【発明の効果】本発明により、両系（セルフ系とメイト
系）共ＡＣＴ信号がオンになっても、システムクロック
を作成する元のクロック信号が切り換わらない為、シス
テムクロックの連続補償ができ、他の装置の誤動作とな
っていた原因が防止できるため信頼度の向上が得られ
る。
系）共ＡＣＴ信号がオンになっても、システムクロック
を作成する元のクロック信号が切り換わらない為、シス
テムクロックの連続補償ができ、他の装置の誤動作とな
っていた原因が防止できるため信頼度の向上が得られ
る。
【図１】 本発明の原理構成図
【図２】 実施例のブロック構成図
【図３】 実施例のタイミングチャート（その１）
【図４】 実施例のタイミングチャート（その２）
【図５】 従来例のタイミングチャート
【図６】 交換システムのシステム構成例
【図７】 従来例のブロック構成図
１，21 判定回路部 ２，22 タイミング作成部 ３，23 クロック切換部 ４，24 システムクロック作成部 11, 12, 13, 14, 26, 27, 28 ナンドゲート 25 インバータ25 31, 32 中央制御装置 33, 34 主記憶装置 35, 36 チャネル制御装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 連利 神奈川県横浜市港北区新横浜三丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内 (72)発明者 川俣 重明 神奈川県横浜市港北区新横浜三丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内 (72)発明者 鈴木 節子 神奈川県横浜市港北区新横浜三丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内 (72)発明者 六本木 淳 神奈川県横浜市港北区新横浜三丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内
Claims (1)
- 【請求項１】 複数のクロックに対応する制御信号（Ａ
ＣＴ信号）により使用するクロック信号の判定を行なう
判定回路部（１）と、該判定条件によって複数のクロッ
ク信号をマスクするためのタイミングを作成するタイミ
ング作成部（２）と、該タイミングによって複数のクロ
ックをマスクしてクロック信号を切り換えるクロック切
換部（３）と、該切り換えたクロックによりシステムク
ロックを作成するシステムクロック作成部（４）とを有
し、 該システムクロックを作成する自系、他系クロックの切
換条件を、上記判定回路部（１）の判定により自系ＡＣ
Ｔ信号オンで他系ＡＣＴ信号オフの時のみ自系クロック
でシステムクロックを作成し、自系ＡＣＴ信号オフで他
系ＡＣＴ信号オンの時のみ他系クロックでシステムクロ
ックを作成し、両系共ＡＣＴ信号がオンもしくはオフの
時は、その状態になる前の状態でシステムクロックを作
成することを特徴とするシステムクロック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000546A JPH05183971A (ja) | 1992-01-07 | 1992-01-07 | システムクロック装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000546A JPH05183971A (ja) | 1992-01-07 | 1992-01-07 | システムクロック装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183971A true JPH05183971A (ja) | 1993-07-23 |
Family
ID=11476733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4000546A Withdrawn JPH05183971A (ja) | 1992-01-07 | 1992-01-07 | システムクロック装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05183971A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300139A (ja) * | 1992-04-03 | 1993-11-12 | Nec Corp | 送信フレームタイミング発生回路 |
| JP2004032451A (ja) * | 2002-06-26 | 2004-01-29 | Nec Corp | クロック選択方法 |
-
1992
- 1992-01-07 JP JP4000546A patent/JPH05183971A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300139A (ja) * | 1992-04-03 | 1993-11-12 | Nec Corp | 送信フレームタイミング発生回路 |
| JP2004032451A (ja) * | 2002-06-26 | 2004-01-29 | Nec Corp | クロック選択方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652536A (en) | Non-glitch clock switching circuit | |
| JP2643146B2 (ja) | マイクロコンピュータのクロック生成回路 | |
| JP2643579B2 (ja) | マイクロコンピュータ | |
| EP0363881B1 (en) | Clock controlling unit capable of controlling supply of a clock signal in a computer system comprising arithmetic processors connected in series | |
| JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
| SU983833A1 (ru) | Переключающее устройство с фиксацией | |
| KR200310649Y1 (ko) | 이중화 구조 트렁크 보드의 듀얼 액티브 방지장치 | |
| JPS6326892A (ja) | メモリ装置 | |
| JPH10229390A (ja) | クロック中継方式 | |
| EP0678873B1 (en) | Load signal generating method and circuit for non-volatile memories | |
| JPS59231668A (ja) | 二重化クロツク信号切替方式 | |
| JPS5932807B2 (ja) | クロツク切換方式 | |
| JPH0664561B2 (ja) | 同時書込み回路 | |
| JPH06232739A (ja) | クロック冗長化方式 | |
| JPS6222516B2 (ja) | ||
| JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
| JPH07122837B2 (ja) | クロック切り替え制御方式 | |
| JPH086663A (ja) | コンピュータシステムおよびそのクロック切り替え方法 | |
| JPH042296A (ja) | デイジタル入力回路 | |
| JPH03138732A (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JPS60213123A (ja) | クロツク無瞬断切替回路 | |
| JPH05199210A (ja) | パスチェック回路 | |
| JPS61240312A (ja) | マイクロコンピユ−タ用クロツク切換回路 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPS5858856B2 (ja) | 発振装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |