JPH05190310A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH05190310A JPH05190310A JP4004020A JP402092A JPH05190310A JP H05190310 A JPH05190310 A JP H05190310A JP 4004020 A JP4004020 A JP 4004020A JP 402092 A JP402092 A JP 402092A JP H05190310 A JPH05190310 A JP H05190310A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- resistance
- resistance value
- integrated circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims abstract description 78
- 238000003698 laser cutting Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000009966 trimming Methods 0.000 description 3
- 101100434911 Mus musculus Angpt1 gene Proteins 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【目的】 厚膜混成集積回路において、１Ω以下の低抵
抗を精度よく得ることを目的とする。 【構成】 第１の導体部（１１）から引き出された導体
抵抗パターン（１３）に対し、必要となる抵抗値を示す
距離を基板ロット毎に求め、この距離をバイパスするよ
う導体抵抗パターン（１３）の内部の２点間、又は導体
抵抗パターン（１３）と第２の導体部（１２）とを例え
ばＡｕ又はＡｌからなる導電線（１４）をボンディング
して接続する。
抗を精度よく得ることを目的とする。 【構成】 第１の導体部（１１）から引き出された導体
抵抗パターン（１３）に対し、必要となる抵抗値を示す
距離を基板ロット毎に求め、この距離をバイパスするよ
う導体抵抗パターン（１３）の内部の２点間、又は導体
抵抗パターン（１３）と第２の導体部（１２）とを例え
ばＡｕ又はＡｌからなる導電線（１４）をボンディング
して接続する。
Description
【０００１】
【産業上の利用分野】本発明は、厚膜混成集積回路装置
に関し、特に低抵抗値を精度よく得ることのできる混成
集積回路装置に関する。
に関し、特に低抵抗値を精度よく得ることのできる混成
集積回路装置に関する。
【０００２】
【従来の技術】厚膜混成集積回路装置において、抵抗値
を精度よく得る方法として図６に示すように導体パター
ン１及び２の間に接続された厚膜印刷抵抗５をレーザー
等を用いてパターンの一部を除去することによりレーザ
ーカット部６を形成し、抵抗値を所望の値に追込む技術
が知られている。これをトリミングというがこの方法に
よれば精度１％以内の抵抗値を得ることは容易である
が、修正前の厚膜印刷抵抗５の抵抗値を最小として高抵
抗値への修正にのみ用いられる手法である。
を精度よく得る方法として図６に示すように導体パター
ン１及び２の間に接続された厚膜印刷抵抗５をレーザー
等を用いてパターンの一部を除去することによりレーザ
ーカット部６を形成し、抵抗値を所望の値に追込む技術
が知られている。これをトリミングというがこの方法に
よれば精度１％以内の抵抗値を得ることは容易である
が、修正前の厚膜印刷抵抗５の抵抗値を最小として高抵
抗値への修正にのみ用いられる手法である。
【０００３】然るに、低抵抗値を得ようとすると厚膜印
刷抵抗５のパターン面積が非常に増大し装置が大きくな
ってしまうため、実用上１Ω程度までしか使用されてい
ない。これに対して、更に低抵抗値を必要とする場合に
は、導体パターンを抵抗として用いることが一般に行わ
れている。
刷抵抗５のパターン面積が非常に増大し装置が大きくな
ってしまうため、実用上１Ω程度までしか使用されてい
ない。これに対して、更に低抵抗値を必要とする場合に
は、導体パターンを抵抗として用いることが一般に行わ
れている。
【０００４】
【発明が解決しようとする課題】上述したように厚膜印
刷抵抗で低抵抗を形成する場合には、実用上１Ω程度ま
でしか形成することができない。しかしながら、電源回
路等で電流制限を数Ａまでとしたいときなど、数１００
ｍΩの低抵抗を必要とする場合がよくある。この場合に
は導体パターンを使った導体抵抗を使用する。しかし導
体抵抗の場合、その精度が±４０％程度であるのに対
し、厚膜抵抗のようにトリミングすると、レーザーカッ
ト部の状態が経時変化により抵抗値が変化してしまう危
険があるため抵抗値の調整ができないという問題があ
る。このため実用上において精度を必要とする回路に使
用できないという問題があった。
刷抵抗で低抵抗を形成する場合には、実用上１Ω程度ま
でしか形成することができない。しかしながら、電源回
路等で電流制限を数Ａまでとしたいときなど、数１００
ｍΩの低抵抗を必要とする場合がよくある。この場合に
は導体パターンを使った導体抵抗を使用する。しかし導
体抵抗の場合、その精度が±４０％程度であるのに対
し、厚膜抵抗のようにトリミングすると、レーザーカッ
ト部の状態が経時変化により抵抗値が変化してしまう危
険があるため抵抗値の調整ができないという問題があ
る。このため実用上において精度を必要とする回路に使
用できないという問題があった。
【０００５】本発明の課題は、導体抵抗パターンの面積
を増大させることなく低抵抗を精度よく得られる混成集
積回路装置を提供することにある。
を増大させることなく低抵抗を精度よく得られる混成集
積回路装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の混成集積回路装
置は、第１の導体部と、この第１の導体部から離間して
設けられている第２の導体部と、前記第１並びに第２の
導体部間の抵抗を導体抵抗パターンを用いて形成する如
くされた混成集積回路装置において、前記導体抵抗パタ
ーンの一部に接続され前記導体抵抗パターンより低抵抗
を有する抵抗値低下調整手段から構成されている。
置は、第１の導体部と、この第１の導体部から離間して
設けられている第２の導体部と、前記第１並びに第２の
導体部間の抵抗を導体抵抗パターンを用いて形成する如
くされた混成集積回路装置において、前記導体抵抗パタ
ーンの一部に接続され前記導体抵抗パターンより低抵抗
を有する抵抗値低下調整手段から構成されている。
【０００７】
【作用】離間した複数の導体部間の抵抗値を導体抵抗パ
ターンを用いて形成するに際し、導体抵抗パターン内部
の２点間あるいは導体抵抗パターンと他の導体部との間
を導電線等の抵抗値低下調整手段で接続することにより
導体抵抗パターンの面積を増大することなく精度よい低
抵抗値への調整が行われる。
ターンを用いて形成するに際し、導体抵抗パターン内部
の２点間あるいは導体抵抗パターンと他の導体部との間
を導電線等の抵抗値低下調整手段で接続することにより
導体抵抗パターンの面積を増大することなく精度よい低
抵抗値への調整が行われる。
【０００８】
【実施例】次に本発明を図面を参照して説明する。図１
は第１の実施例の構造を示す図で、図２は導体抵抗値を
ボンディング間距離を変更して調整することを説明する
図である。図１において、第１の導体部１１から引き出
され第２の導体部１２に接続された導体抵抗パターン１
３が導体抵抗として使われる。導体抵抗値は、導体抵抗
パターンが基板上に印刷、焼成される際の製造ばらつき
により±４０％程度のばらつきを持っている。しかしな
がら、同一基板ロット内のばらつきは数％内に抑えるこ
とが可能であり、本発明はこの性質を利用したものであ
る。
は第１の実施例の構造を示す図で、図２は導体抵抗値を
ボンディング間距離を変更して調整することを説明する
図である。図１において、第１の導体部１１から引き出
され第２の導体部１２に接続された導体抵抗パターン１
３が導体抵抗として使われる。導体抵抗値は、導体抵抗
パターンが基板上に印刷、焼成される際の製造ばらつき
により±４０％程度のばらつきを持っている。しかしな
がら、同一基板ロット内のばらつきは数％内に抑えるこ
とが可能であり、本発明はこの性質を利用したものであ
る。
【０００９】即ち、同一基板ロット毎に長さＸ０に対す
る導体抵抗値を確認し、必要となる抵抗値を示す距離
（Ｘ０−Ｘ１）を求める。そして導体抵抗パターン１３
の内部でＸ１の距離の間をＡｕ又はＡｌからなる導電線
１４をボンディングにより接続する。このようにして厚
膜混成集積回路装置で導体抵抗パターンとして用いられ
るＡｇＰｄあるいはＡｇＰｔの持つ抵抗値をこの距離Ｘ
１の間で極端に下げることができ、ほぼ０Ωとみなすこ
とができる。即ち、導電線により電流のバイパス経路を
形成することになり、残るＸ０−Ｘ１の距離の導体抵抗
パターン部だけが導体抵抗として寄与することになる。
る導体抵抗値を確認し、必要となる抵抗値を示す距離
（Ｘ０−Ｘ１）を求める。そして導体抵抗パターン１３
の内部でＸ１の距離の間をＡｕ又はＡｌからなる導電線
１４をボンディングにより接続する。このようにして厚
膜混成集積回路装置で導体抵抗パターンとして用いられ
るＡｇＰｄあるいはＡｇＰｔの持つ抵抗値をこの距離Ｘ
１の間で極端に下げることができ、ほぼ０Ωとみなすこ
とができる。即ち、導電線により電流のバイパス経路を
形成することになり、残るＸ０−Ｘ１の距離の導体抵抗
パターン部だけが導体抵抗として寄与することになる。
【００１０】このようにして図２（Ａ），（Ｂ），
（Ｃ）のように基板ロット単位で所望の導体抵抗値が得
られるように、ボンディング間距離を変えて導体抵抗値
を調整する。ここで導体抵抗パターン１３の長さＸ０を
２ｍｍ以上に設定しておけば導電線１４の位置ずれによ
る抵抗値ずれは、５％程度に抑えることができ、基板毎
の抵抗値ばらつきを考慮しても±１０％の精度で低抵抗
を実現することができる。
（Ｃ）のように基板ロット単位で所望の導体抵抗値が得
られるように、ボンディング間距離を変えて導体抵抗値
を調整する。ここで導体抵抗パターン１３の長さＸ０を
２ｍｍ以上に設定しておけば導電線１４の位置ずれによ
る抵抗値ずれは、５％程度に抑えることができ、基板毎
の抵抗値ばらつきを考慮しても±１０％の精度で低抵抗
を実現することができる。
【００１１】次に図３は第２の実施例の構造を示す図
で、図４は導体抵抗値をボンディング位置を変えて調整
することを説明する図である。図３において、第１の導
体部１１より引き出された導体抵抗パターン１３は、第
２の導体部１２とパターン的に分離された構造である。
導体抵抗パターン１３の抵抗値の調整は、第１の実施例
と同様に同一基板ロット毎に長さＸ０に対する抵抗値を
確認し、そして必要となる抵抗値を示す位置（Ｘ０−Ｘ
１）を求め、この位置と第２の導体部１２とをＡｕ又は
Ａｌの導電線１４にて接続することにより行う。
で、図４は導体抵抗値をボンディング位置を変えて調整
することを説明する図である。図３において、第１の導
体部１１より引き出された導体抵抗パターン１３は、第
２の導体部１２とパターン的に分離された構造である。
導体抵抗パターン１３の抵抗値の調整は、第１の実施例
と同様に同一基板ロット毎に長さＸ０に対する抵抗値を
確認し、そして必要となる抵抗値を示す位置（Ｘ０−Ｘ
１）を求め、この位置と第２の導体部１２とをＡｕ又は
Ａｌの導電線１４にて接続することにより行う。
【００１２】即ち、図４（Ａ），（Ｂ），（Ｃ）のよう
に基板ロット単位で所望の抵抗値が得られるように導体
抵抗パターン１３内のボンディング位置を変化させるこ
とにより導体抵抗値を調整する。
に基板ロット単位で所望の抵抗値が得られるように導体
抵抗パターン１３内のボンディング位置を変化させるこ
とにより導体抵抗値を調整する。
【００１３】本実施例によれば第１の実施例と同様に±
１０％の精度を得ることができる。また、導体抵抗パタ
ーン１３と第２の導体部１２がパターンとして分離され
ているため、この間に別のパターンを配置することがで
き、設計の自由度を上げることができる。また、図５は
第３の実施例を示す図で、第２の実施例に対して導体抵
抗パターン１３に並列に１Ω程度の厚膜印刷抵抗１５を
接続したものである。一般に導体抵抗は電流検出源とし
て使用されることが多く、抵抗値１００ｍΩ〜５００ｍ
Ωがよく使用される。
１０％の精度を得ることができる。また、導体抵抗パタ
ーン１３と第２の導体部１２がパターンとして分離され
ているため、この間に別のパターンを配置することがで
き、設計の自由度を上げることができる。また、図５は
第３の実施例を示す図で、第２の実施例に対して導体抵
抗パターン１３に並列に１Ω程度の厚膜印刷抵抗１５を
接続したものである。一般に導体抵抗は電流検出源とし
て使用されることが多く、抵抗値１００ｍΩ〜５００ｍ
Ωがよく使用される。
【００１４】この程度の領域では、厚膜印刷抵抗１５の
トリミングによるレーザーカット部１６により＋１０％
程度抵抗値の可変を行うことができ、第２の実施例と比
較してより精度を上げることができ、所望の抵抗値に対
して±５％程度まで追込むことができる。
トリミングによるレーザーカット部１６により＋１０％
程度抵抗値の可変を行うことができ、第２の実施例と比
較してより精度を上げることができ、所望の抵抗値に対
して±５％程度まで追込むことができる。
【００１５】なお、上記各実施例において抵抗値低下調
整手段として導電線を用いたが、導電線に代えて導体抵
抗パターンより低抵抗値の他の部材を用いることも可能
である。
整手段として導電線を用いたが、導電線に代えて導体抵
抗パターンより低抵抗値の他の部材を用いることも可能
である。
【００１６】
【発明の効果】本発明によれば、従来±４０％程度の精
度が限度であった低抵抗値の導体抵抗パターンをこのパ
ターンの面積を増大させることなく±５％程度の精度ま
で得ることが可能となった。この結果、回路構成が容易
になると共に特性値の精度が上がるという効果が得られ
た。
度が限度であった低抵抗値の導体抵抗パターンをこのパ
ターンの面積を増大させることなく±５％程度の精度ま
で得ることが可能となった。この結果、回路構成が容易
になると共に特性値の精度が上がるという効果が得られ
た。
【図１】図１は本発明の第１の実施例の要部拡大図であ
る。
る。
【図２】図２（Ａ），（Ｂ），（Ｃ）は図１に示した本
発明に係わる第１の実施例において、導体抵抗値をボン
ディング間距離により調整する例を示した図である。
発明に係わる第１の実施例において、導体抵抗値をボン
ディング間距離により調整する例を示した図である。
【図３】図３は本発明の第２の実施例の要部拡大図であ
る。
る。
【図４】図４（Ａ），（Ｂ），（Ｃ）は図３に示した本
発明に係わる第２の実施例において、導体抵抗値をボン
ディング間距離により調整する例を示した図である。
発明に係わる第２の実施例において、導体抵抗値をボン
ディング間距離により調整する例を示した図である。
【図５】図５は本発明の第３の実施例の要部拡大図であ
る。
る。
【図６】図６は従来の抵抗値調整を説明するための図で
ある。
ある。
１１…第１の導体部 １２…第２の導体部 １３…導体抵抗パターン １４…導電線 １５…厚膜印刷抵抗 １６…レーザーカット部
Claims (5)
- 【請求項１】 第１の導体部と、この第１の導体部から
離間して設けられている第２の導体部と、前記第１並び
に第２の導体部間の抵抗を導体抵抗パターンを用いて形
成する如くされた混成集積回路装置において、前記導体
抵抗パターンの一部に接続され前記導体抵抗パターンよ
り低抵抗を有する抵抗値低下調整手段を具備することを
特徴とする混成集積回路装置。 - 【請求項２】 前記導体抵抗パターンの一端が前記第１
の導体部に接続され、前記導体抵抗パターンの他端が前
記第２の導体部に接続され、前記抵抗値低下調整手段が
前記導体抵抗パターンの一部に両端が接続された導電線
であることを特徴とする請求項１記載の混成集積回路装
置。 - 【請求項３】 前記導体抵抗パターンの一端が前記第１
の導体部に接続され、前記抵抗値低下調整手段が前記導
体抵抗パターンの一部と前記第２の導体部間を橋絡する
導電線であることを特徴とする請求項１記載の混成集積
回路装置。 - 【請求項４】 前記第１の導体部と前記第２の導体部間
に厚膜印刷抵抗が接続されていることを特徴とする請求
項３記載の混成集積回路装置。 - 【請求項５】 前記厚膜印刷抵抗はレーザーカットによ
り抵抗値調整が施されていることを特徴とする請求項４
記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004020A JPH05190310A (ja) | 1992-01-13 | 1992-01-13 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004020A JPH05190310A (ja) | 1992-01-13 | 1992-01-13 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190310A true JPH05190310A (ja) | 1993-07-30 |
Family
ID=11573291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4004020A Withdrawn JPH05190310A (ja) | 1992-01-13 | 1992-01-13 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190310A (ja) |
-
1992
- 1992-01-13 JP JP4004020A patent/JPH05190310A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1032110A (ja) | 厚膜抵抗体のレーザトリミング方法 | |
| JP2987302B2 (ja) | 電流検知抵抗器及びその調整方法 | |
| JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
| JPH05190310A (ja) | 混成集積回路装置 | |
| JP2003217903A (ja) | 抵抗器とその製造方法及びその抵抗器を用いた温度センサー | |
| JPH01164001A (ja) | 薄膜抵抗素子 | |
| JPH04209501A (ja) | 半導体装置用基板 | |
| JP3525673B2 (ja) | 抵抗器およびその製造方法 | |
| JPH10163013A (ja) | 抵抗体のトリミング方法 | |
| JPH03233992A (ja) | 厚膜印刷基板 | |
| JPH0193193A (ja) | 印刷抵抗体の抵抗値調整方法 | |
| JPS61156760A (ja) | 膜抵抗体 | |
| JPH0340405A (ja) | トリミング方法 | |
| JPH0252406A (ja) | チップ抵抗器 | |
| JPS62174902A (ja) | 厚膜抵抗体のトリミング方法 | |
| JPS63219105A (ja) | 印刷抵抗体の抵抗値調整方法 | |
| JPH06112006A (ja) | チップ抵抗器およびその製造方法 | |
| JPH0350704A (ja) | 抵抗形成及び修正方法 | |
| JPH08124707A (ja) | 薄膜チップ抵抗器 | |
| JPH0274001A (ja) | 厚膜抵抗体 | |
| KR0120334Y1 (ko) | 인쇄저항구조체 | |
| JPH03268301A (ja) | トリミング用多重抵抗器 | |
| JPH05109513A (ja) | 厚膜抵抗体形成方法 | |
| JPH05223515A (ja) | 歪み検出用薄膜抵抗の製造方法 | |
| JPH05347202A (ja) | 電子部品及び電子部品の抵抗値調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |