JPH0785470B2 - デバイスの製造方法 - Google Patents

デバイスの製造方法

Info

Publication number
JPH0785470B2
JPH0785470B2 JP4252881A JP25288192A JPH0785470B2 JP H0785470 B2 JPH0785470 B2 JP H0785470B2 JP 4252881 A JP4252881 A JP 4252881A JP 25288192 A JP25288192 A JP 25288192A JP H0785470 B2 JPH0785470 B2 JP H0785470B2
Authority
JP
Japan
Prior art keywords
layer
mask
silicon
opening
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4252881A
Other languages
English (en)
Other versions
JPH05206052A (ja
Inventor
ヨルト オーストラ ドゥケ
ヨハネス レーンデルト オウェルリング ヘラルダス
ヤコブス マリア オッテンハイム ヨゼフ
マリア ランベティナ ファン ローエイ ムルデル ヨハンナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH05206052A publication Critical patent/JPH05206052A/ja
Publication of JPH0785470B2 publication Critical patent/JPH0785470B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/012—Manufacture or treatment of static induction transistors [SIT], e.g. permeable base transistors [PBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、露出している本体の表
面上に該本体まで下方に延在する開口を有しているマス
クを設け、その後前記開口を経て本体に注入物質を注入
してから前記マスクを除去してデバイス、好ましくは半
導体デバイスを製造する方法に関するものである。この
ような方法は、トランジスタのような埋込み導体、半導
体又は絶縁層を設ける半導体デバイスを製造するのに特
に好適である。この場合、注入物質は例えばCo, Ni, I
r, Fe, Ｃ，Ｙ又はＯのようなものから成る。例えば、
光学的に活性な層を有しているオプトエレクトロニック
デバイスも、例えばガラス本体に希土類金属のイオンを
局所的に注入する方法により形成することができる。マ
スクはホトレジストか、シリコン酸化物か、或いは例え
ばタングステンの如き金属で作ることができる。マスク
に開ける開口は本体まで達するように、即ち開口内の本
体が露出するように形成して、物質の注入中に開口内に
存在し得る層が本体と混じり合わないようにする。
【０００２】
【従来の技術】冒頭にて述べたような方法は“Applied
Surface Science 38" (1989)の第207頁にK.Kohlhof 外
１名により発表された“イオン注入による埋込みCoSi2
の形成”から既知であり、この方法ではシリコン酸化物
（酸化珪素）のマスクをシリコン半導体本体の上に設け
ている。開口は写真平板法によりシリコン酸化物を局所
的に完全に除去して形成する。高ドーズ量のCo（約３・
1017イオンcm-2) を開口を経て200keVのエネルギーで半
導体本体内に注入する。マスクは開口部以外の半導体本
体の表面をCoの注入に対して遮蔽する。注入によって生
ずる損傷部分を修復するために注入中半導体本体を350
℃の温度に保つ。注入されたCoはCoSi2 に変換され、こ
れは約700 ℃と1000℃での加熱処理後に埋込み導体層と
して機能し得る。
【０００３】
【発明が解決しようとする課題】上述した従来の方法で
は、開口の下側の半導体本体に注入物質のCoが注入され
るだけでなく、半導体本体が汚染もされるため、半導体
本体の電気的及び化学的特性が変化すると云う欠点があ
る。さらに、例えばマスクのシリコン酸化物をエッチン
グにより除去する場合に、開口内の半導体本体もエッチ
ングにより悪影響を受ける。本発明の目的は上述したよ
うな欠点を除去することにある。
【０００４】
【課題を解決するための手段】本発明は冒頭にて述べた
デバイスの製造方法において、前記本体の表面上に第１
及び第２層を順次堆積し、且つこれらの層に開口をあけ
て前記マスクを形成すると共に、前記第１層を前記本体
の材料に対して選択的に除去できるものとし、前記第２
層を本体と同じ材料で構成することを特徴とする。
【０００５】本発明は物質の注入中に本体がマスク材料
で汚染されると云う認識に基いて成したものである。注
入物質のエネルギッシュなイオンがマスク材料に衝突す
ると、このマスク材料の一部が蒸発する。この場合、蒸
発したマスク材料は開口を経て本体内に組込まれる。マ
スク材料の蒸発は、あらゆる注入処理において起るが、
それはとくにイオンを比較的高いドーズ量、約1016イオ
ン／cm2 以上のドーズ量で注入する場合に生ずる。例え
ば埋込み導体層の製造中には本体がマスク材料で汚染さ
れ易い。従来の方法では、マスクのシリコン酸化物がコ
バルトイオンによって蒸発されて、酸素が開口を経て半
導体本体に入ってしまう。このように半導体本体に酸素
が含まれることにより、この本体はシリコン酸化物用の
エッチング剤に感応してしまうことになる。従って、マ
スクをシリンコ酸化物用のエッチング剤で除去する場合
に、半導体本体そのものも同じように侵蝕されることに
なる。そこで、本発明によるように、本体と第２層の材
料を同じようなものとすれば、本体がマスク材料により
汚染されなくなる。実際上、第２層は本体と同じ材料で
形成する。そうすれば、異質の材料が本体に入らなくな
る。マスクは、イオンがマスクを経て本体に達し得ない
ような厚さに形成する。
【０００６】なおポリシリコンのマスクによってシリコ
ン本体に埋込み電極を形成する方法は特願平２−303168
号から既知である。この場合にはシリコン本体の全表
面、従って開口内及びマスクと本体との間に酸化物層を
設けている。注入は酸化物層及びマスクを経て行なうた
め、開口内及びマスクの下側の本体内に酸素が混合す
る。
【０００７】注入処理中にマスク内にも注入物質が注入
される。従って、この既知の方法では加熱処理中にマス
クの下側の本体に物質が不所望な不純物として拡散され
ることになる。これに対し、本発明による方法では、第
１層が拡散障壁としても作用するため、マスクから本体
への注入物質の拡散は起らない。第１層は第2 層と本体
との間を良好に付着すると同時に、マスクを本体の表面
に損傷を与えることなく除去できるようにする。これは
例えば、マスクをホトレジストで覆い、このホトレジス
トを開口部だけがホトレジストで満たされるようになる
までエッチングし、第２及び第１層を通常のエッチング
法で除去してからホトレジストを除去することにより行
なうことができる。しかし、第１層を除去することによ
るリフト・オフ法によってマスクを除去するのが好適で
ある。その理由は第１層は本体の材料に対して選択的に
除去し得るからである。従って、マスクは本体を侵蝕す
ることなく、簡単に除去することができる。
【０００８】第１層はリフト−オフ中に除去されるが、
第２層の部分は本体と同じ材料であるため、このリフト
−オフ中に本体に付着することがある。こうした残存物
は例えば研磨処理により除去することができるが、マス
クのこのような残存物はリフト−オフ後にメガソニカリ
−(megasonically) に振動する浴内にて除去するのが好
適である。こうすればマスクを迅速、且つ良好に除去で
きる。
【０００９】第１層と第２層の開口の大きさが等しい
と、物質の注入期間が長いか、注入エネルギーが高い場
合に開口付近の第２層の縁部が蒸発するために第１層が
局所的に注入物質に曝されることになるため、第１層の
材料も蒸発して、本体を汚染することになる。そこで、
本発明の好適例では第１層における開口を第２層の開口
よりも大きくする。そうすれば第２層が第１層を完全に
覆うことになる。従って、第２層の縁部が蒸発しても第
１層の材料が開口付近に露出しなくなるため、本体は第
１層の材料で汚染されなくなる。第１層の開口は、この
第１層をアンダーエッチングする簡単な方法で第２層の
開口よりも大きくすることができる。
【００１０】マスクは注入イオンがこのマスクを経て本
体に達し得ないような厚さに形成する。注入中にイオン
が浸透し得る平均深さは、これらのイオンを注入する材
質に依存する。例えば、半導体材料では浸透深さが比較
的大きくなる。本発明によれば、このような半導体本体
への物質の注入に際し、第２層の材料も半導体材料とす
る。このことはイオンが半導体本体に入らないようにす
るために第２層を比較的厚く形成す必要があることを意
味している。しかし、比較的厚い層に開口を極めて精巧
にあけるのは困難である。このような場合には、本体に
対して選択的に除去でき、しかも注入物質のイオンに対
する浸透深さが小さい第１層を形成すれば良い。従っ
て、例えば第１層としてはＷのような比較的重い金属を
用いるのが良い。しかし、第１層の堆積後に注入物質の
イオンに対する浸透深さが小さい材料の中間層を堆積
し、その後に第２層を堆積するのが好適である。例え
ば、第１層の材料は注入物質に対して良好な拡散障壁を
成すものとするが、この第１層の材料は必ずしも注入物
質のイオンに対する浸透深さが小さいものとする必要は
ない。注入物質のイオンに対する浸透深さが小さい材料
を中間層として堆積するため、層厚は薄くて済む。第２
層はマスク材料の蒸発によって生ずる汚染を抑える働き
もする。特に、注入深さが大きい場合におけるマスクの
総厚は、中間層がない場合よりも薄くするため、マスク
に極めて精巧な開口をあけることができる。
【００１１】本体の材料としてシリコンを用いる場合に
は珪酸燐ガラスの如きガラス又はTiか、Ｗの如き金属を
第１層用の材料として用いることができる。シリコン酸
化物（酸化珪素）又はシリコン（オキシ）ニトリド（オ
キシ窒化珪素）の第１層を堆積する場合には追加の利点
が得られる。シリコンの酸化物又は（オキシ）窒化物は
通常の方法で簡単に堆積することができる。さらにシリ
コン酸化物及びシリコン（オキシ）窒化物に対するエッ
チング剤としてシリコンに対する選択性が極めて良好な
ものを使用でき、又同時にシリコン酸化物及び（オキ
シ）窒化物は良好な拡散障壁を形成することができる。
【００１２】シリコン本体の場合、本発明によれば第２
層用の材料としてシリコンを用いる。好ましくは多結晶
シリコン又はアモルファスシリコンの第２層を堆積す
る。多結晶及びアモルファスシリコンは例えば蒸気相
（ＣＶＤ）による蒸着により極めて簡単に堆積すること
ができる。
【００１３】
【実施例】以下図面につき本発明を実施例につき説明す
るに、各図は概略的に示したものであって、実寸図示し
たものではない。図１はデバイス、好ましくは半導体デ
バイスを製造する本発明による方法を示し、この方法で
は本体１の表面２の上に、この本体１まで下方に延在す
る開口４を具えているマスク３を設け、その後開口４を
経て本体１内に或る物質５を注入してからマスク３を再
び除去する。物質５の注入時には、この物質のイオンを
電界中にて加速して、これらのイオンに十分なエネルギ
ー（20keV −４MeV)を与えて、これらのイオンを開口４
を経て本体１内に浸透させるようにする。物質５のイオ
ンは本体１内にて中和される。注入物質５は熱処理によ
って本体１内に組込まれる。注入により引き起こされる
本体への損傷も熱処理中に修復される。特に埋込み層を
形成する場合に、物質５を比較的多量のドーズ量（例え
ば1016cm-2)で注入すると、本体１への損傷が大きくな
り、注入後の熱処理は全ての損傷を修復するのには不十
分である。このような場合には、注入中に予じめ本体１
の温度を約300 ℃〜500 ℃に上げておく。そうすれば損
傷部分を注入処理そのものの期間中に修復することがで
きる。注入を高温で行なうことにより、埋込み層又は表
面層も構造的に良好なものとすることができる。本体１
は例えばシリコン、ゲルマニウム又はガラスとすること
ができ、マスク３は例えばフォトレジスト、シリコン酸
化物又はタングステンの如き金属とすることができる。
マスク３は本体１の表面２に層を堆積して形成すること
ができる。この層に写真平板技法及び通常のエッチング
法を用いて開口４を形成する。物質の注入後は、マスク
３の材料を本体１の材料に対して選択的にエッチング除
去することによりマスク３を表面２から除去する。
【００１４】特に半導体技術では、ドーパントを局所的
に与えたり、又は埋込み導体層又は絶縁体を製造したり
するために注入処理が頻繁に行われる。しかし実際には
注入中に本体１が汚染されて、本体の特性が悪影響を受
けるために問題が生じている。
【００１５】本発明によれば、第１層６及び第２層７を
表面２の上に順次堆積し、これらの層には開口４を形成
し、第１層６は本体１の材料に対して選択的に除去し得
るようにし、且つ第２層７は本体１と同じ材料で構成す
るようにしてマスク３を形成する。本発明は、マスク３
の材料が物質５のエネルギッシュなイオンとの接触によ
り蒸発すると云う認識に基いて成したものである。マス
ク３の材料は特に物質を比較的高いドーズ量（例えば、
1016cm-2以上) で注入する場合に蒸発する。この場合
に、マスク3 の材料が開口４を経て本体１を汚染するこ
とになる。従って、コンダクタンスの如き電気的特性お
よび本体１の被エッチング性が不所望に変化してしま
う。そこで、本発明による方法ではエネルギッシュなイ
オンが接触する層を第２層７とし、この層を本体１と同
じ材料で形成する。そうすれば、物質５のエネルギッシ
ュなイオンにより蒸発して、本体１内に組込まれること
のあるマスク３の材料が本体１そのものの材料と同じと
なる。従って本体１がマスク材料で汚染されなくなる。
【００１６】物質５の注入中に、この物質は開口４を経
て本体１内に組込まれるだけでなく、マスク３内にも組
込まれる。マスク３はイオンがこのマスクを経て本体１
の表面２に達し得ないような厚さに形成する。しかし、
注入中又は注入後に行われる加熱処理中に物質５がマス
ク３から本体１内に拡散し得る。そこで、本発明による
方法では、第１層６及び第２層７を堆積してマスク３を
形成する。第１層６はマスク内に注入される物質５に対
する拡散障壁として作用する。しかし第１層６はさらに
多くの機能を果す。この第１層６は本来第２層７に対す
るボンディング層としても用いられ、又第１層６は本体
１の表面２を侵蝕せずにマスク３を選択的に除去できる
ようにする働きもする。第１層６用に使用できる材料に
は例えば、燐シリケートガラスの如きガラス又はセラミ
ック材料、シリコンの如き半導体の酸化物か、窒化物或
いはTiか、Ｗの如き金属がある。第１層６に対する材料
は、この第1 層6 をエッチングする際の選択度、第１層
６が注入物質５に対して拡散障壁を形成する度合い及び
第１層６を形成する容易度などについて知られているデ
ータに基いて正確に選定することができる。
【００１７】マスク３は、例えばこのマスクをホトレジ
ストで覆い、次にホトレジストを開口４だけがこのホト
レジストで充填されるまでエッチングしてから、その後
に通常のエッチング技法により第２層７及び第１層６を
順次除去し、その後ホトレジストを除去して除去するこ
とができる。マスク３は第１層６を除去するリフト−オ
フ技法で除去するのが好適である。その理由は、本発明
ではこの層６を本体１の材料に対して選択的に除去し得
るからである。層６は通常の方法例えば湿潤化学エッチ
ング技法により除去することができ、この方法では第１
層６を選択的に侵蝕するも、本体１には影響を及ぼさな
いエッチング液を用いる。従って、マスク全体を簡単に
除去することができる。
【００１８】第１層６はリフト−オフ処理中に除去され
る。第２層７の部分がリフト−オフ中に本体１に付着し
てもこの第２層７は本体１と同じ材料である。マスク３
の残物はリフト−オフ後に浴をメガ単位の速度で（メガ
ソニカリーに）振動させて浴内で除去するのが好適であ
る。このようにすればマスクは一層迅速に、しかも良好
に除去される。
【００１９】本体１への物質の注入は第１層６及び第２
層７の開口４を経て行われる。長期注入の場合には開口
４の縁部に沿う第２層７の材料が蒸発する。この場合に
第１層６の材料は斯様な位置にさらされることになり、
その後第１層６の材料も物質５のイオンとの接触により
蒸発する。この第１層６の材料は第２層７の材料とは異
なり、従って本体１の材料とも異なるため、本体１は汚
染されることになる。本発明による方法では、第１層６
に第２層７に形成する開口よりも大き目の開口４を形成
して、第２層が第１層に完全にオーバラップするように
する（図１参照）。こうすれば、開口４の近くの第２層
７の縁部が蒸発しても第１層の材料は物質５のイオンに
さらされないため、第１層６の材料で本体１が汚染され
なくなる。第１層６における開口４は、例えば等方性エ
ッチングする湿潤化学エッチング剤で第１層６をアンダ
ーエッチングする簡単な方法にて第２層７の開口よりも
大きく形成することができる。
【００２０】イオンが本体又は所定の材料層内に注入さ
れると、これらのイオンは所定の深さに浸透し、その深
さは特にイオンの原子量、加速エネルギー及びイオンが
注入される材料に依存する。浸透深さとは、本体又は層
内における注入物質の濃度が最大値を呈する位置と、イ
オンが浸透した本体又は層の表面との間の距離を意味す
るものとする。この場合の注入物質の濃度分布は通常の
方法でバラツキσで特徴付けることができる。半導体の
技術分野では馴染みのシリコン、シリコン酸化物、シリ
コン（オキシ）ニトリドだけでなく、通常のホトレジス
トの如き多くの材料はイオンに対して同等の浸透深さを
呈する。マスク３は、イオンがこのマスク３を経て本体
１に達し得ないような厚さに形成する。第２層７の材料
は本体の材料と同じ材料であるため、特に、比較的深い
注入を必要とする場合には、マスク３を比較的厚くする
必要がある。しかし、この比較的厚い層に開口４を極め
て精巧に形成するのは困難である。このような場合に
は、本体に対して選択的に除去することができ、しかも
物質５のイオンに対する浸透深さも小さい第１層６を形
成するのが良い。例えば、第１層６はモリブデン又はタ
ングステンの如き金属層とするか、又は軽過ぎない別の
金属層とすることができる。しかし、第１層６の堆積後
に、物質５のイオンに対する浸透深さが小さい材料の中
間層８を堆積し、その上に第２層７を堆積してから開口
４をあける（図２参照）のが好適である。この方法によ
れば融通性に富む。第１層６の材料としては物質５及び
中間層８に対して良好な拡散障壁となるものを用いる
が、この第１層６は必ずしも物質５のイオンに対する浸
透深さが小さいものとする必要はない。中間層８として
イオンに対する浸透深さが小さい材料を堆積するため、
層厚は薄くて良い。第２層７は、この場合にもマスク材
料の蒸発によって生ずる不純物を抑える働きをする。こ
の場合のマスク３の総厚は中間層８がない場合よりも薄
くすることができるため、マスク３に開口４を極めて精
巧にあけることができる。
【００２１】シリコン製の本体１に物質を注入する場合
には、シリコン酸化物又はシリコン（オキシ）ニトリド
の第１層６を堆積するのが有利である。シリコンの酸化
物又は（オキシ）ニトリドは通常の技法で簡単に堆積す
ることができる。シリコン酸化物及び（オキシ）ニトリ
ド用のエッチング剤としては、シリコンに対して極めて
良好な選択性を呈するものを利用でき、又同時にシリコ
ンの酸化物及び（オキシ）ニトリドは多くの材料に対し
て良好な拡散障壁を成す。本発明によれば、この場合に
も第２層７用の材料としてシリコンを用いる。好ましく
は多結晶又はアモルファスシリコンの第２層７を堆積す
る。多結晶及びアモルファスシリコン層は、例えば蒸気
層からの蒸着（ＣＶＤ）によるような通常の方法により
極めて簡単に設けることができる。
【００２２】実施例１：シリコン半導体本体にコバルト
を注入して、“パーミアブル ベース”トランジスタ用
の障壁層を形成する。 図３に概略図示するようなパーミアブルベーストランジ
スタを本発明による方法により製造する。図面には便宜
上１つのトランジスタしか示してないが、実際には半導
体本体１に多数のトランジスタを同時に製造することが
できる。図3aは図3bの線Ａ−Ａでの断面図である。図3b
はトランジスタの平面図であり、図3cは図3bの線Ｂ−Ｂ
での断面図である。パーミアブル ベーストランジスタ
は高度にドープしたｎ形基板１′（Asを1018cm-3ドープ
した）と、弱くドープしたｎ形エピタキシャル層１″
（Ｐを1015cm-3ドープした）とで形成した半導体本体１
を具えている。エミッタ10は表面２にあり、これは導電
層により指状に形成し、この指状のエミッタを金属層11
により相互接続する。表面２の下側の所定の深さの所に
は指状の埋込み導体層12があり、これはベース電極を形
成する。指状ベース電極12を埋込み導体層13に接続す
る。この埋込み導体層13は高度にドープしたｎ形領域14
を経て表面まで通じており、高ドープ領域14のこの表面
個所に導体層15を設ける。半導体本体１の裏側にはコレ
クタとして作用する金属層17を設ける。パーミアブルベ
ーストランジスタは、熱シリコン酸化物の第１層６を通
常の方法でシリコン半導体本体１の表面２上に湿潤酸素
中で酸化により50nmの厚さに成長させる（図４参照）本
発明による方法により製造する。多結晶シリコンの第２
層７は気相から低圧蒸着（ＬＰＣＶＤ）により第１層６
の上に通常の方法にて450nmの厚さに形成する。次いで
多結晶シリコンの第２層７にホトレジスト20を設け、こ
れに写真平板法及びエッチング法により開口４をあけ
る。次に第２層７に塩素を含むプラズマエッチング法に
より開口４をあける。このようなエッチング法は多結晶
シリコンをシリコン酸化物に対して選択的にエッチング
する。次いでシリコン酸化物の第１層６に弗化炭素物
（ＣＦ4 ）及び水素を含む反応プラズマエッチング法に
より開口４をあける。このエッチング法はシリコンに対
して選択性が高いため、第１層だけがエッチングされる
だけで、半導体本体１はエッチング剤によって侵蝕され
ることはない。第１層６の開口４を第２層７の開口より
も多少大き目に作るために、シリコン酸化物の第１層６
は弗化アンモニウムで緩衝させたＨＦ溶液（１：７）中
にて軽くエッチングする。次いでホトレジストを除去す
る。図１は開口４をあけたマスク３が半導体本体１の表
面２にある状態を示している。次に、注入物質５として
のコバルトを400keVのエネルギーで開口４を経て３・10
17cm-2のドーズ量にまで注入して、ベース電極用の埋込
み導体層12及び13を形成する。このコバルトの注入中、
半導体本体を450 ℃の温度に保って、注入中に生ずる損
傷を予じめ部分的に修復するようにする。次に、注入中
に生ずる損傷を２段階にて修復し、注入コバルトを珪化
コバルトから成る良好な導電性を呈する埋込み層12及び
13に変える。第１段階では半導体本体１を600 ℃の温度
で１時間加熱処理し、所謂“プレーアニール”する。第
２段階では1000℃で30分間加熱処理する。この第２段階
の後に、約300nm の深さの所に約100nm の厚さの珪化コ
バルト層12及び13が形成された。次いで、第１層６及び
第２層７を具えていてるマスクを第１層６が除去される
ようにして除去する。このために、弗化アンモニウムで
緩衝させたＨＦ溶液（１：７）中に半導体本体を入れ
る。シリコン酸化物の第１層６はこの溶液中に溶解され
るため、第１層６及び第２層７は表面２から除去され
る。残存するマスク部分を除去るために、半導体本体を
H2O2／NH3 ／H2O （１：１：５）の水溶中にてメガソニ
カリーに振動させる。この場合に、半導体本体１の表面
は侵蝕されない。物質の注入中に半導体本体1 はマスク
の材料で汚染されなかった。次いで高ドープ領域14を通
常の方法、例えばＰを深く拡散させて形成し、ベース電
極の埋込み導体層13を表面２に接続する。次に、金属
層、例えばコバルトを表面２の上に、例えばスパッタリ
ング法により堆積してから、この層をパターン化して、
指状のエミッタ10、導電層11及び15を形成する。次い
で、半導体本体の裏側16に金属層17、例えばアルミニウ
ム層を設ける。斯様にして製造されるパーミアブルベー
ストランジスタは、表面上のエッチング侵蝕によるエミ
ッタとベースとの間の短絡を生ぜしめることなく製造す
ることができる。斯くして製造したトランジスタは高周
波特性が極めて良好であった。
【００２３】実施例２：シリコン半導体本体にニッケル
を注入して、バイポーラパワートランジスタ用の埋込み
層を形成する。 バイポーラパワートランジスタの断面図を図５に概略的
に示してある。この図には便宜上１つのトランジスタし
か示してないが、実際には半導体本体に多数のトランジ
スタを同時に製造することができる。ＮＰＮ形のパワー
トランジスタはｐ形にドープした基板１′と、弱くドー
プしたｎ形のエピタキシャル層１″とから成る厚さ１μ
m の半導体本体１を具えている。エピタキシャル層１″
内にはｐ形ドープ領域30と、高度にドープしたｎ形領域
31とがある。これらの領域30及び31はトランジスタのベ
ース及びエミッタとしてそれぞれ作用する。表面２の下
側の或る深さの所に埋込み導体層32があり、これはコレ
クタへの低オーム接続を成す。導体層32は高ドープｎ形
領域33を経て表面２に電気的に接続される。高ドープｐ
形領域34はトランジスタを隔離させる働きをする。この
パワートランジスタを本発明による方法により製造す
る。このために、半導体本体１の表面２に低圧化学蒸着
（ＬＰＣＶＤ）によりシリコン窒化物の第１層６を50nm
の厚さに堆積する（図６参照）。次いでこの第１層の上
にＷＦ6 とＨ2 の混合物による通常のＣＶＤ法によって
0.5 μm 厚のタングステン中間層８を堆積する。次にこ
の中間層８の上に気相による低圧蒸着（ＬＰＣＶＤ）に
よって通常の方法で200nm 厚の多結晶シリコンの第２層
７を設ける。多結晶シリコンの第２層７にはホトレジス
ト20を被着し、これに写真平板法及びエッチング法によ
り開口４をあける。次いで塩素を含むプラズマエッチン
グ法により第２層７にも開口４をあける。タングステン
の中間層８にはCF4 による通常のエッチング法によりエ
ッチングして開口４をあけることができる。次に、CH2F
2 を含む反応プラズマエッチング法によりシリコン窒化
物の第１層６に開口４をあける。そして、注入物質５と
してのニッケルを２MeV のエネルギーで開口４を経て３
・1017cm-2のドーズ量で注入して、コレクタ接続用の埋
込み導体層32を形成する。このニッケルの注入中、半導
体本体１を400 ℃の温度に保って、注入中に生ずる損傷
を予じめ部分的に修復するようにする。次に注入中に生
ずる損傷を２段階にて修復し、注入ニッケルを珪化ニッ
ケルから成る良好な導電性を呈する埋込み層32にする。
第１段階では半導体本体１を600 ℃の温度で１時間加熱
処理し、所謂プレーアニールする。第２段階で1000℃で
30分間加熱処理する。この第２段階の後に、約１μm の
深さの所に約150nm の厚さの珪化ニッケル層32が形成さ
れた。次いで第１層６を除去することにより、この第１
層６と、中間層８と、第２層７とを具えているマスクを
除去する。このために、本体をH3PO4 の溶液中に入れ
る。この溶液で第１層の窒化シリコンが溶解されること
により、第１層６並びに中間層８及び第２層７がリフト
−オフ法によって表面から除去される。マスクの残存物
は半導体本体１をH2O2／NH3 ／H2O （１：１：５）の水
溶液を入れた浴内にてメガソニカリーに振動させること
により除去する。物質の注入中に半導体本体１はマスク
の材料で汚染されなかった。次いで領域30, 31, 33及び
34をｎ及びｐ形ドーパントにより通常の方法で製造す
る。エミッタ、ベース及びコレクタ領域を通常の金属層
（図示せず）に接触させる。このようにして製造したパ
ワートランジスタは極めて良好な特性を呈する。従っ
て、コレクタの内部抵抗は低く、しかもトランジスタは
高電力を切り換えることができる。
【００２４】実施例３：光学デバイス用のけい光層を製
造するために石英ガラス本体にエルビウムを注入する。 石英ガラスの本体１（アモルファスシリコン酸化物）の
表面２上にＬＰＣＶＤ法によりシリコン窒化物の第１層
６を750nm の厚さに蒸着する（図１参照）。この第１層
６の上にテトラエトキシシラン蒸気（ＴＥＯＳ）からの
蒸着によりシリコン酸化物の第２層７を1.0 μm の厚さ
に設ける。次いでこのシリコン酸化物の第２層７にホト
レジストを被着し、このホトレジストに写真平板法及び
エッチング法により開口４をあける。次に、弗化炭素(C
F4) と水素を含む反応プラズマエッチング法で第２層７
に開口４をあける。そして、CH2F2 を含むプラズマエッ
チング法でシリコン窒化物の第１層６にも開口４をあけ
る。このエッチング法はシリカに対して選択性があるた
め、第１層だけがエッチングされて、本体１はエッチン
グされない。次いでホトレジストを除去する。そして、
注入物質５としてのエルビウムを3.5MeVのエネルギー
(Er+++ イオン) で開口４を経て５・1015cm-2のドーズ
量に注入する。この注入中に本体１を常温に保つ。注入
中に生ずる損傷は本体１を10-6トルの圧力で、しかも90
0 ℃の温度で１時間標準の炉内に入れて修復する。注入
されたエルビウムは表面２の下方約1.25μm の深さに約
0.5 μmの厚さの層として存在する。次に第１マスク層
６を除去することにより第１層と第２層７とから成るマ
スクを除去する。このために本体１をH3PO4 の溶液に入
れる。この溶液で第１層６の窒化珪素は溶解して、第１
層６と第２層７が表面から除去される。エルビムウの注
入中に本体１はマスク材料により汚染されなかった。エ
ルビウム層は1.54μm の波長で強いけい光特性を呈し
た。このような層は例えばレーザ及びオプトエレクトロ
ニック技法における導波管を構成するのに用いることが
できる。
【００２５】なお、物質は基板上の層内に注入すること
もできる。従って第３番目の例では、エルビウムを例え
ばシリコン基板上の10μm の厚さの石英ガラス中に注入
することもできる。このような場合に、「本体の材料」
とは「層の材料」のことであることは明らかである。
【００２６】本発明は上述した例のみに限定されるもの
でなく、幾多の変更を加え得ること勿論である。本発明
は半導体本体への物質の注入中におけるマスクによる半
導体本体の極めて低い汚染レベルが所望される場合に常
に用いることができる。
【図面の簡単な説明】
【図１】本発明による方法によって形成した第１及び第
２層を具えているマスクを示す断面図である。
【図２】本発明による方法によって形成した第１層と第
２層との間に中間層を具えているマスクを示す断面図で
ある。
【図３】本発明による方法によって製造した埋込みベー
ス層を有する所謂パーミアブルトランジスタを示す断面
及び平面図である。
【図４】パーミアブルベーストランジスタの一製造段階
における断面図である。
【図５】本発明による方法によって形成した埋込み導体
層を具えているパワートランジスタを示す断面図であ
る。
【図６】埋込み導体層を具えているパワートランジスタ
の一製造段階における断面図である。
【符号の説明】
１ 本体（半導体本体） ２ 表面 ３ マスク ４ 開口 ５ 注入物質 ６ 第１層 ７ 第２層 ８ 中間層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨゼフ ヤコブス マリア オッテンハイ ム オランダ国 ローゼンダール ツワーンホ ッフストラート ２ (72)発明者 ヨハンナ マリア ランベティナ ファン ローエイ ムルデル オランダ国 5621 ベーアー アインドー フェンフルーネヴァウツウェッハ １ (56)参考文献 特開 昭62−46517（ＪＰ，Ａ) 特開 平１−173713（ＪＰ，Ａ) 特開 昭50−81264（ＪＰ，Ａ)

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 露出している本体の表面上に該本体まで
    下方に延在する開口を有しているマスクを設け、その後
    前記開口を経て本体に注入物質を注入して埋込み層を形
    成してから前記マスクを除去してデバイスを製造する方
    法において、前記本体の表面上に第１及び第２層を順次
    堆積し、且つこれらの層に開口をあけて前記マスクを形
    成すると共に、前記第１層を前記本体の材料に対して選
    択的に除去できるものとし、前記第２層を本体と同じ材
    料で構成することを特徴とするデバイスの製造方法。
  2. 【請求項２】 前記物質を１０16イオン／cm2 以上のド
    ーズ量で注入することを特徴とする請求項１に記載の方
    法。
  3. 【請求項３】 前記第１層の除去によるリフト−オフ法
    によりマスクを除去することを特徴とする請求項１に記
    載の方法。
  4. 【請求項４】 マスクの残存物をリフト−オフ処理後に
    メガソニカリーに振動する浴内にて除去することを特徴
    とする請求項３に記載の方法。
  5. 【請求項５】 前記第１層に第２層よりも大きな開口を
    あけることを特徴とする請求項１〜４のいずれか一項に
    記載の方法。
  6. 【請求項６】 前記第１層の堆積後に、前記注入物質の
    イオンに対する浸透深さが小さい材料の中間層を堆積
    し、その後に前記第２層を堆積することを特徴とする請
    求項１〜５のいずれか一項に記載の方法。
  7. 【請求項７】 前記本体をシリコンとし、この本体の上
    に酸化シリコン又は（オキシ）窒化シリコンの第１層を
    堆積することを特徴とする請求項１〜６のいずれか一項
    に記載の方法。
  8. 【請求項８】 多結晶又はアモルファスシリコンの第２
    層を堆積することを特徴とする請求項７に記載の方法。
JP4252881A 1991-09-23 1992-09-22 デバイスの製造方法 Expired - Fee Related JPH0785470B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP91202455 1991-09-23
NL91202455:1 1991-09-23

Publications (2)

Publication Number Publication Date
JPH05206052A JPH05206052A (ja) 1993-08-13
JPH0785470B2 true JPH0785470B2 (ja) 1995-09-13

Family

ID=8207892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4252881A Expired - Fee Related JPH0785470B2 (ja) 1991-09-23 1992-09-22 デバイスの製造方法

Country Status (3)

Country Link
US (1) US5354697A (ja)
JP (1) JPH0785470B2 (ja)
DE (1) DE69230988T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448111A (en) * 1993-09-20 1995-09-05 Fujitsu Limited Semiconductor device and method for fabricating the same
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US6884698B1 (en) 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
JP2006332180A (ja) * 2005-05-24 2006-12-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP6642465B2 (ja) * 2017-01-20 2020-02-05 豊田合成株式会社 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081264A (ja) * 1973-11-16 1975-07-01
GB1545208A (en) * 1975-09-27 1979-05-02 Plessey Co Ltd Electrical solid state devices
JPS5957479A (ja) * 1982-09-27 1984-04-03 Mitsubishi Electric Corp Ｍｏｓ形半導体不揮発性メモリ装置の製造方法
JPS59110169A (ja) * 1982-12-15 1984-06-26 Toshiba Corp 半導体装置の製造方法
JPS6077460A (ja) * 1983-10-04 1985-05-02 Nec Corp 半導体装置の製造方法
JPS6246517A (ja) * 1985-08-23 1987-02-28 Rohm Co Ltd イオン打込みにおけるマスク構造
US4755477A (en) * 1987-03-24 1988-07-05 Industrial Technology Research Institute Overhang isolation technology
US5093280A (en) * 1987-10-13 1992-03-03 Northrop Corporation Refractory metal ohmic contacts and method
JPH01173713A (ja) * 1987-12-28 1989-07-10 Mitsubishi Electric Corp 半導体装置
JPH02309663A (ja) * 1989-05-25 1990-12-25 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5132241A (en) * 1991-04-15 1992-07-21 Industrial Technology Research Institute Method of manufacturing minimum counterdoping in twin well process

Also Published As

Publication number Publication date
JPH05206052A (ja) 1993-08-13
US5354697A (en) 1994-10-11
DE69230988D1 (de) 2000-06-08
DE69230988T2 (de) 2000-11-30

Similar Documents

Publication Publication Date Title
JPH0785470B2 (ja) デバイスの製造方法
US6140024A (en) Remote plasma nitridation for contact etch stop
GB2110876A (en) Formation of submicron features in semiconductor devices
KR19980033385A (ko) 측면 방향 게터링을 이용한 반도체 장치 제조 방법
FR2508704A1 (fr) Procede de fabrication de transistors bipolaires integres de tres petites dimensions
JP3193402B2 (ja) 半導体装置の製造方法
JP2000082682A (ja) 半導体―絶縁層の製造方法及びそれを有する素子の製造方法
EP0076105A2 (en) Method of producing a bipolar transistor
JPH08162433A (ja) イオンドーピング装置のクリーニング方法
EP0076106A2 (en) Method for producing a bipolar transistor
JPH1197451A (ja) 半導体装置の製法
JPH08293465A (ja) 半導体装置の製造方法
EP0107437B1 (en) Method of producing a semiconductor device comprising a bipolar transistor and a schottky barrier diode
JP3388590B2 (ja) ダイオード又はショットキークランプトランジスタを製造する方法
JPH08250484A (ja) 安定な砒素ドープ半導体素子の製造方法
JPH05190481A (ja) 基板中のドープ領域製造方法
RU2244985C1 (ru) Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем
JP2002270813A (ja) 半導体装置の製造方法
JPH0243336B2 (ja)
EP0534530B1 (en) Method of manufacturing a device whereby a substance is implanted into a body
JPH11168210A (ja) 半導体装置の製造方法
JPH07273342A (ja) 薄膜トランジスタの製造方法
JPS6220711B2 (ja)
JP3104658B2 (ja) 半導体装置の製造方法
JP3224432B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees