JPH0519293A - 薄膜電界効果型トランジスタ素子アレイ - Google Patents
薄膜電界効果型トランジスタ素子アレイInfo
- Publication number
- JPH0519293A JPH0519293A JP16855191A JP16855191A JPH0519293A JP H0519293 A JPH0519293 A JP H0519293A JP 16855191 A JP16855191 A JP 16855191A JP 16855191 A JP16855191 A JP 16855191A JP H0519293 A JPH0519293 A JP H0519293A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- electrode
- thin film
- field effect
- film field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000011159 matrix material Substances 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 24
- 229910052804 chromium Inorganic materials 0.000 description 13
- 239000011651 chromium Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 101000773184 Homo sapiens Twist-related protein 1 Proteins 0.000 description 6
- 102100030398 Twist-related protein 1 Human genes 0.000 description 6
- 239000011521 glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 102100040615 Homeobox protein MSX-2 Human genes 0.000 description 1
- 101000967222 Homo sapiens Homeobox protein MSX-2 Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 208000015842 craniosynostosis 2 Diseases 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】従来のアクティブマトリクス型液晶ディスプレ
イは、ドレインバスラインとゲートバスラインの交差部
に容量が生じ、この容量を介してドレイン信号がゲート
信号の立ち上がり波形を変化させることにより、ドレイ
ン波形が上下非対称になるという問題があった。本発明
はこの容量の影響を減少し、液晶にかかる電圧を上下対
称にすることで、フリッカ等の無い高画質の画像を実現
するものである。 【構成】ドレインバスラインとゲートバスラインの交差
部に、コモン電極に接続されたシールド電極を挿入し、
一方のバスラインの影響が他方のバスラインに及ばない
ようにする。
イは、ドレインバスラインとゲートバスラインの交差部
に容量が生じ、この容量を介してドレイン信号がゲート
信号の立ち上がり波形を変化させることにより、ドレイ
ン波形が上下非対称になるという問題があった。本発明
はこの容量の影響を減少し、液晶にかかる電圧を上下対
称にすることで、フリッカ等の無い高画質の画像を実現
するものである。 【構成】ドレインバスラインとゲートバスラインの交差
部に、コモン電極に接続されたシールド電極を挿入し、
一方のバスラインの影響が他方のバスラインに及ばない
ようにする。
Description
【０００１】
【産業上の利用分野】本発明は、特にアクティブマトリ
クス型液晶ディスプレイに用いる、薄膜電界効果型トラ
ンジスタ素子アレイに関するものである。
クス型液晶ディスプレイに用いる、薄膜電界効果型トラ
ンジスタ素子アレイに関するものである。
【０００２】
【従来の技術】図５は従来の薄膜電界効果型トランジス
タ素子アレイの一画素を示す平面図、図６は図５のＡ−
Ａ′断面図である。図７は図５の１画素分の等価回路図
で、バスラインの交差部の容量を考慮してある。図８は
ゲートバスライン、ドレインバスライン、コモンバスラ
インに入力される電圧波形を、図９及び図１０はそれぞ
れ図８のＮフレーム目、Ｎ＋１フレーム目の信号が入力
された場合のゲート電極及びドレイン電極での信号波形
を示す図である。図５において１、２、４はそれぞれ薄
膜電界効果型トランジスタ素子アレイのクロムゲートバ
スライン、クロムドレインバスライン、クロムコモンバ
スラインである。これらはガラス基板１０上に形成され
ている。２８ａ，２８ｂ，２８ｃはそれぞれ薄膜電界効
果型トランジスタ素子のクロムソース電極、クロムゲー
ト電極、クロムドレイン電極で、これらとアモルファス
シリコンのチャネル部２９とで薄膜電界効果型トランジ
スタ素子１４を形成する。図６に示すように、クロムゲ
ートバスライン１とクロムドレインバスライン２の交差
部は、第１の絶縁膜８を介して絶縁されている。その結
果、図７に示すようなＣCRS なる容量がゲートバスライ
ンとドレインバスラインの交差部に生じる。
タ素子アレイの一画素を示す平面図、図６は図５のＡ−
Ａ′断面図である。図７は図５の１画素分の等価回路図
で、バスラインの交差部の容量を考慮してある。図８は
ゲートバスライン、ドレインバスライン、コモンバスラ
インに入力される電圧波形を、図９及び図１０はそれぞ
れ図８のＮフレーム目、Ｎ＋１フレーム目の信号が入力
された場合のゲート電極及びドレイン電極での信号波形
を示す図である。図５において１、２、４はそれぞれ薄
膜電界効果型トランジスタ素子アレイのクロムゲートバ
スライン、クロムドレインバスライン、クロムコモンバ
スラインである。これらはガラス基板１０上に形成され
ている。２８ａ，２８ｂ，２８ｃはそれぞれ薄膜電界効
果型トランジスタ素子のクロムソース電極、クロムゲー
ト電極、クロムドレイン電極で、これらとアモルファス
シリコンのチャネル部２９とで薄膜電界効果型トランジ
スタ素子１４を形成する。図６に示すように、クロムゲ
ートバスライン１とクロムドレインバスライン２の交差
部は、第１の絶縁膜８を介して絶縁されている。その結
果、図７に示すようなＣCRS なる容量がゲートバスライ
ンとドレインバスラインの交差部に生じる。
【０００３】
【発明が解決しようとする課題】バスライン間に図７の
ＣCRS のような結合容量が生じると、ＣCRS を介してゲ
ート、ドレイン信号が相互に影響を及ぼすことになる。
ＣCRS のような結合容量が生じると、ＣCRS を介してゲ
ート、ドレイン信号が相互に影響を及ぼすことになる。
【０００４】各バスラインに図８のような信号が入力さ
れている場合、このときの各電極波形は図９及び図１０
に示すようになる。図９には図８のＮフレーム目の場合
の電極波形を示す。このときゲート電極信号２０はＣ
CRS を介してドレイン信号２６の影響を受け、急峻な立
ち上がり及び立ち下がりの特性を示す。またゲート電極
信号２０の影響を受けドレイン電極信号２１も急峻な立
ち上がり立ち下がりの特性を示し、波形にもオーバーシ
ュート、フィールドスルー電圧の増加等の現象が現れ
る。
れている場合、このときの各電極波形は図９及び図１０
に示すようになる。図９には図８のＮフレーム目の場合
の電極波形を示す。このときゲート電極信号２０はＣ
CRS を介してドレイン信号２６の影響を受け、急峻な立
ち上がり及び立ち下がりの特性を示す。またゲート電極
信号２０の影響を受けドレイン電極信号２１も急峻な立
ち上がり立ち下がりの特性を示し、波形にもオーバーシ
ュート、フィールドスルー電圧の増加等の現象が現れ
る。
【０００５】図１０は図８のＮ＋１フレーム目の場合の
電極波形を示す。この場合は、ゲート電極信号２０はド
レイン信号２６の影響を受けて立ち上がり立ち下がり共
に波形がなまる。このときゲート信号２５の影響を受
け、ドレイン電極信号２２も波形がなまる。
電極波形を示す。この場合は、ゲート電極信号２０はド
レイン信号２６の影響を受けて立ち上がり立ち下がり共
に波形がなまる。このときゲート信号２５の影響を受
け、ドレイン電極信号２２も波形がなまる。
【０００６】本発明は、従来の入力信号は変更せず、又
開口率の低下を生じること無く、ゲートバスラインとド
レインバスラインの交差部の結合容量ＣCRS によって生
じる液晶の印加電圧の非対称を減少する薄膜電界効果型
トランジスタ素子アレイを提供することを目的とする。
開口率の低下を生じること無く、ゲートバスラインとド
レインバスラインの交差部の結合容量ＣCRS によって生
じる液晶の印加電圧の非対称を減少する薄膜電界効果型
トランジスタ素子アレイを提供することを目的とする。
【０００７】
【課題を解決するための手段】透光性絶縁基板上に、平
行な複数のゲートバスラインの平行な複数のドレインバ
スラインとがマトリクス状に形成され、前記ゲートバス
ラインと前記ドレインバスラインとに過去まれて形成さ
れる画素部にはそれぞれ薄膜電界効果型トランジスタが
形成され、各々の前記薄膜電界効果型トランジスタには
それぞれ画素電極が接続され、蓄積容量電極はコモンバ
スラインに接続されている薄膜電界効果型トランジスタ
素子アレイにおいて、前記ゲートバスラインと前記ドレ
インバスラインの交差部にシールド用電極が挿入され、
前記シールド電極が前記コモンバスラインと接続される
構造を特徴としている。
行な複数のゲートバスラインの平行な複数のドレインバ
スラインとがマトリクス状に形成され、前記ゲートバス
ラインと前記ドレインバスラインとに過去まれて形成さ
れる画素部にはそれぞれ薄膜電界効果型トランジスタが
形成され、各々の前記薄膜電界効果型トランジスタには
それぞれ画素電極が接続され、蓄積容量電極はコモンバ
スラインに接続されている薄膜電界効果型トランジスタ
素子アレイにおいて、前記ゲートバスラインと前記ドレ
インバスラインの交差部にシールド用電極が挿入され、
前記シールド電極が前記コモンバスラインと接続される
構造を特徴としている。
【０００８】
【作用】本発明の薄膜電界効果型トランジスタ素子アレ
イによれば、ゲートバスラインとドレインバスラインの
交差部にシールド電極を設け、シールド電極をコモン電
極等の電位が一定の電極に接続することにより、バスラ
イン同士の結合容量が原因の信号波形の変動がなくなる
ので、ドレイン信号の立ち上がり及び立ち下がり波形が
上下対称となる。このため液晶にかかる駆動電圧が上下
対称となるので、液晶駆動波形の非対称性に起因するフ
リッカ等の画質の劣化が生じない。
イによれば、ゲートバスラインとドレインバスラインの
交差部にシールド電極を設け、シールド電極をコモン電
極等の電位が一定の電極に接続することにより、バスラ
イン同士の結合容量が原因の信号波形の変動がなくなる
ので、ドレイン信号の立ち上がり及び立ち下がり波形が
上下対称となる。このため液晶にかかる駆動電圧が上下
対称となるので、液晶駆動波形の非対称性に起因するフ
リッカ等の画質の劣化が生じない。
【０００９】
【実施例】図１は、本発明の実施例による構造を持つ薄
膜電界効果型トランジスタ素子アレイの構造を示す平面
図であり、図２は図１のＡ−Ａ′断面図である。図３は
図１の１画素分の等価回路図で、バスラインの交差部の
容量を考慮してある。図４は各電極における信号波形図
である。
膜電界効果型トランジスタ素子アレイの構造を示す平面
図であり、図２は図１のＡ−Ａ′断面図である。図３は
図１の１画素分の等価回路図で、バスラインの交差部の
容量を考慮してある。図４は各電極における信号波形図
である。
【００１０】図１において、１は金属としてクロムを使
用したクロムゲートバスライン、２はクロムドレインバ
スラインである。３はＩＴＯを用いた画素電極である。
４はクロムゲートバスラインと同時に形成されたクロム
コモンバスライン、５は蓄積容量線の上に形成されたＩ
ＴＯを用いた蓄積容量電極である。２８ａ，２８ｂ，２
８ｃはそれぞれ薄膜電界効果型トランジスタのクロムソ
ース電極、クロムゲート電極、クロムドレイン電極で、
これらとチャネル部２９とで薄膜電界効果型トランジス
タを形成する。６は金属としてクロムを用いたシールド
電極であり、７はシールド電極と蓄積容量線を接続する
コンタクトホールである。図２において、８は酸化シリ
コン（ＳｉＯ2 ）を用いた第１の絶縁膜、９は窒化シリ
コン（ＳｉＮX ）を用いた第２の絶縁膜である。１０は
ガラス基板、１１は表面保護膜である。
用したクロムゲートバスライン、２はクロムドレインバ
スラインである。３はＩＴＯを用いた画素電極である。
４はクロムゲートバスラインと同時に形成されたクロム
コモンバスライン、５は蓄積容量線の上に形成されたＩ
ＴＯを用いた蓄積容量電極である。２８ａ，２８ｂ，２
８ｃはそれぞれ薄膜電界効果型トランジスタのクロムソ
ース電極、クロムゲート電極、クロムドレイン電極で、
これらとチャネル部２９とで薄膜電界効果型トランジス
タを形成する。６は金属としてクロムを用いたシールド
電極であり、７はシールド電極と蓄積容量線を接続する
コンタクトホールである。図２において、８は酸化シリ
コン（ＳｉＯ2 ）を用いた第１の絶縁膜、９は窒化シリ
コン（ＳｉＮX ）を用いた第２の絶縁膜である。１０は
ガラス基板、１１は表面保護膜である。
【００１１】図３に図１の１画素分の等価回路を示す。
図７と異なるのは、バスライン間に形成された結合容量
がＣCRS1とＣCRS2に分割され、その中点がコモン電極１
９を介してコモンバスライン４に接続されている点であ
る。この結果、バスライン間に結合容量が存在してもコ
モン電極側の電位はコモン電位に固定されているので、
結合容量を介して他の信号に影響を与えることはない。
よって図４に示すように、ゲート信号はＮフレーム目、
Ｎ＋１フレーム目共にゲート電極信号波形２０は一致
し、ドレイン電極信号２１，２２にもゲート信号の影響
による波形の変形は発生しないので、上下対称の波形が
得られることになる。
図７と異なるのは、バスライン間に形成された結合容量
がＣCRS1とＣCRS2に分割され、その中点がコモン電極１
９を介してコモンバスライン４に接続されている点であ
る。この結果、バスライン間に結合容量が存在してもコ
モン電極側の電位はコモン電位に固定されているので、
結合容量を介して他の信号に影響を与えることはない。
よって図４に示すように、ゲート信号はＮフレーム目、
Ｎ＋１フレーム目共にゲート電極信号波形２０は一致
し、ドレイン電極信号２１，２２にもゲート信号の影響
による波形の変形は発生しないので、上下対称の波形が
得られることになる。
【００１２】図１のような構成で実際に薄膜電界効果型
トランジスタ素子アレイを作製した場合、ゲートとドレ
インのバスライン同士の交差部の結合容量による干渉は
無視できる値になった。この結果ドレイン信号によるゲ
ート信号の変動の影響が無くなるため、液晶にかかる電
圧が上下対称の交流になり、フリッカ等の画質を劣化す
る要因が減少し、高画質の表示を得ることが出来た。
トランジスタ素子アレイを作製した場合、ゲートとドレ
インのバスライン同士の交差部の結合容量による干渉は
無視できる値になった。この結果ドレイン信号によるゲ
ート信号の変動の影響が無くなるため、液晶にかかる電
圧が上下対称の交流になり、フリッカ等の画質を劣化す
る要因が減少し、高画質の表示を得ることが出来た。
【００１３】本実施例においては、画素電極及び蓄積容
量電極としてＩＴＯを用いたが、Ｉｎ2 Ｏ3 やＳｎＯ2
も使用できる。またゲート絶縁膜として、ＳｉＮX のか
わりにＳｉＯ2 を用いてもよい。さらにゲートバスライ
ン、ドレインバスライン及び蓄積容量電極のクロムのか
わりに、Ｔａ，Ａｌ，Ｍｏ，Ｔｉ等の他の金属を用いる
ことも可能である。
量電極としてＩＴＯを用いたが、Ｉｎ2 Ｏ3 やＳｎＯ2
も使用できる。またゲート絶縁膜として、ＳｉＮX のか
わりにＳｉＯ2 を用いてもよい。さらにゲートバスライ
ン、ドレインバスライン及び蓄積容量電極のクロムのか
わりに、Ｔａ，Ａｌ，Ｍｏ，Ｔｉ等の他の金属を用いる
ことも可能である。
【００１４】
【発明の効果】以上述べてきたように、本発明の薄膜電
界効果型トランジスタ素子アレイによれば、バスライン
の交差部の容量が原因のゲート信号とドレイン信号の干
渉を減少することが出来る。この構造を用いてパネルを
作製したところ、従来と同様の信号を用い、従来のパネ
ルと同様の開口率を維持したまま、バスライン相互の影
響によるドレイン信号波形の上下非対称を抑えることが
出来、その結果生じるフリッカ等の画質の劣化の無いデ
ィスプレイを実現することができた。
界効果型トランジスタ素子アレイによれば、バスライン
の交差部の容量が原因のゲート信号とドレイン信号の干
渉を減少することが出来る。この構造を用いてパネルを
作製したところ、従来と同様の信号を用い、従来のパネ
ルと同様の開口率を維持したまま、バスライン相互の影
響によるドレイン信号波形の上下非対称を抑えることが
出来、その結果生じるフリッカ等の画質の劣化の無いデ
ィスプレイを実現することができた。
【図１】本発明の薄膜電界効果型トランジスタ素子アレ
イの一画素分の平面図である。
イの一画素分の平面図である。
【図２】図１のＡ−Ａ′断面図である。
【図３】本発明の１画素分の等価回路図である。
【図４】本発明による各電極の信号波形図である。
【図５】従来の薄膜電界効果型トランジスタ素子アレイ
の一画素分の平面図である。
の一画素分の平面図である。
【図６】図３のＡ−Ａ′断面図である。
【図７】従来の１画素分の等価回路図である。
【図８】各バスラインへの入力信号波形図である。
【図９】従来のＮフレーム目の電極の信号波形図であ
る。
る。
【図１０】Ｎ＋１フレーム目の電極の信号波形図であ
る。
る。
１ クロムゲートバスライン ２ クロムドレインバスライン ３ 画素電極 ４ クロムコモンバスライン ５ 蓄積容量ＩＴＯ電極 ６ シールド電極 ７ コンタクトホール ８ 第１の絶縁膜 ９ 第２の絶縁膜 １０ ガラス基板 １１ 表面保護膜 １４ 薄膜電界効果型トランジスタ素子（ＴＦＴ） １９ コモン電極 ２０ ゲート電極信号 ２１ Ｎフレーム目のドレイン電極信号 ２２ Ｎ＋１フレーム目のドレイン電極信号 ２５ ゲート信号 ２６ ドレイン信号 ２８ａ クロムソース電極 ２８ｂ クロムゲート電極 ２８ｃ クロムドレイン電極 ２９ チャネル部
Claims (1)
- 【特許請求の範囲】 【請求項１】 透光性絶縁基板上に、平行な複数のゲー
トバスラインと平行な複数のドレインバスラインとが直
交して形成されてその交差部がマトリクス状に形成さ
れ、前記ゲートバスラインと前記ドレインバスラインと
に囲まれた各画素部にそれぞれ薄膜電界効果型トランジ
スタが形成され、各々の前記薄膜電界効果型トランジス
タにはそれぞれ画素電極が接続され、蓄積容量電極はコ
モンバスラインに接続されている薄膜電界効果型トラン
ジスタ素子アレイにおいて、前記ゲートバスラインと前
記ドレインバスラインの交差部にシールド用電極が挿入
され、前記シールド電極が前記コモンバスラインと接続
される構造の薄膜電界効果型トランジスタ素子アレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16855191A JPH0519293A (ja) | 1991-07-10 | 1991-07-10 | 薄膜電界効果型トランジスタ素子アレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16855191A JPH0519293A (ja) | 1991-07-10 | 1991-07-10 | 薄膜電界効果型トランジスタ素子アレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0519293A true JPH0519293A (ja) | 1993-01-29 |
Family
ID=15870124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16855191A Pending JPH0519293A (ja) | 1991-07-10 | 1991-07-10 | 薄膜電界効果型トランジスタ素子アレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519293A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7894026B2 (en) | 2003-10-01 | 2011-02-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including light shield |
| CN114706242A (zh) * | 2022-04-07 | 2022-07-05 | 友达光电（昆山）有限公司 | 显示面板 |
| CN117075399A (zh) * | 2023-09-27 | 2023-11-17 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
-
1991
- 1991-07-10 JP JP16855191A patent/JPH0519293A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7894026B2 (en) | 2003-10-01 | 2011-02-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including light shield |
| CN114706242A (zh) * | 2022-04-07 | 2022-07-05 | 友达光电（昆山）有限公司 | 显示面板 |
| CN114706242B (zh) * | 2022-04-07 | 2024-03-08 | 友达光电（昆山）有限公司 | 显示面板 |
| CN117075399A (zh) * | 2023-09-27 | 2023-11-17 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2907629B2 (ja) | 液晶表示パネル | |
| US4955697A (en) | Liquid crystal display device and method of driving the same | |
| US4783147A (en) | Active matrix display screen without spurious transistor | |
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| JP3062090B2 (ja) | 液晶表示装置 | |
| JP3036513B2 (ja) | 液晶表示装置 | |
| JPH04233516A (ja) | アクティブマトリクス液晶表示装置 | |
| JP2002040480A (ja) | 液晶表示装置 | |
| JPH1144893A (ja) | 液晶表示装置及びその製造方法 | |
| JPH05210089A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| US6198516B1 (en) | LCD having TFT formed at an intersection of data and capacitor lines | |
| US6115089A (en) | Active-matrix type liquid crystal display device | |
| JP2660528B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| KR100606963B1 (ko) | 액정 디스플레이 패널 및 그의 제조방법 | |
| JPH0519293A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0572562A (ja) | アクテイブマトリクス型表示装置 | |
| JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0469622A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0643833A (ja) | 液晶表示装置およびその駆動方法 | |
| JPS60192370A (ja) | 薄膜トランジスタアレイ | |
| JPH04318523A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP3339248B2 (ja) | 表示装置 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991116 |