JPH05210089A - アクティブマトリクス表示装置及びその駆動方法 - Google Patents
アクティブマトリクス表示装置及びその駆動方法Info
- Publication number
- JPH05210089A JPH05210089A JP4016266A JP1626692A JPH05210089A JP H05210089 A JPH05210089 A JP H05210089A JP 4016266 A JP4016266 A JP 4016266A JP 1626692 A JP1626692 A JP 1626692A JP H05210089 A JPH05210089 A JP H05210089A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- signal
- display device
- gate
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】アクティブマトリクス表示装置の書込特性を改
善し、表示品位の向上を図る。 【構成】２次元に配列された各列の絵素に対し映像信号
の信号線を複数本設け、各絵素の駆動素子がいずれかの
上記信号線で駆動されるようにして、各行の走査時間を
１水平走査時間より長くする。
善し、表示品位の向上を図る。 【構成】２次元に配列された各列の絵素に対し映像信号
の信号線を複数本設け、各絵素の駆動素子がいずれかの
上記信号線で駆動されるようにして、各行の走査時間を
１水平走査時間より長くする。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置等に用いら
れるアクティブマトリクス表示装置及びその駆動方法に
関するものである。
れるアクティブマトリクス表示装置及びその駆動方法に
関するものである。
【０００２】
【従来の技術】図６は、従来のｎ行ｍ列の絵素を持つア
クティブマトリクス液晶表示装置の構成の一例を示した
ものである。ここで、６０３は薄膜トランジスタ（以下
ＴＦＴと略称する）よりなるスイッチング素子であり、
ゲート駆動回路６０９よりゲートバスライン６０１を通
じて送られるゲート信号によってオンオフの制御をされ
る。また、６０８はソース駆動回路であり、映像信号線
６１２より送られてくる映像信号をサンプリングして、
ソースバスラインの容量６０７に書き込むアナログスイ
ッチ６１０及びこのアナログスイッチのサンプリングの
制御信号をアナログスイッチのゲート電極６１１に出力
するシフトレジスタ６１３より構成される。
クティブマトリクス液晶表示装置の構成の一例を示した
ものである。ここで、６０３は薄膜トランジスタ（以下
ＴＦＴと略称する）よりなるスイッチング素子であり、
ゲート駆動回路６０９よりゲートバスライン６０１を通
じて送られるゲート信号によってオンオフの制御をされ
る。また、６０８はソース駆動回路であり、映像信号線
６１２より送られてくる映像信号をサンプリングして、
ソースバスラインの容量６０７に書き込むアナログスイ
ッチ６１０及びこのアナログスイッチのサンプリングの
制御信号をアナログスイッチのゲート電極６１１に出力
するシフトレジスタ６１３より構成される。
【０００３】ソース駆動回路６０８を通じてソースバス
ライン６０２に供給される映像信号は、ゲートバスライ
ンの電位がハイとなり絵素ＴＦＴがオン状態となると、
各絵素に設けられた絵素電極と対向基板上の対向電極と
の間に液晶を挟む形で構成される容量と等価の絵素６０
６及びこの絵素６０６に並列に接続され絵素の容量を補
う付加容量６０５とに書き込まれる。
ライン６０２に供給される映像信号は、ゲートバスライ
ンの電位がハイとなり絵素ＴＦＴがオン状態となると、
各絵素に設けられた絵素電極と対向基板上の対向電極と
の間に液晶を挟む形で構成される容量と等価の絵素６０
６及びこの絵素６０６に並列に接続され絵素の容量を補
う付加容量６０５とに書き込まれる。
【０００４】この付加容量の端子の一方は絵素電極また
他方は接地された付加容量配線６０４に接続される。こ
の書き込まれた信号はＴＦＴがオフとなった状態で保持
されるが、付加容量を設けることによってこの信号の保
持特性が改善されたり、液晶の誘電率の異方性に起因す
る特性の変動を緩和することができる。
他方は接地された付加容量配線６０４に接続される。こ
の書き込まれた信号はＴＦＴがオフとなった状態で保持
されるが、付加容量を設けることによってこの信号の保
持特性が改善されたり、液晶の誘電率の異方性に起因す
る特性の変動を緩和することができる。
【０００５】図７、図８に従来のアクティブマトリクス
液晶表示装置の駆動波形の一例を示す。図７は１フィー
ルド中にゲート駆動回路６０９より各ゲートバスライン
Ｘ1、Ｘ2…Ｘnに出力される信号波形である。信号”
Ｈ”が絵素ＴＦＴのオン状態、”Ｌ”がオフ状態に対応
する。このように、それぞれのゲートバスラインＸ1、
Ｘ2…Ｘnに順に”Ｈ”が出力され、その出力のパルス幅
は横方向走査時間（”１Ｈ”と呼ばれる）にほぼ等し
い。この”１Ｈ”の間にソース駆動回路において、アナ
ログスイッチ６１０のオンオフを制御するために、各ア
ナログスイッチ６１０のゲート電極に加えられる制御信
号の波形は図８に示すようになる。
液晶表示装置の駆動波形の一例を示す。図７は１フィー
ルド中にゲート駆動回路６０９より各ゲートバスライン
Ｘ1、Ｘ2…Ｘnに出力される信号波形である。信号”
Ｈ”が絵素ＴＦＴのオン状態、”Ｌ”がオフ状態に対応
する。このように、それぞれのゲートバスラインＸ1、
Ｘ2…Ｘnに順に”Ｈ”が出力され、その出力のパルス幅
は横方向走査時間（”１Ｈ”と呼ばれる）にほぼ等し
い。この”１Ｈ”の間にソース駆動回路において、アナ
ログスイッチ６１０のオンオフを制御するために、各ア
ナログスイッチ６１０のゲート電極に加えられる制御信
号の波形は図８に示すようになる。
【０００６】ここでは、ｉ番目及びｉ＋１番目のゲート
バスラインＸi、Ｘi+1がオンになっている時の波形を示
しているがその他の場合でも同じである。また、ここで
はｉ番目のゲートバスラインＸiの電位が”Ｈ”から”
Ｌ”に変わるタイミングと、ｉ＋１番目のゲートバスラ
インＸi+1の電位が”Ｌ”から”Ｈ”に変わるタイミン
グとが同じ場合を示した。この１Ｈの間にｍ個のアナロ
グスイッチは順にオンとなり、映像信号が各ソースバス
ライン６０２に書き込まれる。
バスラインＸi、Ｘi+1がオンになっている時の波形を示
しているがその他の場合でも同じである。また、ここで
はｉ番目のゲートバスラインＸiの電位が”Ｈ”から”
Ｌ”に変わるタイミングと、ｉ＋１番目のゲートバスラ
インＸi+1の電位が”Ｌ”から”Ｈ”に変わるタイミン
グとが同じ場合を示した。この１Ｈの間にｍ個のアナロ
グスイッチは順にオンとなり、映像信号が各ソースバス
ライン６０２に書き込まれる。
【０００７】前段のゲートバスラインＸi-1がＬとなっ
てから最初のアナログスイッチが制御信号Ｙ1によって
オンとなるまでには有限の時間ｔ１を設ける必要があ
る。それはゲートバスラインの抵抗が有限であるため
に、電位の変化に遅延が存在するためである。即ち、前
段のゲートバスラインが十分”Ｌ”になる前にアナログ
スイッチＹ1をオンとしてソースバスラインへ映像信号
を書き込むと、まだ前段のゲートバスラインに接続され
る絵素ＴＦＴの抵抗が十分に高くなっていないために、
前段の絵素に書き込まれた信号が本段の絵素に対応する
映像信号によって乱されることになる。
てから最初のアナログスイッチが制御信号Ｙ1によって
オンとなるまでには有限の時間ｔ１を設ける必要があ
る。それはゲートバスラインの抵抗が有限であるため
に、電位の変化に遅延が存在するためである。即ち、前
段のゲートバスラインが十分”Ｌ”になる前にアナログ
スイッチＹ1をオンとしてソースバスラインへ映像信号
を書き込むと、まだ前段のゲートバスラインに接続され
る絵素ＴＦＴの抵抗が十分に高くなっていないために、
前段の絵素に書き込まれた信号が本段の絵素に対応する
映像信号によって乱されることになる。
【０００８】その結果、前段の絵素の表示が前段の映像
信号と次段の映像信号とが混ざったものとなり解像度の
低下を招く。従って、上記時間ｔ１はこのゲートバスラ
インの遅延時間の影響を少なくするように、十分長く設
定する必要がある。また、最後のアナログスイッチを制
御信号Ｙmによってオンにしてからゲートバスラインの
電位を”Ｌ”に下げるまでにも有限の時間ｔ２を設ける
必要がある。これは絵素及び付加容量に絵素ＴＦＴを通
じて信号を書き込むこと、また付加容量配線を通じて書
き込んだ電荷を放電することに有限の時間を必要とし、
十分に長い時間をとらないと映像信号を絵素に十分に書
き込むことができないことによる。
信号と次段の映像信号とが混ざったものとなり解像度の
低下を招く。従って、上記時間ｔ１はこのゲートバスラ
インの遅延時間の影響を少なくするように、十分長く設
定する必要がある。また、最後のアナログスイッチを制
御信号Ｙmによってオンにしてからゲートバスラインの
電位を”Ｌ”に下げるまでにも有限の時間ｔ２を設ける
必要がある。これは絵素及び付加容量に絵素ＴＦＴを通
じて信号を書き込むこと、また付加容量配線を通じて書
き込んだ電荷を放電することに有限の時間を必要とし、
十分に長い時間をとらないと映像信号を絵素に十分に書
き込むことができないことによる。
【０００９】このように従来のアクティブマトリクス液
晶表示装置においては、各絵素に接続されるソースバス
ラインは１本であることが特徴であった。また、従来の
アクティブマトリクス表示装置の駆動法においては、各
ゲートバスラインをオンとする時間は横方向走査時間を
超えないことが特徴であった。
晶表示装置においては、各絵素に接続されるソースバス
ラインは１本であることが特徴であった。また、従来の
アクティブマトリクス表示装置の駆動法においては、各
ゲートバスラインをオンとする時間は横方向走査時間を
超えないことが特徴であった。
【００１０】
【発明が解決しようとする課題】上記従来のアクティブ
マトリクス型の液晶表示装置においては、絵素数を多く
すればするほど解像度が増し、良好な表示品位が得られ
る。しかしながら、絵素数が増すにつれて技術的ないく
つかの問題が生じる。その一つとして、ゲートバスライ
ン、付加容量共通配線の遅延が挙げられる。配線の抵抗
及び付加容量はともに横方向の絵素数に比例する。従っ
て、これらの配線の遅延の時定数は横方向の絵素数の２
乗にほぼ比例する。従って、絵素数が多くなると飛躍的
に配線の遅延が増加する。従って、前記時間ｔ１、ｔ２
を大きくする必要がある。
マトリクス型の液晶表示装置においては、絵素数を多く
すればするほど解像度が増し、良好な表示品位が得られ
る。しかしながら、絵素数が増すにつれて技術的ないく
つかの問題が生じる。その一つとして、ゲートバスライ
ン、付加容量共通配線の遅延が挙げられる。配線の抵抗
及び付加容量はともに横方向の絵素数に比例する。従っ
て、これらの配線の遅延の時定数は横方向の絵素数の２
乗にほぼ比例する。従って、絵素数が多くなると飛躍的
に配線の遅延が増加する。従って、前記時間ｔ１、ｔ２
を大きくする必要がある。
【００１１】しかしながら、絵素数の多い表示装置にお
いては横方向走査時間が少なくなる。その結果、遅延の
影響を小さくするのに十分長い時間ｔ１、ｔ２をとるこ
とができず、遅延の影響が大きくなってしまうという問
題があった。このような配線の遅延の影響が大きくなる
と、画面の一端において表示品位の劣化などが起こる。
このように従来、表示品位を損なうことなく解像度を上
げることが非常に難しかった。また、絵素数の増加と共
に１絵素あたりの信号の書き込み時間もそれに比例して
短くなる。そのため、信号の書き込みのスピードもより
大きいものが必要となることも問題であった。
いては横方向走査時間が少なくなる。その結果、遅延の
影響を小さくするのに十分長い時間ｔ１、ｔ２をとるこ
とができず、遅延の影響が大きくなってしまうという問
題があった。このような配線の遅延の影響が大きくなる
と、画面の一端において表示品位の劣化などが起こる。
このように従来、表示品位を損なうことなく解像度を上
げることが非常に難しかった。また、絵素数の増加と共
に１絵素あたりの信号の書き込み時間もそれに比例して
短くなる。そのため、信号の書き込みのスピードもより
大きいものが必要となることも問題であった。
【００１２】
【課題を解決するための手段】本発明は上記の問題を解
決するため、２次元配列された絵素を備え、各絵素に該
絵素を駆動するための駆動素子を設けたアクティブマト
リクス表示装置において、各列の絵素の駆動素子に信号
を供給する信号線を列毎に複数本形成し、各絵素の駆動
素子がいずれかの信号線で駆動されるように構成する。
決するため、２次元配列された絵素を備え、各絵素に該
絵素を駆動するための駆動素子を設けたアクティブマト
リクス表示装置において、各列の絵素の駆動素子に信号
を供給する信号線を列毎に複数本形成し、各絵素の駆動
素子がいずれかの信号線で駆動されるように構成する。
【００１３】また、上記アクティブマトリクス表示装置
を駆動するのに、各行の絵素駆動用の駆動素子をアクテ
ィブにする信号の走査時間が１水平走査時間と、各列に
形成した信号線の本数との積になるように構成する。
を駆動するのに、各行の絵素駆動用の駆動素子をアクテ
ィブにする信号の走査時間が１水平走査時間と、各列に
形成した信号線の本数との積になるように構成する。
【００１４】
【作用】上記の構成によれば、隣合う複数本のゲートバ
スラインに対して同時にオン信号を出力しても、ゲート
バスラインを挟んで隣合う絵素に書き込まれる映像信号
が互いに交じり合うことがない。従って、それぞれのゲ
ートバスラインに出力されるオン信号の出力幅をゲート
バスライン１本あたりの割り当て時間よりも長くするこ
とができる。その結果、信号線の遅延の影響を少なくす
るための時間を長くとることができ、絵素数を多くして
も配線遅延の影響を少なくすることができ、表示品位が
向上する。
スラインに対して同時にオン信号を出力しても、ゲート
バスラインを挟んで隣合う絵素に書き込まれる映像信号
が互いに交じり合うことがない。従って、それぞれのゲ
ートバスラインに出力されるオン信号の出力幅をゲート
バスライン１本あたりの割り当て時間よりも長くするこ
とができる。その結果、信号線の遅延の影響を少なくす
るための時間を長くとることができ、絵素数を多くして
も配線遅延の影響を少なくすることができ、表示品位が
向上する。
【００１５】
【実施例】図１は、本発明によるアクティブマトリクス
表示装置の回路構成の一例を示すものである。また、図
４に本アクティブマトリクス表示装置のＴＦＴアレー部
のレイアウトの一例を示す。ここで、１０１はゲートバ
スラインであり、２つのＴＦＴが直列に接続された構造
となっている絵素ＴＦＴ１０３のゲート電極に接続され
ている。１０９はゲート駆動回路であり、ゲートバスラ
イン１０１に絵素ＴＦＴ１０３のオンオフ信号を出力す
る。
表示装置の回路構成の一例を示すものである。また、図
４に本アクティブマトリクス表示装置のＴＦＴアレー部
のレイアウトの一例を示す。ここで、１０１はゲートバ
スラインであり、２つのＴＦＴが直列に接続された構造
となっている絵素ＴＦＴ１０３のゲート電極に接続され
ている。１０９はゲート駆動回路であり、ゲートバスラ
イン１０１に絵素ＴＦＴ１０３のオンオフ信号を出力す
る。
【００１６】また、１０８はソース駆動回路であり、映
像信号線１１２とソースバスライン１０２ａ、１０２ｂ
の間に介在するアナログスイッチ１１０ａ、１１０ｂ
と、このアナログスイッチ１１０ａ、１１０ｂのオンオ
フの制御信号をアナログスイッチ１１０ａ、１１０ｂの
ゲート電極に出力する駆動回路１１３より構成されてい
る。映像信号はこのソース駆動回路１０８を通じてソー
スバスライン１０２ａ、１０２ｂにしかるべきタイミン
グで出力され、ソースバスラインの容量１０７ａ、１０
７ｂに書き込まれ、更にオン状態である絵素ＴＦＴ１０
３を通じてしかるべき絵素に書き込まれる。
像信号線１１２とソースバスライン１０２ａ、１０２ｂ
の間に介在するアナログスイッチ１１０ａ、１１０ｂ
と、このアナログスイッチ１１０ａ、１１０ｂのオンオ
フの制御信号をアナログスイッチ１１０ａ、１１０ｂの
ゲート電極に出力する駆動回路１１３より構成されてい
る。映像信号はこのソース駆動回路１０８を通じてソー
スバスライン１０２ａ、１０２ｂにしかるべきタイミン
グで出力され、ソースバスラインの容量１０７ａ、１０
７ｂに書き込まれ、更にオン状態である絵素ＴＦＴ１０
３を通じてしかるべき絵素に書き込まれる。
【００１７】書き込まれた映像信号は、絵素ＴＦＴ１０
３がオフとなった状態では絵素電極と対向電極との間に
液晶を挟んだかたちで形成される容量と等価の絵素１０
６及び絵素に並列に接続される付加容量１０５に書き込
まれる。付加容量の一方の電極は付加容量共通配線１０
４に接続され、接地されている。１つの絵素列には一対
のソースバスライン１０２ａ、１０２ｂが設けられてお
り、１行おきに交互にそれぞれの絵素ＴＦＴ１０３のソ
ース電極に、図４に示すようにコンタクトホール１１４
ａ、１１４ｂを通じて接続される。また、絵素ＴＦＴ１
０３のドレイン電極は付加容量１０５の一方の電極及び
図４に示すコンタクトホール１１５ａ、１１５ｂを通じ
て絵素電極１１６に接続される。
３がオフとなった状態では絵素電極と対向電極との間に
液晶を挟んだかたちで形成される容量と等価の絵素１０
６及び絵素に並列に接続される付加容量１０５に書き込
まれる。付加容量の一方の電極は付加容量共通配線１０
４に接続され、接地されている。１つの絵素列には一対
のソースバスライン１０２ａ、１０２ｂが設けられてお
り、１行おきに交互にそれぞれの絵素ＴＦＴ１０３のソ
ース電極に、図４に示すようにコンタクトホール１１４
ａ、１１４ｂを通じて接続される。また、絵素ＴＦＴ１
０３のドレイン電極は付加容量１０５の一方の電極及び
図４に示すコンタクトホール１１５ａ、１１５ｂを通じ
て絵素電極１１６に接続される。
【００１８】図４のＡ−Ａ’に沿った断面構造を図５に
示す。透明絶縁性基板１２１上にＴＦＴのチャンネル部
及び付加容量の一方の電極となる多結晶シリコン膜１２
２、ゲート絶縁膜１２３、ＴＦＴのゲート電極及び付加
容量のもう一方の電極となる不純物がドーピングされた
多結晶シリコン膜１２４の順に形成される。多結晶シリ
コンのしかるべき部分には、不純物がイオン注入法によ
ってドーピングされる。多結晶シリコン膜１２４の上部
に絶縁膜１２５を形成しコンタクトホールを開口して、
Ａ１等の低抵抗金属によるソースバスライン等の配線及
びＩＴＯ等の透明導電性薄膜による絵素電極の形成を行
う。
示す。透明絶縁性基板１２１上にＴＦＴのチャンネル部
及び付加容量の一方の電極となる多結晶シリコン膜１２
２、ゲート絶縁膜１２３、ＴＦＴのゲート電極及び付加
容量のもう一方の電極となる不純物がドーピングされた
多結晶シリコン膜１２４の順に形成される。多結晶シリ
コンのしかるべき部分には、不純物がイオン注入法によ
ってドーピングされる。多結晶シリコン膜１２４の上部
に絶縁膜１２５を形成しコンタクトホールを開口して、
Ａ１等の低抵抗金属によるソースバスライン等の配線及
びＩＴＯ等の透明導電性薄膜による絵素電極の形成を行
う。
【００１９】図２、図３に本実施例における駆動波形を
示す。図２には、各ゲートバスラインＸ1〜Ｘnに出力さ
れる１垂直走査期間（１フィールド）における信号波形
を示す。各ゲートバスラインＸ1〜Ｘnの電位が”Ｈ”レ
ベルになるのと共に、このゲートバスラインＸ1〜Ｘnが
ゲート電極に接続されているトランジスタがオンとな
る。各ゲートバスラインには１水平走査期間（１Ｈ）の
２倍の時間オン信号が出力される。ゲートバスラインＸ
1〜Ｘnは、図２に示すように順に１Ｈの時間だけずれた
タイミングで信号を出力し、隣合うゲートバスラインの
出力パルスは１Ｈの時間だけ重なっている。
示す。図２には、各ゲートバスラインＸ1〜Ｘnに出力さ
れる１垂直走査期間（１フィールド）における信号波形
を示す。各ゲートバスラインＸ1〜Ｘnの電位が”Ｈ”レ
ベルになるのと共に、このゲートバスラインＸ1〜Ｘnが
ゲート電極に接続されているトランジスタがオンとな
る。各ゲートバスラインには１水平走査期間（１Ｈ）の
２倍の時間オン信号が出力される。ゲートバスラインＸ
1〜Ｘnは、図２に示すように順に１Ｈの時間だけずれた
タイミングで信号を出力し、隣合うゲートバスラインの
出力パルスは１Ｈの時間だけ重なっている。
【００２０】図３に２水平走査時間（２Ｈ）における駆
動波形の詳細を示す。ここでＸi、Ｘi+1はそれぞれｉ番
目、ｉ＋１番目のゲートバスラインの駆動波形である。
また、Ｙ1、Ｙ’1、Ｙ2、Ｙ’2〜Ｙm、Ｙ’mはそれぞれ
アナログスイッチ１１０ａ、ｂのゲート電極に入力され
るゲート信号であり、該ゲート信号が”Ｈ”となると対
応するアナログスイッチ１１０ａ、ｂがオンとなり、映
像信号線１１２より送られる映像信号がしかるべきソー
スバスライン１０２ａ、ｂに書き込まれ、さらにオンと
なっている絵素ＴＦＴ１０３を通じてしかるべき絵素に
映像信号が書き込まれる。
動波形の詳細を示す。ここでＸi、Ｘi+1はそれぞれｉ番
目、ｉ＋１番目のゲートバスラインの駆動波形である。
また、Ｙ1、Ｙ’1、Ｙ2、Ｙ’2〜Ｙm、Ｙ’mはそれぞれ
アナログスイッチ１１０ａ、ｂのゲート電極に入力され
るゲート信号であり、該ゲート信号が”Ｈ”となると対
応するアナログスイッチ１１０ａ、ｂがオンとなり、映
像信号線１１２より送られる映像信号がしかるべきソー
スバスライン１０２ａ、ｂに書き込まれ、さらにオンと
なっている絵素ＴＦＴ１０３を通じてしかるべき絵素に
映像信号が書き込まれる。
【００２１】本実施例においては、ゲートバスラインＸ
iが”Ｈ”となり、更にｔ１の時間が経過してアナログ
スイッチ１１０ａのゲート信号Ｙ1が”Ｈ”となり、対
応するソースバスラインに映像信号が書き込まれた時に
前段のゲートバスラインＸi-1には”Ｈ”が出力されて
いる。しかしながら、ゲート信号Ｙ1に対応するソース
バスラインはゲートバスラインＸi-1に接続されたＴＦ
Ｔには接続されていないために、ゲートバスラインのパ
ルス幅が重なっていることによる映像信号の混ざりが生
じない。
iが”Ｈ”となり、更にｔ１の時間が経過してアナログ
スイッチ１１０ａのゲート信号Ｙ1が”Ｈ”となり、対
応するソースバスラインに映像信号が書き込まれた時に
前段のゲートバスラインＸi-1には”Ｈ”が出力されて
いる。しかしながら、ゲート信号Ｙ1に対応するソース
バスラインはゲートバスラインＸi-1に接続されたＴＦ
Ｔには接続されていないために、ゲートバスラインのパ
ルス幅が重なっていることによる映像信号の混ざりが生
じない。
【００２２】本実施例においては、ソースバスラインを
１の絵素列に対して２本設けることによって、映像信号
の混ざりが無い状態で各ゲートバスラインのパルス幅を
１水平走査期間の２倍にして駆動したが、本実施例の効
果はこれに限られる訳ではなく、ソースバスラインをさ
らに多く設ければゲートバスラインの出力パルス幅を１
水平走査期間の１絵素列あたりのソースバスラインの本
数倍とすることができる。
１の絵素列に対して２本設けることによって、映像信号
の混ざりが無い状態で各ゲートバスラインのパルス幅を
１水平走査期間の２倍にして駆動したが、本実施例の効
果はこれに限られる訳ではなく、ソースバスラインをさ
らに多く設ければゲートバスラインの出力パルス幅を１
水平走査期間の１絵素列あたりのソースバスラインの本
数倍とすることができる。
【００２３】また、本実施例では映像信号を書き込む時
間を長くすることもできる。送られてくる映像信号を一
旦デジタル信号に変換し、再びしかるべきタイミングで
アナログ信号に変換することによって、１絵素に対応す
る映像信号を書き込む時間を長くすることも可能であ
る。これによって、アナログスイッチに必要とされる特
性が緩和され、より映像信号の書き込み特性が向上する
ので、いっそう表示品位が向上する。
間を長くすることもできる。送られてくる映像信号を一
旦デジタル信号に変換し、再びしかるべきタイミングで
アナログ信号に変換することによって、１絵素に対応す
る映像信号を書き込む時間を長くすることも可能であ
る。これによって、アナログスイッチに必要とされる特
性が緩和され、より映像信号の書き込み特性が向上する
ので、いっそう表示品位が向上する。
【００２４】
【発明の効果】本発明は以上のような構成であるので、
従来の駆動波形においては、ゲートバスラインがハイと
なってから最初のソースバスラインへの映像信号の読み
出しが始まるまでの時間ｔ１、最終のソースバスライン
へ映像信号が読み出されてからゲートバスラインの出力
が立ち下げられるまでの時間ｔ２及び１行の絵素列に対
する映像信号の読み出し時間ｔ３の和ｔ１＋ｔ２＋ｔ３
が、１水平走査時間（１Ｈ）になっていたが、これを２
Ｈ等に引き延ばすことができる。従って、ｔ１、ｔ２、
ｔ３の時間を長くすることができ、それだけ配線の遅延
の影響が少なく、絵素トランジスタの書き込み特性が良
好な表示装置を提供することができる。
従来の駆動波形においては、ゲートバスラインがハイと
なってから最初のソースバスラインへの映像信号の読み
出しが始まるまでの時間ｔ１、最終のソースバスライン
へ映像信号が読み出されてからゲートバスラインの出力
が立ち下げられるまでの時間ｔ２及び１行の絵素列に対
する映像信号の読み出し時間ｔ３の和ｔ１＋ｔ２＋ｔ３
が、１水平走査時間（１Ｈ）になっていたが、これを２
Ｈ等に引き延ばすことができる。従って、ｔ１、ｔ２、
ｔ３の時間を長くすることができ、それだけ配線の遅延
の影響が少なく、絵素トランジスタの書き込み特性が良
好な表示装置を提供することができる。
【図１】 本発明の一実施例の構成図。
【図２】 図１の動作説明図。
【図３】 図１の動作説明図。
【図４】 図１の要部の具体的な構成を示す平面構成
図。
図。
【図５】 図４のＡ−Ａ’断面図。
【図６】 従来例の構成図。
【図７】 図６の動作説明図。
【図８】 図６の動作説明図。
１０２ａ、１０２ｂ ソースバスライン １０３ 絵素ＴＦＴ １０９ ゲート駆動回路 １１３ 駆動回路
Claims (2)
- 【請求項１】２次元配列された絵素を備え、各絵素に該
絵素を駆動するための駆動素子を設けたアクティブマト
リクス表示装置において、各列の絵素の駆動素子に信号
を供給する信号線を列毎に複数本形成し、各絵素の駆動
素子がいずれかの信号線で駆動されるように構成したこ
とを特徴とするアクティブマトリクス表示装置。 - 【請求項２】各行の絵素駆動用の駆動素子をアクティブ
にする信号の走査時間が１水平走査時間と、各列に形成
した信号線の本数との積であることを特徴とする請求項
１記載のアクティブマトリクス表示装置の駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4016266A JPH05210089A (ja) | 1992-01-31 | 1992-01-31 | アクティブマトリクス表示装置及びその駆動方法 |
| KR93001088A KR960009584B1 (en) | 1992-01-31 | 1993-01-28 | Active matrix display device and the driving method |
| EP93300715A EP0554129B1 (en) | 1992-01-31 | 1993-02-01 | Active matrix display device and its driving method |
| DE69313886T DE69313886T2 (de) | 1992-01-31 | 1993-02-01 | Anzeigevorrichtung mit aktiver Matrix und Verfahren zu ihrer Aussteuerung |
| US08/266,159 US6081250A (en) | 1992-01-31 | 1994-06-27 | Active matrix display device and its driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4016266A JPH05210089A (ja) | 1992-01-31 | 1992-01-31 | アクティブマトリクス表示装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210089A true JPH05210089A (ja) | 1993-08-20 |
Family
ID=11911754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4016266A Pending JPH05210089A (ja) | 1992-01-31 | 1992-01-31 | アクティブマトリクス表示装置及びその駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6081250A (ja) |
| EP (1) | EP0554129B1 (ja) |
| JP (1) | JPH05210089A (ja) |
| KR (1) | KR960009584B1 (ja) |
| DE (1) | DE69313886T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037923A (en) * | 1996-03-19 | 2000-03-14 | Kabushiki Kaisha Toshiba | Active matrix display device |
| JP2009211039A (ja) * | 2008-03-04 | 2009-09-17 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置 |
| JP2010170078A (ja) * | 2009-01-22 | 2010-08-05 | Chunghwa Picture Tubes Ltd | 充電時間を増大可能な液晶ディスプレイ及び方法 |
| WO2010119597A1 (ja) * | 2009-04-13 | 2010-10-21 | シャープ株式会社 | 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機 |
| JP2017151485A (ja) * | 2017-06-08 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN110047446A (zh) * | 2018-01-16 | 2019-07-23 | 夏普株式会社 | 有源矩阵型显示装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0863498B1 (en) * | 1993-08-30 | 2002-10-23 | Sharp Kabushiki Kaisha | Data signal line structure in an active matrix liquid crystal display |
| KR0154832B1 (ko) * | 1995-08-23 | 1998-11-16 | 김광호 | 액정 표시 장치 |
| JPH10124010A (ja) * | 1996-10-22 | 1998-05-15 | Hitachi Ltd | 液晶パネルおよび液晶表示装置 |
| TW491985B (en) * | 1997-02-17 | 2002-06-21 | Seiko Epson Corporatoin | Display unit |
| US6462722B1 (en) * | 1997-02-17 | 2002-10-08 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| US7164405B1 (en) * | 1998-06-27 | 2007-01-16 | Lg.Philips Lcd Co., Ltd. | Method of driving liquid crystal panel and apparatus |
| JP2002123208A (ja) * | 2000-10-13 | 2002-04-26 | Nec Corp | 画像表示装置およびその駆動方法 |
| US6809719B2 (en) * | 2002-05-21 | 2004-10-26 | Chi Mei Optoelectronics Corporation | Simultaneous scan line driving method for a TFT LCD display |
| KR101012944B1 (ko) * | 2002-12-21 | 2011-02-08 | 엘지디스플레이 주식회사 | 강유전성 액정의 전계배향방법과 이를 이용한 액정표시장치 |
| JP4658048B2 (ja) * | 2003-07-30 | 2011-03-23 | ティーピーオー、ホンコン、ホールディング、リミテッド | 電圧供給装置 |
| CN100433111C (zh) * | 2006-05-12 | 2008-11-12 | 友达光电股份有限公司 | 可有效率地对有机发光二极管矩阵的电容充电的方法 |
| KR20070111041A (ko) * | 2006-05-16 | 2007-11-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 이의 구동방법 |
| KR101832950B1 (ko) | 2011-03-28 | 2018-04-16 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101969952B1 (ko) | 2012-06-05 | 2019-04-18 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP2015175921A (ja) * | 2014-03-13 | 2015-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59116790A (ja) * | 1982-12-24 | 1984-07-05 | シチズン時計株式会社 | マトリクス型表示装置の駆動回路 |
| US4651148A (en) * | 1983-09-08 | 1987-03-17 | Sharp Kabushiki Kaisha | Liquid crystal display driving with switching transistors |
| JPS61117599A (ja) * | 1984-11-13 | 1986-06-04 | キヤノン株式会社 | 映像表示装置のスイツチングパルス |
| EP0287055B1 (en) * | 1987-04-15 | 1993-09-29 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JPH02176717A (ja) * | 1988-12-28 | 1990-07-09 | Sony Corp | 液晶表示装置 |
| JP2676897B2 (ja) * | 1989-03-27 | 1997-11-17 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JPH03163529A (ja) * | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH03163531A (ja) * | 1989-11-22 | 1991-07-15 | Ricoh Co Ltd | アクティブマトリクス基板 |
| JPH03163530A (ja) * | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH0467091A (ja) * | 1990-07-09 | 1992-03-03 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
-
1992
- 1992-01-31 JP JP4016266A patent/JPH05210089A/ja active Pending
-
1993
- 1993-01-28 KR KR93001088A patent/KR960009584B1/ko not_active Expired - Fee Related
- 1993-02-01 DE DE69313886T patent/DE69313886T2/de not_active Expired - Fee Related
- 1993-02-01 EP EP93300715A patent/EP0554129B1/en not_active Expired - Lifetime
-
1994
- 1994-06-27 US US08/266,159 patent/US6081250A/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037923A (en) * | 1996-03-19 | 2000-03-14 | Kabushiki Kaisha Toshiba | Active matrix display device |
| JP2009211039A (ja) * | 2008-03-04 | 2009-09-17 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置 |
| JP2010170078A (ja) * | 2009-01-22 | 2010-08-05 | Chunghwa Picture Tubes Ltd | 充電時間を増大可能な液晶ディスプレイ及び方法 |
| WO2010119597A1 (ja) * | 2009-04-13 | 2010-10-21 | シャープ株式会社 | 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機 |
| JP5336581B2 (ja) * | 2009-04-13 | 2013-11-06 | シャープ株式会社 | 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機 |
| US8872744B2 (en) | 2009-04-13 | 2014-10-28 | Sharp Kabushiki Kaisha | Display apparatus, liquid crystal display apparatus, drive method for display apparatus, and television receiver |
| US9165517B2 (en) | 2009-04-13 | 2015-10-20 | Sharp Kabushiki Kaisha | Methods for reducing ripples in data signal lines, display apparatus, liquid crystal display apparatus, and television receivers including the same |
| JP2017151485A (ja) * | 2017-06-08 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN110047446A (zh) * | 2018-01-16 | 2019-07-23 | 夏普株式会社 | 有源矩阵型显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009584B1 (en) | 1996-07-20 |
| EP0554129A1 (en) | 1993-08-04 |
| US6081250A (en) | 2000-06-27 |
| DE69313886T2 (de) | 1998-03-26 |
| KR930016937A (ko) | 1993-08-30 |
| DE69313886D1 (de) | 1997-10-23 |
| EP0554129B1 (en) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6583777B2 (en) | Active matrix type liquid crystal display device, and substrate for the same | |
| US5151689A (en) | Display device with matrix-arranged pixels having reduced number of vertical signal lines | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| US6081250A (en) | Active matrix display device and its driving method | |
| EP0362948B1 (en) | Matrix display device | |
| KR100468562B1 (ko) | 고선명 액정 표시 장치 | |
| KR100235590B1 (ko) | 박막트랜지스터 액정표시장치의 구동방법 | |
| JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06148680A (ja) | マトリクス型液晶表示装置 | |
| JPH0334077B2 (ja) | ||
| JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
| US4830466A (en) | Drive system for an active matrix liquid crystal display panel having divided row electrodes | |
| JPH0514915B2 (ja) | ||
| US6563481B1 (en) | Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same | |
| EP0526076B1 (en) | Active matrix liquid crystal display apparatus | |
| JP2001194685A (ja) | 液晶表示装置 | |
| CN110426900A (zh) | 阵列基板、显示面板及显示装置 | |
| JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| US7015985B2 (en) | Liquid crystal display array and liquid crystal display panel | |
| JP2552070B2 (ja) | アクティブマトリックス型表示装置およびその駆動方法 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH065478B2 (ja) | アクティブマトリクス回路 | |
| JP3637909B2 (ja) | 液晶装置の駆動方法 | |
| KR100302204B1 (ko) | 액티브매트릭스형 표시장치 |