JPH0519309B2 - - Google Patents
Info
- Publication number
- JPH0519309B2 JPH0519309B2 JP59099839A JP9983984A JPH0519309B2 JP H0519309 B2 JPH0519309 B2 JP H0519309B2 JP 59099839 A JP59099839 A JP 59099839A JP 9983984 A JP9983984 A JP 9983984A JP H0519309 B2 JPH0519309 B2 JP H0519309B2
- Authority
- JP
- Japan
- Prior art keywords
- well region
- region
- film
- conductivity type
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
- H10P76/2041—Photolithographic processes
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に
分離用不純物導入領域の形成方法の改良に関する
ものである。
分離用不純物導入領域の形成方法の改良に関する
ものである。
第１図Ａ〜Ｄは従来の製造方法の主要段階にお
ける状態を示す断面図である。まず、第１図Ａに
示すように、半導体基板、例えばシリコン基板１
にｎ形ウエル領域２とｐ形ウエル領域３とを形成
した後に、その全上面に下敷酸化膜４を形成し、
次に後述の分離用酸化膜の形成用のマスクとなる
べき窒化膜５を形成する。つづいて、第１図Ｂに
示すように、所要パターンに形成した第１のレジ
スト膜６を介して、窒化膜５に選択的にエツチン
グを施して分離用酸化膜を形成すべきｎ形ウエル
領域２とｐ形ウエル領域３との境界部位の上に開
孔７を形成する。次に、第１図ｃに示すように、
開孔７に露出するｎ形ウエル領域２の表面部分を
覆うようにパターニングされた第２のレジスト膜
８を形成した後に、ホウ素Ｂ等のイオンを注入し
て分離用不純物導入領域９を形成する。そして、
第１図Ｄに示すように、第２のレジスト膜８およ
び第１のレジスト膜７を除去した後に、窒化膜５
をマスクとして酸化を施し、分離用酸化膜１０を
形成していた。
ける状態を示す断面図である。まず、第１図Ａに
示すように、半導体基板、例えばシリコン基板１
にｎ形ウエル領域２とｐ形ウエル領域３とを形成
した後に、その全上面に下敷酸化膜４を形成し、
次に後述の分離用酸化膜の形成用のマスクとなる
べき窒化膜５を形成する。つづいて、第１図Ｂに
示すように、所要パターンに形成した第１のレジ
スト膜６を介して、窒化膜５に選択的にエツチン
グを施して分離用酸化膜を形成すべきｎ形ウエル
領域２とｐ形ウエル領域３との境界部位の上に開
孔７を形成する。次に、第１図ｃに示すように、
開孔７に露出するｎ形ウエル領域２の表面部分を
覆うようにパターニングされた第２のレジスト膜
８を形成した後に、ホウ素Ｂ等のイオンを注入し
て分離用不純物導入領域９を形成する。そして、
第１図Ｄに示すように、第２のレジスト膜８およ
び第１のレジスト膜７を除去した後に、窒化膜５
をマスクとして酸化を施し、分離用酸化膜１０を
形成していた。
ところが、上記従来の方法では、分離用不純物
導入領域９の形成のためのマスクとなる第２のレ
ジスト膜８のパターニングに当つて写真製版工程
を必要とするが、これはその時点では既に形成さ
れているｐ形ウエル領域３と直接結びつけてパタ
ーン合わせをする手段がないのでパターンずれを
生じ、適確に分離用不純物導入領域９を形成でき
ないおそれがあつた。
導入領域９の形成のためのマスクとなる第２のレ
ジスト膜８のパターニングに当つて写真製版工程
を必要とするが、これはその時点では既に形成さ
れているｐ形ウエル領域３と直接結びつけてパタ
ーン合わせをする手段がないのでパターンずれを
生じ、適確に分離用不純物導入領域９を形成でき
ないおそれがあつた。
この発明は以上のような点に鑑みてなされたも
ので、第２導電形（ｐ形）ウエル領域を形成する
ためのマスクを分離用不純物導入領域の形成にも
利用することによつて、写真製版工程を減少させ
るとともに、両領域間のパターンのずれのない半
導体装置の製造方法を提供するものである。
ので、第２導電形（ｐ形）ウエル領域を形成する
ためのマスクを分離用不純物導入領域の形成にも
利用することによつて、写真製版工程を減少させ
るとともに、両領域間のパターンのずれのない半
導体装置の製造方法を提供するものである。
第２図Ａ〜Ｆはこの発明の一実施例方法の主要
段階における状態を示す断面図で、第１図の従来
例と同一符号は同等部分を示す。まず、第２図Ａ
に示すように、シリコン基板１の主面部の一部に
リン（Ｐ）、ヒ素（As）などのイオンを注入して
ｎ形ウエル領域を形成するためのn+形領域１１
を形成し、その全上面に下敷酸化膜４を形成し、
次に分離用酸化膜の形成用のマスクとなるべき窒
化膜５ａを形成した後に、所要パターンに形成し
た第１のレジスト膜６ａを介して窒化膜５ａにエ
ツチングを施して後に分離用酸化膜形成のための
開孔７ａを形成する。次に、第２図Ｂに示すよう
に、第１のレジスト膜６ａを除去した後に、開孔
７ａの内部を含めて、窒化膜５ａの上に酸化膜１
２を形成し、更に、その上にｐ形ウエル領域形成
部位の上に開孔を有するようにパターニングされ
た第２のレジスト膜１３を形成する。つづいて、
第２図Ｃに示すように、この第２のレジスト膜１
３を介して酸化膜１２にエツチングを施してｐ形
ウエル領域形成部位に対応する開孔１４を形成
し、その部位の窒化膜５ａを露出させ、次に、こ
の窒化膜５ａを貫通する加速電圧で、図示矢印の
ように、ホウ素Ｂなどのイオンを打込んでｐ形ウ
エル領域を形成するためのp+形領域１５を形成
する。更につづいて、第２図Ｄに示すように、高
温処理して、シリコン基板１の上面露出部を酸化
させつつ、n+形領域１１およびp+形領域１５の
不純物をドライブしてそれぞれｎ形ウエル領域２
およびｐ形ウエル領域３を形成する。次に、第２
図Ｅに示すように、酸化膜１２とｐ形ウエル領域
３上の窒化膜５ａとをマスクとして、図示矢印の
ように、ホウ素Ｂなどのイオンを低エネルギーで
打込むか、または拡散によつて、分離用不純物導
入領域９をｐ形ウエル領域３のｎ形ウエル領域２
に接する部分に形成する。その後に、第２図Ｆに
示すように、酸化膜１２を除去し、窒化膜５ａを
マスクとして酸化を施して、ｐ形ウエル領域３と
ｎ形ウエル領域２との境界の表面部に分離用酸化
膜１０を形成する。
段階における状態を示す断面図で、第１図の従来
例と同一符号は同等部分を示す。まず、第２図Ａ
に示すように、シリコン基板１の主面部の一部に
リン（Ｐ）、ヒ素（As）などのイオンを注入して
ｎ形ウエル領域を形成するためのn+形領域１１
を形成し、その全上面に下敷酸化膜４を形成し、
次に分離用酸化膜の形成用のマスクとなるべき窒
化膜５ａを形成した後に、所要パターンに形成し
た第１のレジスト膜６ａを介して窒化膜５ａにエ
ツチングを施して後に分離用酸化膜形成のための
開孔７ａを形成する。次に、第２図Ｂに示すよう
に、第１のレジスト膜６ａを除去した後に、開孔
７ａの内部を含めて、窒化膜５ａの上に酸化膜１
２を形成し、更に、その上にｐ形ウエル領域形成
部位の上に開孔を有するようにパターニングされ
た第２のレジスト膜１３を形成する。つづいて、
第２図Ｃに示すように、この第２のレジスト膜１
３を介して酸化膜１２にエツチングを施してｐ形
ウエル領域形成部位に対応する開孔１４を形成
し、その部位の窒化膜５ａを露出させ、次に、こ
の窒化膜５ａを貫通する加速電圧で、図示矢印の
ように、ホウ素Ｂなどのイオンを打込んでｐ形ウ
エル領域を形成するためのp+形領域１５を形成
する。更につづいて、第２図Ｄに示すように、高
温処理して、シリコン基板１の上面露出部を酸化
させつつ、n+形領域１１およびp+形領域１５の
不純物をドライブしてそれぞれｎ形ウエル領域２
およびｐ形ウエル領域３を形成する。次に、第２
図Ｅに示すように、酸化膜１２とｐ形ウエル領域
３上の窒化膜５ａとをマスクとして、図示矢印の
ように、ホウ素Ｂなどのイオンを低エネルギーで
打込むか、または拡散によつて、分離用不純物導
入領域９をｐ形ウエル領域３のｎ形ウエル領域２
に接する部分に形成する。その後に、第２図Ｆに
示すように、酸化膜１２を除去し、窒化膜５ａを
マスクとして酸化を施して、ｐ形ウエル領域３と
ｎ形ウエル領域２との境界の表面部に分離用酸化
膜１０を形成する。
以上この実施例ではｐ形ウエル領域３の形成に
用いたマスク酸化膜１２を分離用不純物導入領域
９の形成にも用いたので、写真製版工程を１回減
らすことができ、従つてパターンずれのおそれも
ない。
用いたマスク酸化膜１２を分離用不純物導入領域
９の形成にも用いたので、写真製版工程を１回減
らすことができ、従つてパターンずれのおそれも
ない。
なお、上記実施例ではｐ形ウエル領域とｎ形ウ
エル領域との分離の場合を示したが、半導体基板
内の第１導電形層とそれに接して形成された第２
導電形ウエル領域との分離に広く、この発明は適
用できる。
エル領域との分離の場合を示したが、半導体基板
内の第１導電形層とそれに接して形成された第２
導電形ウエル領域との分離に広く、この発明は適
用できる。
以上説明したように、ウエル領域の形成に用い
たマスクを分離用不純物導入領域の形成にも利用
するようにしたので、写真製版工程が１回減少
し、従つてマスクずれのおそれもなくなり、コス
トの低減と製品品質の向上が可能となる。
たマスクを分離用不純物導入領域の形成にも利用
するようにしたので、写真製版工程が１回減少
し、従つてマスクずれのおそれもなくなり、コス
トの低減と製品品質の向上が可能となる。
第１図Ａ〜Ｄは従来の製造方法の主要段階にお
ける状態を示す断面図、第２図Ａ〜Ｆはこの発明
の一実施例方法の主要段階における状態を示す断
面図である。 図において、１は半導体基板、２はｎ形ウエル
領域（第１の領域）、３はｐ形ウエル領域（第２
導電形のウエル領域）、５ａは窒化膜（第１の
膜）、７ａは第１の開孔、９は分離用不純物導入
領域、１２は酸化膜（第２の膜）、１４は第２の
開孔である。なお、図中同一符号は同一または相
当部分を示す。
ける状態を示す断面図、第２図Ａ〜Ｆはこの発明
の一実施例方法の主要段階における状態を示す断
面図である。 図において、１は半導体基板、２はｎ形ウエル
領域（第１の領域）、３はｐ形ウエル領域（第２
導電形のウエル領域）、５ａは窒化膜（第１の
膜）、７ａは第１の開孔、９は分離用不純物導入
領域、１２は酸化膜（第２の膜）、１４は第２の
開孔である。なお、図中同一符号は同一または相
当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板内に第１導電形の第１のウエル領
域と接し、ともに上記半導体基板の表面に露出す
る第２導電形の第２のウエル領域と、上記第１、
第２のウエル領域の境界に分離酸化膜と分離用不
純物導入領域とを有する半導体装置の製造方法に
おいて １ 上記第１のウエル領域と上記第２のウエル領
域との境界となるべき線をはさんで上記両ウエ
ル領域にわたる所要幅の第１の開孔を有する第
１の膜を上記基板上に形成する工程と、 ２ 上記第２のウエル領域を形成すべき部位に第
２の開孔を有する第２の膜を形成する工程と、 ３ 上記第２の膜をマスクとして、上記第２の開
孔内にある上記第１の膜を貫通する加速電圧で
第２導電形不純物イオンを打込む工程と、 ４ 上記イオン打込み後に熱処理を行い上記第２
のウエル領域を形成する工程と、 ５ 上記第２の膜および上記第２の開孔内にある
上記第１の膜をマスクとして第２導電形不純物
イオンを打込む工程と、 ６ 上記イオン打込み後に熱酸化処理を行い、上
記分離用酸化膜および分離用不純物導入領域を
形成する工程 とを備えたことを特徴とする半導体装置の製造方
法。 ２ 第１導電形の第１の領域がｎ形ウエル領域で
あり、第２導電形のウエル領域がＰ形ウエル領域
であることを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099839A JPS60242637A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099839A JPS60242637A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60242637A JPS60242637A (ja) | 1985-12-02 |
| JPH0519309B2 true JPH0519309B2 (ja) | 1993-03-16 |
Family
ID=14257966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59099839A Granted JPS60242637A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60242637A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436077A (en) * | 1977-08-24 | 1979-03-16 | Toshiba Corp | Sintered electrode for use in discharge tube lamp |
-
1984
- 1984-05-16 JP JP59099839A patent/JPS60242637A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60242637A (ja) | 1985-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3012673B2 (ja) | 半導体装置の製造方法 | |
| JPS6226590B2 (ja) | ||
| KR920004366B1 (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
| JP2775765B2 (ja) | 半導体装置の製造法 | |
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| JP3325692B2 (ja) | 半導体装置の製造方法 | |
| US5474944A (en) | Process for manufacturing integrated circuit with power field effect transistors | |
| JPH0519309B2 (ja) | ||
| JP2971085B2 (ja) | 半導体装置の製造方法 | |
| JP2723539B2 (ja) | マスタースライス型半導体装置 | |
| JPH0126184B2 (ja) | ||
| JPH0349236A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3161429B2 (ja) | 半導体装置の製造方法 | |
| JPH01155660A (ja) | 半導体装置の製造方法 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| JPH06260489A (ja) | 半導体装置の製造方法 | |
| JPS6386476A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63111667A (ja) | 半導体装置の製造方法 | |
| JPH0564457B2 (ja) | ||
| JPS59177961A (ja) | 半導体装置の製造方法 | |
| JPS63275176A (ja) | 半導体装置の製造方法 | |
| JPS61104669A (ja) | 半導体装置の製造方法 | |
| JPH01112771A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02237133A (ja) | 半導体装置の製造方法 |