JPH05197380A - エンベロープ制御装置 - Google Patents
エンベロープ制御装置Info
- Publication number
- JPH05197380A JPH05197380A JP4292456A JP29245692A JPH05197380A JP H05197380 A JPH05197380 A JP H05197380A JP 4292456 A JP4292456 A JP 4292456A JP 29245692 A JP29245692 A JP 29245692A JP H05197380 A JPH05197380 A JP H05197380A
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- waveform
- code
- data
- shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
【目的】 従来よりも小規模な乗算器を用いて、波形と
エンベロープとの乗算が行なえるようにしたエンベロー
プ制御装置を提供する。 【構成】 エンベロープデータ発生器２にて、エンベロ
ープデータＥｉとして、下位コードＰiと上位コードＱi
との２つに分かれたものを発生させ、下位コードＰiま
たはこれを変形したものと、波形発生器１から発生され
る波形データＷiとを乗算器６にて乗算し、この乗算結
果を上位コードＱiにしたがって、シフタ８にてシフト
するように構成している。 【効果】 従来のエンベロープ制御装置に比べて乗算器
を小規模にできるという効果が得られる。
エンベロープとの乗算が行なえるようにしたエンベロー
プ制御装置を提供する。 【構成】 エンベロープデータ発生器２にて、エンベロ
ープデータＥｉとして、下位コードＰiと上位コードＱi
との２つに分かれたものを発生させ、下位コードＰiま
たはこれを変形したものと、波形発生器１から発生され
る波形データＷiとを乗算器６にて乗算し、この乗算結
果を上位コードＱiにしたがって、シフタ８にてシフト
するように構成している。 【効果】 従来のエンベロープ制御装置に比べて乗算器
を小規模にできるという効果が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、電子楽器のように音源
波形とエンベロープ波形とを乗算したり、画像処理にお
いて乗算を行なうのに適したエンベロープ制御装置に関
するものである。
波形とエンベロープ波形とを乗算したり、画像処理にお
いて乗算を行なうのに適したエンベロープ制御装置に関
するものである。
【０００２】
【従来の技術】従来、電子楽器の分野において、音源波
形とエンベロープ波形とを乗算して、エンベロープの付
与された楽音波形をつくる場合、量子化誤差の関係か
ら、ディジタル乗算器として１２ビット×１２ビット以
上のビット幅をもつものが用いられている。
形とエンベロープ波形とを乗算して、エンベロープの付
与された楽音波形をつくる場合、量子化誤差の関係か
ら、ディジタル乗算器として１２ビット×１２ビット以
上のビット幅をもつものが用いられている。
【０００３】また、ＤＡ変換器としても、１４ビット〜
１６ビットのものを必要とし、エンベロープ波形も、１
４ビット〜１６ビットの分解能を必要としている。ま
た、エンベロープ波形として、１６ビットのリニアなコ
ードを用いる代りに、２進の浮動小数点表示を行なうも
のとして、特開昭５４−１６０９号公報，特開昭５７−
１８１５９３号公報などが知られている。
１６ビットのものを必要とし、エンベロープ波形も、１
４ビット〜１６ビットの分解能を必要としている。ま
た、エンベロープ波形として、１６ビットのリニアなコ
ードを用いる代りに、２進の浮動小数点表示を行なうも
のとして、特開昭５４−１６０９号公報，特開昭５７−
１８１５９３号公報などが知られている。
【０００４】
【発明が解決しようとする課題】上述したような、ディ
ジタル乗算器として１２ビット×１２ビット以上のビッ
ト幅をもつものを用いないと、エンベロープが減衰した
ときに、量子化誤差による雑音が発生し、耳につくとい
う問題があった。
ジタル乗算器として１２ビット×１２ビット以上のビッ
ト幅をもつものを用いないと、エンベロープが減衰した
ときに、量子化誤差による雑音が発生し、耳につくとい
う問題があった。
【０００５】また、上述した２進の浮動小数点表示を行
なうものは、音源波形との乗算についてはアナログ乗算
器を用いたり、１６ビット×１６ビットのような線形の
並列乗算器を従来どおり使用するものであった。
なうものは、音源波形との乗算についてはアナログ乗算
器を用いたり、１６ビット×１６ビットのような線形の
並列乗算器を従来どおり使用するものであった。
【０００６】本発明は、このような問題に鑑み、従来よ
りも小規模な乗算器を用いて波形とエンベロープとの乗
算が行なえるようにしたエンベロープ制御装置を提供す
ることを目的とするものである。
りも小規模な乗算器を用いて波形とエンベロープとの乗
算が行なえるようにしたエンベロープ制御装置を提供す
ることを目的とするものである。
【０００７】
【課題を解決するための手段】本発明は、エンベロープ
データＥｉとして、下位コードＰiと上位コードＱiとの
２つに分かれたものを発生させ、下位コードＰiまたは
これを変形したものと波形データＷiとを乗算し、乗算
結果を上位コードＱiにしたがって、シフトするように
して、乗算器をＷi×Ｅiの代りに、Ｗi×Ｐiまたは、こ
れよりわずかに大きい規模にまで、小さくするようにし
たことを特徴とするものである。
データＥｉとして、下位コードＰiと上位コードＱiとの
２つに分かれたものを発生させ、下位コードＰiまたは
これを変形したものと波形データＷiとを乗算し、乗算
結果を上位コードＱiにしたがって、シフトするように
して、乗算器をＷi×Ｅiの代りに、Ｗi×Ｐiまたは、こ
れよりわずかに大きい規模にまで、小さくするようにし
たことを特徴とするものである。
【０００８】
【作用】本発明は波形発生器から波形データＷiを出力
し、エンベロープ発生器から下位コードＰiと上位コー
ドＱiに分割できるエンベロープデータＥiを出力し、上
記波形データＷiと下位コードＰiとを乗算器に加えてそ
れらの積を得、これをシフタに加え、この積を上記上位
コードＱiにしたがってシフトすることにより、波形と
エンベロープの乗算された出力波形を得るようにしたも
のであるから、従来のエンベロープ制御装置に比べて乗
算器を小規模にできる。
し、エンベロープ発生器から下位コードＰiと上位コー
ドＱiに分割できるエンベロープデータＥiを出力し、上
記波形データＷiと下位コードＰiとを乗算器に加えてそ
れらの積を得、これをシフタに加え、この積を上記上位
コードＱiにしたがってシフトすることにより、波形と
エンベロープの乗算された出力波形を得るようにしたも
のであるから、従来のエンベロープ制御装置に比べて乗
算器を小規模にできる。
【０００９】また、波形発生器から波形データＷiを出
力し、エンベロープ発生器から下位コードＰiと上位コ
ードＱiに分割できるエンベロープデータＥiを出力し、
上記波形データＷiと下位コードＰiとを乗算器に加えて
それらの積と波形データＷiとを減算器に加えてそれら
の差を得、上記差をシフタに加えて、上記上位コードＱ
iにしたがってシフトすることにより、波形とエンベロ
ープの乗算された出力波形を得るようにしても乗算器の
規模を小さくすることができ、しかもこの場合、シフタ
をアナログ式にすれば、ＤＡ変換器も、小規模のもので
すむ。
力し、エンベロープ発生器から下位コードＰiと上位コ
ードＱiに分割できるエンベロープデータＥiを出力し、
上記波形データＷiと下位コードＰiとを乗算器に加えて
それらの積と波形データＷiとを減算器に加えてそれら
の差を得、上記差をシフタに加えて、上記上位コードＱ
iにしたがってシフトすることにより、波形とエンベロ
ープの乗算された出力波形を得るようにしても乗算器の
規模を小さくすることができ、しかもこの場合、シフタ
をアナログ式にすれば、ＤＡ変換器も、小規模のもので
すむ。
【００１０】
【実施例】以下、本発明を実施例をもとに説明する。
【００１１】図１は本発明の第１の実施例におけるブロ
ック図である。図１において、１は楽音の音源の波形デ
ータＷiを発生する波形発生器であって、楽音の一波形
をサンプリングし、量子孔したデータを繰り返し発生す
る。３は波形データレジスタである。２はエンベロープ
発生器であって、エンベロープデータＥiを発生する。
エンベロープデータＥiは、下位Ｐiと上位Ｑiに分離で
きる構造である。４は下位コードＰiのためのレジスタ
５は上位コードＱiのためのレジスタである。波形デー
タＷiと下位コードＰiとは乗算器６に加えられる。この
際、下位コードＰ iの最上位ビットのさらに上位に、
“１”がつけ加えられる。したがって、Ｐiが８ビット
のときは、乗算器６には、９ビットのデータが与えられ
る。乗算器６の他方の入力には、波形データＷiが入力
される。このデータを１０ビットで構成することにす
る。乗算器６の出力は、１０＋９＝１９ビットのうち上
位１２ビットを使用することにする。この積コードＷＰ
iは、シフタ８に入力される。シフタは、入力コードの
ビットシフトして出力するもので、何ビット上位、また
は下位にシフトするかを、エンベロープデータの上位コ
ードＱiにより指定する。
ック図である。図１において、１は楽音の音源の波形デ
ータＷiを発生する波形発生器であって、楽音の一波形
をサンプリングし、量子孔したデータを繰り返し発生す
る。３は波形データレジスタである。２はエンベロープ
発生器であって、エンベロープデータＥiを発生する。
エンベロープデータＥiは、下位Ｐiと上位Ｑiに分離で
きる構造である。４は下位コードＰiのためのレジスタ
５は上位コードＱiのためのレジスタである。波形デー
タＷiと下位コードＰiとは乗算器６に加えられる。この
際、下位コードＰ iの最上位ビットのさらに上位に、
“１”がつけ加えられる。したがって、Ｐiが８ビット
のときは、乗算器６には、９ビットのデータが与えられ
る。乗算器６の他方の入力には、波形データＷiが入力
される。このデータを１０ビットで構成することにす
る。乗算器６の出力は、１０＋９＝１９ビットのうち上
位１２ビットを使用することにする。この積コードＷＰ
iは、シフタ８に入力される。シフタは、入力コードの
ビットシフトして出力するもので、何ビット上位、また
は下位にシフトするかを、エンベロープデータの上位コ
ードＱiにより指定する。
【００１２】ここで、エンベロープデータが ｛ｑ3ｑ2ｑ1ｑ0Ｐ7Ｐ6Ｐ5Ｐ4Ｐ3Ｐ2Ｐ1Ｐ0｝ で表わされるとする。｛Ｐ7〜Ｐ0｝は仮数部を表わし、
｛ｑ3〜ｑ0｝は指数部を表わす。
｛ｑ3〜ｑ0｝は指数部を表わす。
【００１３】Ｅiの大きさは
【００１４】
【数１】
【００１５】のように、２進の浮動表示の値として表わ
される。Ｐiの上位に“１”を付け加えると、Ｅiは実質
的に
される。Ｐiの上位に“１”を付け加えると、Ｅiは実質
的に
【００１６】
【数２】
【００１７】となる。（数２）の右辺の｛ ｝内を〔Ｐ
i〕と表わす。一方、Ｗiを１０ビットとすると
i〕と表わす。一方、Ｗiを１０ビットとすると
【００１８】
【数３】
【００１９】となる。ただし、これは負数を２の補数表
示している。Ｗi×〔Ｅi〕は
示している。Ｗi×〔Ｅi〕は
【００２０】
【数４】
【００２１】ＷＰi項は、１０ビット×９ビットの乗算
器６で計算する。
器６で計算する。
【００２２】
【数５】
【００２３】項は、上位コードＱiによって、１６通り
のシフトを行なうことに相当し、Ｑi＝（００００）で
はシフトなし、Ｑi＝（０００１）では上位へ１ビット
シフト、Ｑi＝（００１０）では上位へ２ビットシフ
ト、Ｑi＝（１１１１）では上位へ１５ビットシフトす
る。したがって、ＷＰiを１２ビットとすると、シフタ
８の出力は１２＋１５＝２７ビットの幅になるが、上位
から１６ビットのみを取り出して、ＤＡ変換器９に入力
することにする。このようにすれば、ＷＰiが１２ビッ
トであるから、量子化ノイズに対するＳ／Ｎが約７２ｄ
Ｂであり、ダイナミックレンジが、１６ビットに対応し
て、９６ｄＢとなり、十分に高品質の音を得ることがで
きる。
のシフトを行なうことに相当し、Ｑi＝（００００）で
はシフトなし、Ｑi＝（０００１）では上位へ１ビット
シフト、Ｑi＝（００１０）では上位へ２ビットシフ
ト、Ｑi＝（１１１１）では上位へ１５ビットシフトす
る。したがって、ＷＰiを１２ビットとすると、シフタ
８の出力は１２＋１５＝２７ビットの幅になるが、上位
から１６ビットのみを取り出して、ＤＡ変換器９に入力
することにする。このようにすれば、ＷＰiが１２ビッ
トであるから、量子化ノイズに対するＳ／Ｎが約７２ｄ
Ｂであり、ダイナミックレンジが、１６ビットに対応し
て、９６ｄＢとなり、十分に高品質の音を得ることがで
きる。
【００２４】図２は、本発明の第２の実施例のブロック
図である。図１の実施例との違いについて述べると、デ
ィジタルシフタ８が省かれ、その代りにアナログのシフ
タに相当する減衰器１０が、ＤＡ変換器９の出力側に設
けられ、減衰度ＡＴが上位コードＱiにより切り換えら
れる。減衰度ＡＴは
図である。図１の実施例との違いについて述べると、デ
ィジタルシフタ８が省かれ、その代りにアナログのシフ
タに相当する減衰器１０が、ＤＡ変換器９の出力側に設
けられ、減衰度ＡＴが上位コードＱiにより切り換えら
れる。減衰度ＡＴは
【００２５】
【数６】
【００２６】で表わされる。Ｋは定数である。このよう
にすれば、ＤＡ変換器９として、１２ビット精度のもの
でよいから、図１の実施例より有利である。
にすれば、ＤＡ変換器９として、１２ビット精度のもの
でよいから、図１の実施例より有利である。
【００２７】図３の（Ａ）は〔Ｐi〕とＱiの一例であ
る。エンベロープの減衰過程、いわゆるレリーズを示し
ている。Ｐｉは２５５から０までの変化を行なうから、
〔Ｐi〕は５１１から２５６まで変化する。図４（Ａ）
はＱi，Ｐi，〔Ｐi〕のフォーマットである。
る。エンベロープの減衰過程、いわゆるレリーズを示し
ている。Ｐｉは２５５から０までの変化を行なうから、
〔Ｐi〕は５１１から２５６まで変化する。図４（Ａ）
はＱi，Ｐi，〔Ｐi〕のフォーマットである。
【００２８】図５は、本発明の別の実施例である。波形
データＷiと下位コードＰiは乗算器６に加えられ、その
積出力は、上位コードＱiにしたがって、シフタ８によ
りシフトされる。波形データＷiもシフタ１８によって
シフトされる。シフタ８と１８の出力は減算器２０に加
えられて、ここにおいて、それらの差がとられる。減算
器２０の出力はＤＡ変換器に入力される。
データＷiと下位コードＰiは乗算器６に加えられ、その
積出力は、上位コードＱiにしたがって、シフタ８によ
りシフトされる。波形データＷiもシフタ１８によって
シフトされる。シフタ８と１８の出力は減算器２０に加
えられて、ここにおいて、それらの差がとられる。減算
器２０の出力はＤＡ変換器に入力される。
【００２９】図６は、図５の実施例のレフタ８，９と減
算器２０の順序を逆にして、シフタを１個にすると共
に、減算器２０の扱うべきビット幅を減らしたものであ
る。
算器２０の順序を逆にして、シフタを１個にすると共
に、減算器２０の扱うべきビット幅を減らしたものであ
る。
【００３０】図５と図６の実施例では、エンベロープデ
ータＥiとして、その減衰過程において、増加関数とな
るように発生させるものとする。図３（Ｂ）に値の例を
示す。図４（Ｂ）はエンベロープデータのフォーマット
である。
ータＥiとして、その減衰過程において、増加関数とな
るように発生させるものとする。図３（Ｂ）に値の例を
示す。図４（Ｂ）はエンベロープデータのフォーマット
である。
【００３１】図７は、アナログ式のシフタの例である。
図７において、抵抗は周知のＲ−２Ｒ形式のラダーネッ
トワークである。２Ｒの抵抗側にはスイッチが設けら
れ、演算増幅器３１の＋入力と−入力への電流の流入を
選択する。ＲFは利得を決める帰還抵抗であって、−入
力への流入電流が流れる。３０はデコーダであって、上
位コードＱiに従って、１６個のスイッチのうち１個
を、−入力側に選択し切り換える。スイッチＳ0では減
衰なし、スイッチＳ1では−６ｄＢ，Ｓ2では−１２ｄ
Ｂ、……となる。スイッチＳiでは−６×ｉ ｄＢとな
る。最も減衰の大きいＳ 15では、Ｑi＝（１１１１）で
ある。このときは、スイッチを＋入力側に固定して入力
が遮断されるようにしてもよい。
図７において、抵抗は周知のＲ−２Ｒ形式のラダーネッ
トワークである。２Ｒの抵抗側にはスイッチが設けら
れ、演算増幅器３１の＋入力と−入力への電流の流入を
選択する。ＲFは利得を決める帰還抵抗であって、−入
力への流入電流が流れる。３０はデコーダであって、上
位コードＱiに従って、１６個のスイッチのうち１個
を、−入力側に選択し切り換える。スイッチＳ0では減
衰なし、スイッチＳ1では−６ｄＢ，Ｓ2では−１２ｄ
Ｂ、……となる。スイッチＳiでは−６×ｉ ｄＢとな
る。最も減衰の大きいＳ 15では、Ｑi＝（１１１１）で
ある。このときは、スイッチを＋入力側に固定して入力
が遮断されるようにしてもよい。
【００３２】図７の例では、１６通りのレベルを生じる
が、通常の音に対しては十分すぎる。Ｑiを３ビットと
してもよい。Ｑiを４ビットとした場合でも、１６通り
全部使わずに、１０ビット〜１２ビット位だけを用いる
ようにしてもよい。
が、通常の音に対しては十分すぎる。Ｑiを３ビットと
してもよい。Ｑiを４ビットとした場合でも、１６通り
全部使わずに、１０ビット〜１２ビット位だけを用いる
ようにしてもよい。
【００３３】なお、図３（Ｂ）のコードの場合は、図７
のデコーダとスイッチの対応とを逆にすれば良い。
のデコーダとスイッチの対応とを逆にすれば良い。
【００３４】図１，図２の実施例において、Ｐi，Ｑiが
減少していき、Ｑi＝（００００）となって、さらに、
Ｐiが（００００００００）を越えて小さくなったとき
には、Ｑi＝（１１１１）となりかつＢＯＲＲＯＷが発
生するが、このときには、Ｑi＝（１１１１）またはＢ
ＯＲＲＯＷを検出して、〔Ｑi〕＝（００００）をＱiの
代わりにシフタに供給し、かつ、Ｐiのさらに上位の付
加ビットを“１”から“０”に切り換えるようにすれ
ば、〔Ｐi〕としては、通常のレンジＱi＝（０００１）
〜（１１１０）では、〔Ｐi〕＝５１１〜２５６がと
れ、Ｑi＝（００００）では、〔Ｐｉ〕＝５１１〜０の
値が取れることになる。
減少していき、Ｑi＝（００００）となって、さらに、
Ｐiが（００００００００）を越えて小さくなったとき
には、Ｑi＝（１１１１）となりかつＢＯＲＲＯＷが発
生するが、このときには、Ｑi＝（１１１１）またはＢ
ＯＲＲＯＷを検出して、〔Ｑi〕＝（００００）をＱiの
代わりにシフタに供給し、かつ、Ｐiのさらに上位の付
加ビットを“１”から“０”に切り換えるようにすれ
ば、〔Ｐi〕としては、通常のレンジＱi＝（０００１）
〜（１１１０）では、〔Ｐi〕＝５１１〜２５６がと
れ、Ｑi＝（００００）では、〔Ｐｉ〕＝５１１〜０の
値が取れることになる。
【００３５】以上の実施例では、波形データとエンベロ
ープデータの積をそのままＤＡ変換する場合について説
明した。
ープデータの積をそのままＤＡ変換する場合について説
明した。
【００３６】図８は、Ｗi×Ｅiのｉに関する差分値を出
力する場合の実施例である。波形データＷiと、下位デ
ータＰiに“１”を付加した〔Ｐｉ〕とが乗算器６０に
加えられ、積Ｗiを得る。積ＷＰiはラッチ４０に印加さ
れるから、時刻ｉでは、１回前の積ＷＰi-1が保持され
る。エンベロープデータＥiの上位コードＱiは、ラッチ
４２、比較器４３、およびアナログ式のシフタである減
衰器１０に供給される。ラッチ４２には、１回前の上位
コードＱi-1が保持されており、比較器４３に供給され
る。比較器４３は、ＱiとＱi-1とを比較し、つぎの条件
にもとづき出力を出す。
力する場合の実施例である。波形データＷiと、下位デ
ータＰiに“１”を付加した〔Ｐｉ〕とが乗算器６０に
加えられ、積Ｗiを得る。積ＷＰiはラッチ４０に印加さ
れるから、時刻ｉでは、１回前の積ＷＰi-1が保持され
る。エンベロープデータＥiの上位コードＱiは、ラッチ
４２、比較器４３、およびアナログ式のシフタである減
衰器１０に供給される。ラッチ４２には、１回前の上位
コードＱi-1が保持されており、比較器４３に供給され
る。比較器４３は、ＱiとＱi-1とを比較し、つぎの条件
にもとづき出力を出す。
【００３７】Ｑi＞Ｑi-1 ：ａ Ｑi＝Ｑi-1 ：ｂ Ｑi＜Ｑi-1 ：ｃ ラッチ４０の出力ＷＰi-1は、シフタ４１に供給され
る。シフタ４１は、ＷＰi -1を１ビット上下にシフトす
るもので、アンドゲートとオアゲートの組み合わせで構
成できる。入力端子Ａに入った信号は、１ビット下位に
シフトされる。入力端子Ｂに入った信号は、そのまま出
力される。入力端子Ｃに入った信号は１ビット上位にシ
フトされる。したがって、入力ＷＰi-1はつぎのように
変換されることになる。
る。シフタ４１は、ＷＰi -1を１ビット上下にシフトす
るもので、アンドゲートとオアゲートの組み合わせで構
成できる。入力端子Ａに入った信号は、１ビット下位に
シフトされる。入力端子Ｂに入った信号は、そのまま出
力される。入力端子Ｃに入った信号は１ビット上位にシ
フトされる。したがって、入力ＷＰi-1はつぎのように
変換されることになる。
【００３８】ａ： Ａを選択 ： ＷＰi-1／２ ｂ： Ｂを選択 ： ＷＰi-1 ｃ： Ｃを選択 ： ２ＷＰi-1 シフタ４１の出力と、積とは減算器６１に供給され、差
が計算される。差分出力は、つぎのようになる。
が計算される。差分出力は、つぎのようになる。
【００３９】Ｑi＞Ｑi-1のとき △ＷＰi＝ＷＰi-1／２−ＷＰi Ｑi＝Ｑi-1のとき △ＷＰi＝ＷＰi-1−ＷＰi Ｑi＜Ｑi-1のとき △ＷＰi＝２ＷＰi-1−ＷＰi 減算器６１の出力△ＷＰiは、ＤＡ変換器９と減衰器１
０を経て、キャパシタＣと演算増幅器１１とよりなる積
分器に加えられる。差分値△ＷＰiはＷＰiの微分値に相
当するから、積分器の出力はＷiとＥiとの積の波形にな
る。
０を経て、キャパシタＣと演算増幅器１１とよりなる積
分器に加えられる。差分値△ＷＰiはＷＰiの微分値に相
当するから、積分器の出力はＷiとＥiとの積の波形にな
る。
【００４０】比較器４３とシフタ４１とは、上位コード
ＱiとＱi-1とが異なる、すなわち、エンベロープデータ
の指数表示部のレンジが異なる場合の〔Ｐi〕と
〔Ｐi-1〕との差を補正して、正しい差分値△ＷＰiが得
られるようにするためのものである。
ＱiとＱi-1とが異なる、すなわち、エンベロープデータ
の指数表示部のレンジが異なる場合の〔Ｐi〕と
〔Ｐi-1〕との差を補正して、正しい差分値△ＷＰiが得
られるようにするためのものである。
【００４１】△ＷＰiはＷＰiとＷＰi-1との差分である
から、ＷＰiを１２ビットとしても、△ＷＰiのワード幅
は小さいことが殆どである。したがって、差分を計算す
る本実施例では、ＤＡ変換器９のワード幅を１２ビット
以下にすることができる。
から、ＷＰiを１２ビットとしても、△ＷＰiのワード幅
は小さいことが殆どである。したがって、差分を計算す
る本実施例では、ＤＡ変換器９のワード幅を１２ビット
以下にすることができる。
【００４２】図９は、図８に用いたＤＡ変換器９の部分
の別の例である。差分値△ＷＰiはシフタ７０，ＤＡ変
換器７１，アナログ式のシフタ７２を介して出力され、
図８の減衰器１０に印加される。シフタ７０とシフタ７
２には、△ＷＰiの７ビットのデータの上位３ビットが
供給され、シフト動作が制御される。図１０（Ａ）のよ
うに△ＷＰiの上位３ビットが“０”のときは、下位４
ビットがそのまま、ＤＡ変換器７１に加わり、シフタ７
２は、利得が１／４、すなわち、−１２ｄＢとなる。図
１０（Ｂ）のように、上位の３ビットが“００１”のと
きは、中間の４ビットがシフタ７０のシフト動作により
出力され、これがＤＡ変換器７１に加わり、シフタ７２
は利得が１／２、すなわち、−６ｄＢとなる。図１０
（Ｃ）のように△ＷＰiの上位２ビットが“０１”のと
きは、ＭＳＢ（最上位ビット）を除く上位４ビットをＤ
Ａ変換器７１に加え、シフタ７２は減衰度０ｄＢとす
る。
の別の例である。差分値△ＷＰiはシフタ７０，ＤＡ変
換器７１，アナログ式のシフタ７２を介して出力され、
図８の減衰器１０に印加される。シフタ７０とシフタ７
２には、△ＷＰiの７ビットのデータの上位３ビットが
供給され、シフト動作が制御される。図１０（Ａ）のよ
うに△ＷＰiの上位３ビットが“０”のときは、下位４
ビットがそのまま、ＤＡ変換器７１に加わり、シフタ７
２は、利得が１／４、すなわち、−１２ｄＢとなる。図
１０（Ｂ）のように、上位の３ビットが“００１”のと
きは、中間の４ビットがシフタ７０のシフト動作により
出力され、これがＤＡ変換器７１に加わり、シフタ７２
は利得が１／２、すなわち、−６ｄＢとなる。図１０
（Ｃ）のように△ＷＰiの上位２ビットが“０１”のと
きは、ＭＳＢ（最上位ビット）を除く上位４ビットをＤ
Ａ変換器７１に加え、シフタ７２は減衰度０ｄＢとす
る。
【００４３】上記説明は、△ＷＰiが正のときである。
△ＷＰiが負のとき、２の補数表示をした場合が図１１
である。図１１において、上位３ビットが“１１１”の
ときは、図１１（Ｄ）に示す下位４ビットをそのままＤ
Ａ変換器７１に加える。シフタ７２は、−１２ｄＢとな
る。上位３ビットが“１１０”のときには、図１１
（Ｅ）の中間の４ビットをシフタ７０が出力する。この
ときシフタ７２は−６ｄＢとなる。上位２ビットが“１
０”のときには、図１１（Ｆ）に示す４ビットがシフタ
７０より出力される。このときシフタ７２は０ｄＢとな
る。△ＷＰi７ビットのうち、ＭＳＢは反転して、ＤＡ
変換器７１のＭＳＢ入力に与えられる。このようにする
と、この補数表示が、オフセットバイナリ表示に変換さ
れる。
△ＷＰiが負のとき、２の補数表示をした場合が図１１
である。図１１において、上位３ビットが“１１１”の
ときは、図１１（Ｄ）に示す下位４ビットをそのままＤ
Ａ変換器７１に加える。シフタ７２は、−１２ｄＢとな
る。上位３ビットが“１１０”のときには、図１１
（Ｅ）の中間の４ビットをシフタ７０が出力する。この
ときシフタ７２は−６ｄＢとなる。上位２ビットが“１
０”のときには、図１１（Ｆ）に示す４ビットがシフタ
７０より出力される。このときシフタ７２は０ｄＢとな
る。△ＷＰi７ビットのうち、ＭＳＢは反転して、ＤＡ
変換器７１のＭＳＢ入力に与えられる。このようにする
と、この補数表示が、オフセットバイナリ表示に変換さ
れる。
【００４４】波形発生器１は、ディジタル的な音源波形
を出力するもので、記憶装置に書き込まれたデータを順
次読み出すもので良い。エンベロープ発生器２は、アッ
プダウンカウンタなどが用いられる。
を出力するもので、記憶装置に書き込まれたデータを順
次読み出すもので良い。エンベロープ発生器２は、アッ
プダウンカウンタなどが用いられる。
【００４５】図５や図６の実施例のように増加関数型の
エンベロープデータＥiを用いる場合にも、図８のよう
な差分値を求めるような構成にすることができることは
いうまでもない。
エンベロープデータＥiを用いる場合にも、図８のよう
な差分値を求めるような構成にすることができることは
いうまでもない。
【００４６】
【発明の効果】以上の説明から明らかなように、本発明
は波形発生器から波形データＷiを出力し、エンベロー
プ発生器から下位コードＰiと上位コードＱiに分割でき
るエンベロープデータＥiを出力し、上記波形データＷi
と下位コードＰiとを乗算器に加えてそれらの積を得、
これをシフタに加え、この積を上記上位コードＱiにし
たがってシフトすることにより、波形とエンベロープの
乗算された出力波形を得るようにしたものであるから、
従来のエンベロープ制御装置に比べて乗算器を小規模に
できるという効果が得られる。
は波形発生器から波形データＷiを出力し、エンベロー
プ発生器から下位コードＰiと上位コードＱiに分割でき
るエンベロープデータＥiを出力し、上記波形データＷi
と下位コードＰiとを乗算器に加えてそれらの積を得、
これをシフタに加え、この積を上記上位コードＱiにし
たがってシフトすることにより、波形とエンベロープの
乗算された出力波形を得るようにしたものであるから、
従来のエンベロープ制御装置に比べて乗算器を小規模に
できるという効果が得られる。
【００４７】また、波形発生器から波形データＷiを出
力し、エンベロープ発生器から下位コードＰiと上位コ
ードＱiに分割できるエンベロープデータＥiを出力し、
上記波形データＷiと下位コードＰiとを乗算器に加えて
それらの積と波形データＷiとを減算器に加えてそれら
の差を得、上記差をシフタに加えて、上記上位コードＱ
iにしたがってシフトすることにより、波形とエンベロ
ープの乗算された出力波形を得るようにしても乗算器の
規模を小さくすることができ、しかもこの場合、シフタ
をアナログ式にすれば、ＤＡ変換器も、小規模のもので
良いという優れた効果が得られる。
力し、エンベロープ発生器から下位コードＰiと上位コ
ードＱiに分割できるエンベロープデータＥiを出力し、
上記波形データＷiと下位コードＰiとを乗算器に加えて
それらの積と波形データＷiとを減算器に加えてそれら
の差を得、上記差をシフタに加えて、上記上位コードＱ
iにしたがってシフトすることにより、波形とエンベロ
ープの乗算された出力波形を得るようにしても乗算器の
規模を小さくすることができ、しかもこの場合、シフタ
をアナログ式にすれば、ＤＡ変換器も、小規模のもので
良いという優れた効果が得られる。
【図１】本発明の第１の実施例のブロック図
【図２】本発明の第２の実施例のブロック図
【図３】上記各実施例に用いるエンベロープデータの例
を示す図
を示す図
【図４】エンベロープデータのフォーマットの例を示す
図
図
【図５】本発明の第３の実施例のブロック図
【図６】本発明の第４の実施例のブロック図
【図７】上記各実施例に用いるシフタの一例を示す回路
図
図
【図８】差分値を出力するようにした本発明の第５の実
施例のブロック図
施例のブロック図
【図９】図８の実施例におけるＤＡ変換器を浮動形式の
ＤＡ変換器で構成した場合のブロック図
ＤＡ変換器で構成した場合のブロック図
【図１０】図９のコード表を示す図
【図１１】図９のコード表を示す図
１ 波形発生器 ２ エンベロープデータ発生器 ６ 乗算器 ８ シフタ ９ ＤＡ変換器 １０ アナログ式シフタ
Claims (3)
- 【請求項１】波形発生器から波形データを出力し、エン
ベロープ発生器から下位コードと上位コードに分割でき
るエンベロープデータを出力し、上記波形データと下位
コードとを乗算器に加えてそれらの積を得、上記積をシ
フタに加え、この積を上記上位コードにしたがってシフ
トすることにより、波形とエンベロープの乗算された出
力波形を得るようにしたエンベロープ制御装置。 - 【請求項２】エンベロープデータとして減少関数を用
い、下位コードに付加ビットを付け加えて乗算器に印加
するようにしたことを特徴とする特許請求の範囲第１項
記載のエンベロープ制御装置。 - 【請求項３】波形発生器から波形データを出力し、エン
ベロープ発生器から下位コードと上位コードに分割でき
るエンベロープデータを出力し、上記波形データと下位
コードとを乗算器に加えてそれらの積を得、上記積と波
形データとを減算器に加えてそれらの差を得、上記差を
シフタに加え、この差を上記上位コードにしたがってシ
フトすることにより、波形とエンベロープの乗算された
出力波形を得るようにしたエンベロープ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292456A JP2512270B2 (ja) | 1992-10-30 | 1992-10-30 | エンベロ―プ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292456A JP2512270B2 (ja) | 1992-10-30 | 1992-10-30 | エンベロ―プ制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57224327A Division JPS59113494A (ja) | 1982-12-20 | 1982-12-20 | エンベロ−プ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05197380A true JPH05197380A (ja) | 1993-08-06 |
| JP2512270B2 JP2512270B2 (ja) | 1996-07-03 |
Family
ID=17782039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4292456A Expired - Lifetime JP2512270B2 (ja) | 1992-10-30 | 1992-10-30 | エンベロ―プ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2512270B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227234A (en) * | 1975-08-25 | 1977-03-01 | Nippon Musical Instruments Mfg | Multiplying circuit |
| JPS5543552A (en) * | 1978-09-25 | 1980-03-27 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS5774790A (en) * | 1980-10-28 | 1982-05-11 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS57142697A (en) * | 1981-02-27 | 1982-09-03 | Casio Computer Co Ltd | Envelope damped waveform generator |
-
1992
- 1992-10-30 JP JP4292456A patent/JP2512270B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5227234A (en) * | 1975-08-25 | 1977-03-01 | Nippon Musical Instruments Mfg | Multiplying circuit |
| JPS5543552A (en) * | 1978-09-25 | 1980-03-27 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS5774790A (en) * | 1980-10-28 | 1982-05-11 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS57142697A (en) * | 1981-02-27 | 1982-09-03 | Casio Computer Co Ltd | Envelope damped waveform generator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2512270B2 (ja) | 1996-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2573850B2 (ja) | アナログ−デイジタル変換装置 | |
| JPH08505026A (ja) | デジタル入力ワードからアナログ出力信号を生成する装置および方法 | |
| US5748747A (en) | Digital signal processor for adding harmonic content to digital audio signal | |
| JPS6380626A (ja) | デイジタル・アナログ変換回路 | |
| KR910008711B1 (ko) | 전자악기의 조옮김 방식 | |
| JPH05197380A (ja) | エンベロープ制御装置 | |
| JPS646479B2 (ja) | ||
| JPH0258638B2 (ja) | ||
| JP2725524B2 (ja) | 波形データの圧縮方法および波形データの再生装置 | |
| JP2579555B2 (ja) | ディジタル／アナログ変換装置 | |
| JPS6116110B2 (ja) | ||
| JPH0313594B2 (ja) | ||
| JPS6063593A (ja) | 電子楽器における波形発生装置 | |
| JP3150593B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0821858B2 (ja) | ディジタル・アナログ変換装置 | |
| JP2768193B2 (ja) | ディストーション付与回路 | |
| JP2900076B2 (ja) | 波形生成装置 | |
| JP3269089B2 (ja) | 音声合成装置 | |
| EP0177902B1 (en) | Digital-to-analog converter | |
| JPH09289450A (ja) | Ｄａコンバータ | |
| JPH1093437A (ja) | 関数発生回路 | |
| JPH10322205A (ja) | 非線形歪み補正装置及び非線形歪み補正方法 | |
| JPH0634168B2 (ja) | 電子楽器 | |
| JPH03178223A (ja) | デジタル／アナログ変換回路 | |
| JPH066216A (ja) | ビット長拡張装置 |