JPS59113494A - エンベロ−プ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子楽器のように音源波形とエンベロープ波
形とを乗算したり、画像処理において乗算を行なうのに
適したエンベロープ制御装置に関するものである。

従来例の構成とその問題点 従来、電子楽器の分野において、音源波形とエンベロー
プ波形とを乗算して、エンベロープの付与された楽音波
形をつくる場合、ディジタル乗算器として１２ビット×
１２ビット以上のビット幅をもつものを用いないと、エ
ンベロープが減衰したときに、量子化誤差による雑音が
発生し、耳につくという問題があった。また、ＤＡ変換
器としても、１４ビツト〜１６ビツトのものを必要とし
、エンベロープ波形も、１４ビツト〜１６ビツトの分解
能を必要とした。エンベロープ波形として、１６ビツト
のリニアなコードを用いる代りに、２進の浮動小数点表
示を行なうものとしては、特開昭５４−１６０９号公報
、特開昭６７−１８１６９３号公報などが知られている
が、音源波形との乗算についてはアナログ乗算器を用い
たり、１６ビツト×１６ビノトのような線形の並列乗算
器を従来どおり使用するものであった。

発明の目的 本発明は、従来よりも小規模な乗算器を用いて波形とエ
ンベロープとの乗算が行なえるようにしたエンベロープ
制御装置を提供するものである。

発明の構成 本発明は、エンベロープデータＥｉ　として、下位コー
ドＰｉ　と上位コードＱｉとの２つに分かれたものを発
生させ、下位コードＰｉまたはこれを変形したものと波
形データＷｉとを乗算し、乗算結果を上位コードＱｉに
したがって、シフトするようにして、乗算器をＷｉｘＥ
ｉの代りに、Ｗｉ　ｘＰｉまたは、これよりわずかに大
きい規模にまで、小さくするようにしたことを特徴とす
るものである。

実施例の説明 第１図は本発明の実施例のブロック図である。

１は楽音の音源の波形データＷｉを発生する波形発生器
であって、楽音の一波形をサンプリングし、量子孔した
データを繰り返し発生する。３は波形データレジスタで
ある。２はエンベロープ発生器テアって、エンベロープ
データＥｉを発生する。

エンベロープデータＥｉば、下位Ｐｉと上位Ｑｉに分離
できる構造である。４は下位コードＰｉのためのレジス
タ６は上位コードＱｉのためのレジスタである。波形デ
ータＷｉと下位コードＰｉとは乗算器６に加えられる。

この際、下位コードＰｉの最上位ビットのさらに上位に
、”１′″がつけ加えられる。したがって、Ｐｉが８ビ
ツトのときは、乗算器６には、９ピツトのデータが与え
られる。

乗算器６の他方の入力には、波形データＷｉが入力され
る。このデータを１０ビツトで構成することにする。乗
算器６の出力は、１０＋９＝１９ビツトのうち上位１２
ビツトを使用することにする。

この積コードＶｉ　Ｐ　ｉは、シフタ８に入力される。

シフタは、入力コードのビットシフトして出力するもの
で、何ビット上位、または下位にシフトすルカヲ、エン
ベロープデータの上位コードＱｉＫより指定する。

ここで、エンベロープデータが （ｑ３ｑ２ｑ１ｑＯＰ７Ｐ６Ｐ６Ｐ４Ｐ３Ｐ！Ｐ１ＰＯ
）で表わされるとする。（Ｐ７〜Ｐｏ）　は仮数部を表
わし、（ｑ３〜ｑ□　）は指数部を表わす。

Ｅｉの大きさは のように、２進の浮動表示の値として表わされる。

Ｐｉ　の上位に１″′を付は加えると、Ｅｉは実質的に となる。（）内をＰｉ　　と表わす。

一方、Ｗｉを１０ビツトとすると となる。ただし、これは負数を２の補数表示としている
。

ＷｉｘＥｉは ＷＰｉ　　項は、１０ビツト×９ビツトの乗算器６で計
算する。

３ 項は、上位コードＱｉによって、１６通りのシフトを行
なうことに相当し、Ｑｉ＝（○０００）ではシフトなし
、Ｑｉ　−（０００１）では上位へ１ビツトシフト、Ｑ
ｉ＝（００１ｏ）では上位へ２ビツトシフト、Ｑｉ−（
１１１１）では上位へ１５ビツトシフトする。したがっ
て、ＷＰｉを１２ビツトとすると、シフタ８の出力は１
２＋１６＝２７ビツト の幅になるが、上位から１６ビツトのみを取り出して、
ＤＡ変換器９に入力することにする。このようにすれば
、ＷＰｉ　が１２ビツトであるから、量子化ノイズに対
するＳ／Ｎが約７２ｄＢであり、ダイナミックレンジが
、１６ピツトに対応して、９ｅｄＢとなり、十分に高品
質の音を得ることができる。

第２図は、本発明の別の実施例である。第１図の実施例
との違いについて述べる。ディジタルシフタ８が省かれ
、その代りにアナログのシフタに相当する減衰器１Ｑが
、ｉ）Ａ変換器９の出力側に設けられ、減衰度ＡＴが上
位コードＱｉにより切り換えられる。減衰度ＡＴは で表わされる。Ｋは定数である。このようにすれば、Ｄ
Ａ変換器９として、１２ビット精度のものでよいから、
第１図の実施例より有利である。

第３図の（Ａ）は、Ｐｉと０１の一例である。エンベロ
ープの減衰過程、いわゆるレリーズを示している。Ｐｉ
は２５５からＯまでの変化を行なう△ ある。

第６図は、本発明の別の実施例である。波形データＷｉ
と丁付コードＰｉは乗算器６に加えられ、その積出力は
、上位コードＱｉにしたがって、シフタ８によりシフト
される。波形データＷｉもシフタ１８によってシフトさ
れる。シフタ８と１８の出力は、減算器２０に加えられ
て、ここにおいて、それらの差かとられる。減算器２０
の出力はＤＡ変換器に入力される。

第６図は、第５図の実施例のシフタ８，９と減算器２ｏ
の順序を逆にして、シフタを１個にすると共に、減算器
２０の扱うべきビット幅を減らしたものである。

第５図と第６図の実施例では、エンベロープデータＥｉ
として、その減衰過程において、増加関数となるように
発生させるものとする。第３図（Ｂ）に、値の例を示す
。第４図（Ｂ）はエンベロープデータのフォーマントで
ある。

第７図は、アナログ式のシフタの例である。第７図にお
いて、抵抗は周知のＲ−２Ｒ形式のラダーネットワーク
である。２Ｈの抵抗側にはスイッチが設けられ、蒲算増
幅器３１の十入力と一人力への電流の流入を選択する。

ＲＦは利得を決める帰還抵抗であって、−人力への流入
電流が流れる〇３０はデコーダであって、上位コードＱ
ｉに従って、１６個のスイッチのうちの１個を、−入力
端に選択し切り換える。スイッチＳＯでは減衰なし、ス
イッチＳ　では−ｅ　ｄＢ　、ｓ２では一１２ｄＢ１・
・・・・・となる。スイッチＳｔでは一６ｘｉｄＢとな
る。設も減衰の大きいＳ１６では、Ｑｉ−（１１１１）
である。このときは、スイッチを十入力側に固定して入
力が遮断されるようにしてもよい。

第７図の例では、１６通りのレベルを生じるが、通常の
音に対しては十分すぎる。Ｑｉを３ビツトとしてもよい
。Ｑｉを４ビツトとした場合でも、１６通り全部使わず
に、１ｏビット〜１２ビット位だけを用いるようにして
もよい。

なお、第３図（Ｂ）のコードの場合は、第７図のデコー
ダとスイッチの対応とを逆にすれば良い。

第１図、第２図の実施例において、Ｐｉ　、　Ｑｉが減
少してゆき、Ｑｉ＝（００００）となって、さらに、Ｐ
ｉが（ｏｏｏｏｏｏ’ｏｏ）を越えて小さくなったとき
には、Ｑｉ−（１１１１）となりかっＢＯＲＲＯＷが発
生するが、このときには、Ｑｌ−（１１１１）またはｆ
３０ＲＲＯＷ　　を検出しΔ て、ｑｌ＝（ｏｏｏｏ）をＱｆＯ代りにシフタに供給し
、かつ、Ｐｉのさらに上位の付加ビットを”１”から”
ｏ″′に切り換えるようにすれば゛、９ｉとしては、通
常のレンジＱｉ　＝　（ｏｏｏｌ　）〜（１１１０）で
は、Ｐｉ−５１１〜２６６がとれ、Ｑｉ　＝（ｏｏｏｏ
）では、Ｐｉ＝５１１〜Ｏの値が取れることになる。

以上の実施例では、波形データとエンベロープデータの
積をそのままＤＡ変換する場合について説明した。

第８図は、ＷｉｘＥｉのｉに関する差分値を出力する場
合の実施例である。

波形データＷｉと、下位データＰｉに′１″′を付加し
たＰｌとが乗算器６０に加えられ、積Ｗｉを得る。積Ｗ
Ｐｉはラッチ４ｏに印加されるから、時刻ｉでは、１回
前の積ｗｐ、　　、が保持される。

エンベロープデータＥｉの上位コードＱｉは、ラッチ４
２、比較器４３、およびアナログ式のシフタである減衰
器１ｏに供給される。ラッチ４２には、１回前の上位コ
ードＱｉ　−１が保持されており、比較器４３に供給さ
れる。比較器４３は、ＱｉとＱｉ〜１とを比較し、つぎ
の条件にもとづき出力を出す。

Ｑｌ＞Ｑｌ−１：ａ Ｑ、＝Ｑ、’　　　：ｂ １　　　　　１−１ Ｑ　４　＜　０１　−＋　　　：　ｃ ラッチ４０の出力ｗｐｌ−，は、シフタ４１に供給され
る。シフタ４１は、ＷＰ□−１を１ピツト上下にシフト
するもので、アンドゲートとアオゲートの組み合わせで
構成できる。入力端子Ａに入った信号は、１ビツト下位
にシフトされる。入力端子Ｂに入った信号は、そのまま
出力される。入力端子Ｃに入った信号は１ビツト上位に
シフトされる。したがって、入力ｗｐｉ−１ばっぎのよ
うに変換されることになる。

ａニーＡを選択　：　　−ＷＰ、。

ｂ：　Ｂを選択　二ＷＰ 　−１ Ｃ：　Ｃを選択　：２ＷＰｉ−１ シフタ４１の出力と、積とは減算器６１に供給され、差
が計算される。差分出力は、つぎのようになる。

Ｑ□＞Ｑｉ−１のとき △ＷＰ　１−、　ＷＰ＝　＊　ＷＰｚ Ｑｉ　””　Ｑｉ　−１のとき △ＷＰ１−ＷＰ１−１−ＷＰｉ Ｑ・〈Ｑ・　　のとさ １　　　　１−１ △ＷＰ１−２ＷＰｉ　Ｉ　　ＷＰｌ 減算器６１の出力△ＷＰｉは、ＤＡ変換器９と減衰器１
ｏを経て、キャパシタＣと演算増幅器１１とよりなる積
分器に加えられる。差分値△ＷＰｉはＷＰｉの微分値に
相当するから、積分器の出力はＷｉ　とＥｉ　　との積
の波形になる。

比較器４３とシフタ４１とは、上位コードＱｉとＱｉ−
１とが異なる、すなわち、エンベロープデ△ 一タの指数表示部のレンジが異なる場合のＰｉ　　と△ Ｐ□−１との差異を補正して、正しい差分値△ＷＰｉが
得られるようにするためのものである。

△ＷＰｉはＷＰｉとｗｐ□−１との差分であるから、Ｗ
Ｐｉ　を１２ビツトとしても、△ＷＰｉのワード幅は小
さいことが殆どである。したがって、差分を計算する本
実施例では、ＤＡ変換器９のワード幅を１２ビツト以下
にすることができる。

第９図は、第８図に用いたＤＡ変換器９の部分の別の例
である。差分値△Ｖ’ｌＰｉはシフタ７０．ＤＡ変換器
７１．アナログ式のシフタ７２を介して出力され、第８
図の減衰器１０に印加される。シフタ７ｏとシフタ７２
には、△ＷＰｉの７ビツトのデータの上位３ビツトが供
給され、シフト動作が制御される。第１０図（Ａ）のよ
うに△ＷＰｉの上位３ビツトが０″のときは、下位４ビ
ツトがそのまま、ＤＡ変換器７１に加わり、シフタ７２
は、利得かに１すなわち、−１２ｄＢとなる。第１Ｑ図
（Ｂ）のように、上位の３ビツトが”　ＯＯ１″′のと
きは、中間の４ビツトがシフタ７０のシフト動作により
出力され、これがＤＡ変換器７１に加わり、シ７りγ２
は利得が％、すなわち、−ｅｄＢとなる。第１０図（Ｃ
）のように△ｖ’１ｒＰｉの上位２ビツトが”０１’″
のときは、ＭＳＢ（最上位ビット）を除く上位４ビツト
をＤＡ変換器７１に加え、シフタ７２は減衰度ｏ　ｄＢ
とする。

上記説明は、△ｗｐｉが正のときである。△Ｗ’Ｐｉが
負のとき、２の補数表示をした場合が第１１図である。

第１１図において、上位３ビツトが”　１１１　”のと
きは、第１１図（Ｄ）に示す下位４ビツトをそのままＤ
Ａ変換器７１にガ目える。シフタ７２は、−１２ｄＢと
なる。上位３ビツトが”　１１０　”のときには、第１
１図（Ｅ）の中間の４ビツトをシフタ７０が出力する。

このときシフタ７２ば−ｅｄＢとなる。上位２ピツトが
”　１０　”のときには、第１１図（Ｆ）に示す４ビツ
トがシフタ７０より出力される。このときシフタ７２は
ＯｄＢとなる。△ＷＰｉ　７ビツトのうち、ＭＳＢは反
転して、ＤＡ変換器７１のＭＳＢ入力に与えられる。こ
のようにすると、この補数表示が、オフセクトバイナリ
表示に変換される。

波形発生器１ば、ディジタル的な音源波形を出力するも
ので、記憶装置に書き込まれたデータを順次読み出すも
ので良い。エンベロープ発生器２は、アップダウンカウ
ンタなどが用いられる。

第５図や第６図の実施例のように増加関数型のエンベロ
ープデータＥｉを用いる場合にも、第８図のような差分
値を求めるような構成にすることができることは云う丑
でもない。

発明の効果 以上の説明から明らかなように、本発明は波形発生器か
ら波形データＷｉを出力し、エンベロープ発生器から下
位コードＰ１と上位コードＱ１に分割できるエンベロー
プデータＥｉを出力し、上記波形データＷｉと下位コー
ドＰｉとを乗算器に加えてそれらの積を得、上記積をシ
フタに加え、この積を上記上位コードＱｉにしたがって
シフトすることにより、波形とエンベロープの乗算され
た出力波形を得るようにしたものであるから、従来のエ
ンベロープ制御装置に比べて乗算器を小規模にできると
いう効果が得られる。

また波形発生器から波形データＷｉを出力し、エンベロ
ープ発生器から下位コードＰｉと上位コードＱｉに分割
できるエンベロープデータＥｉを出力し、上記波形デー
タＷｉと下位コードＰｉとを乗算器に加えてそれらの積
と波形データＷｉとを減算器に加えてそれらの差を得、
上記差をシフタに加えて、上記上位コードＱｉにしたが
ってシフトすることにより、波形とエンベロープの乗算
された出力波形を得るようにしても乗算器の規模を小さ
くすることができ、しかもこの場合、シフタをアナログ
式べすれば、ＤＡ変換器も、小規模のもので良いという
優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の第２の実施例のブロック図、第３図は上記各実施例
に用いるエンベロープデータの例を示す図、第４図はエ
ンベロープデータのフォーマットの例を示す図、第５図
、第６図は本発明の第３．第４の実施例のブロック図、
第７図は上記各実施例に用いるシフタの一例を示す回路
図、第８図は差分値を出力するようにした本発明の第５
の実施列のブロック図、第９図は第８図の実施例におけ
るＤＡ変換器を浮動形式ＯＤＡ変換器で構成した場合の
ブロック図、第１ｏ図、第１１図は第９図のコード表を
示す図である。 １・・・・・・波形発生器、２・・・・・・エンベロー
プ発生器、６・・・・・・乗算器、８・・・・・・シフ
タ、９・・・・・・ＤＡ変換器、１ｏ・・・・・アナロ
グ式シフタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図 ＣＡ〕（ｆ３） （Ｂ）　　　　４　とニレト　　　　　　　８ビ′・ν
Ｆ　　　　　　　　　十璽、；り■関ｈ、第９図 第１０　図 ＳＢ 第１１図 二定み ：郭 一４’７ ４６ 二：Ｊ 沼 ：ｚＬ ：３１ 計 二；ｉ ｊＪ ：３１ ＪＤ 二貫 ＝璧 二；ｌ ２３ 二多う ：嵌 二（ル ：１２ 二；１ ＝）７ ＝１８ 二９ 二Ｓ ４ ＝７ ｆ 工ＱＡ−

Claims (3)

【特許請求の範囲】
1. （１）波形発生器から波形データを出力し、エンベロー
   プ発生器から下位コードと上位コードに分割できるエン
   ベロープデータを出力し、上記波形データと下位コード
   とを乗算器に加えてそれらの積を得、上記積をシフタに
   加え、この積を上記上位コードにしたがってシフトする
   ことにより、波形とエンベロープの乗算された出力波形
   を得るようニジたエンベロープ制御装置。
2. （２）　　エンベロープデータとして減少関数を用い、
   下位コードに付加ビットを付は加えて乗算器に印加する
   ようにしたことを特徴とする特許請求の範囲第１項記載
   のエンベロープ制御装置。
3. （３）　　波形発生器から波形データを出力し、エンベ
   ロープ発生器から下位コードと上位コードに分割できる
   エンベロープデータを出力し、上記波形データと下位コ
   ードとを乗算器に加えてそれらの積を得、上記積と波形
   データとを減算器に加えてそれらの差を得、上記差をシ
   フタに加え、この差を上記上位コードにしたがってシフ
   トすることにより、波形とエンベロープの乗算された出
   力波形を得るようにしたエンベロープ制御装置。