JPH0519889A - スタンバイ装置 - Google Patents
スタンバイ装置Info
- Publication number
- JPH0519889A JPH0519889A JP3169935A JP16993591A JPH0519889A JP H0519889 A JPH0519889 A JP H0519889A JP 3169935 A JP3169935 A JP 3169935A JP 16993591 A JP16993591 A JP 16993591A JP H0519889 A JPH0519889 A JP H0519889A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cpu
- peripheral circuit
- system clock
- standby mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 スタンバイ機能の範囲を選択し、消費電流の
削減を効果的に実施する集積回路を提供する。 【構成】 スタンバイ機能レベルを示すレジスタ１１と
システムクロックを供給する制御回路１２〜１４を配
し、ＣＰＵ８と周辺回路Ａ９，周辺回路Ｂ１０へのシス
ラムクロックの供給を選択的に停止することにより、任
意の回路の動作を停止させることで、効率のよい消費電
流の削減をする。
削減を効果的に実施する集積回路を提供する。 【構成】 スタンバイ機能レベルを示すレジスタ１１と
システムクロックを供給する制御回路１２〜１４を配
し、ＣＰＵ８と周辺回路Ａ９，周辺回路Ｂ１０へのシス
ラムクロックの供給を選択的に停止することにより、任
意の回路の動作を停止させることで、効率のよい消費電
流の削減をする。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路におけるスタ
ンバイ機能を効果的に制御する回路に関するものであ
る。
ンバイ機能を効果的に制御する回路に関するものであ
る。
【０００２】
【従来の技術】電力消費の低減を目的とするスタンバイ
機能が、一般的に集積回路に設けられている。以下図２
を参照しながら説明する。
機能が、一般的に集積回路に設けられている。以下図２
を参照しながら説明する。
【０００３】一般にスタンバイ機能は、図に示すように
集積回路１のクロックジュネレータ２を除いた他の回路
部分［ＣＰＵ３と周辺回路４］の動作を停止させる方法
やクロックジュネレータ２と周辺回路４を除いた他の回
路部分［ＣＰＵ３］の動作を停止させる方法がある。
集積回路１のクロックジュネレータ２を除いた他の回路
部分［ＣＰＵ３と周辺回路４］の動作を停止させる方法
やクロックジュネレータ２と周辺回路４を除いた他の回
路部分［ＣＰＵ３］の動作を停止させる方法がある。
【０００４】
【発明が解決しようとする課題】このような従来のスタ
ンバイ機能では、クロックジュネレータ２からのシステ
ムクロック５がＣＰＵ３と周辺回路４とで共通に用いら
れている。このためＣＰＵ３と周辺回路４をスタンバイ
モードに入れるとき、システムクロック５を停止させな
くてはならず、スタンバイモード時に周辺回路４の一部
分を動作させることができない。
ンバイ機能では、クロックジュネレータ２からのシステ
ムクロック５がＣＰＵ３と周辺回路４とで共通に用いら
れている。このためＣＰＵ３と周辺回路４をスタンバイ
モードに入れるとき、システムクロック５を停止させな
くてはならず、スタンバイモード時に周辺回路４の一部
分を動作させることができない。
【０００５】本発明は、上記課題を解決するもので、ス
タンバイ機能の制御回路を提供することを目的としてい
る。
タンバイ機能の制御回路を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、ＣＰＵと複数の周辺回路を内蔵する集積回
路において、各機能ブロックへのクロックを制御する回
路を備え、命令の実行によりフラグを操作することで必
要な回路のみを動作させ、残りは動作を停止させること
で消費電流の削減を行なうものである。
するために、ＣＰＵと複数の周辺回路を内蔵する集積回
路において、各機能ブロックへのクロックを制御する回
路を備え、命令の実行によりフラグを操作することで必
要な回路のみを動作させ、残りは動作を停止させること
で消費電流の削減を行なうものである。
【０００７】
【作用】本発明は、上記した構成によりＣＰＵや各周辺
回路のスタンバイ機能制御を分離しているので、スタン
バイモード時に周辺回路の部分的な動作ができる。
回路のスタンバイ機能制御を分離しているので、スタン
バイモード時に周辺回路の部分的な動作ができる。
【０００８】
【実施例】以下、本発明の一実施例について図１を参照
しながら説明する。
しながら説明する。
【０００９】図に示すように、集積回路６には、従来回
路と同様にクロックジェネレータ７とＣＰＵ８及び、周
辺回路Ａ９と周辺回路Ｂ１０とからなり、スタンバイ機
能レベルを示すレジスタ１１とクロックジェネレータ７
と各機能ブロックへのシステムクロックを供給する制御
回路１２〜１４を形成している。
路と同様にクロックジェネレータ７とＣＰＵ８及び、周
辺回路Ａ９と周辺回路Ｂ１０とからなり、スタンバイ機
能レベルを示すレジスタ１１とクロックジェネレータ７
と各機能ブロックへのシステムクロックを供給する制御
回路１２〜１４を形成している。
【００１０】上記構成において、ＣＰＵ８のみのスタン
バイモードへの動作を説明すると、レジスタ１１にＣＰ
Ｕ８をスタンバイモードにするフラグを設定すること
で、制御回路１２によりクロックジェネレータ７からの
システムクロックはＣＰＵ８へ供給されず、ＣＰＵ８の
みスタンバイモードに入れる。この際のスタンバイモー
ドからの復帰は、レジスタ１１のＣＰＵ８をスタンバイ
モードにするフラグをリセットすることにより実行され
る。
バイモードへの動作を説明すると、レジスタ１１にＣＰ
Ｕ８をスタンバイモードにするフラグを設定すること
で、制御回路１２によりクロックジェネレータ７からの
システムクロックはＣＰＵ８へ供給されず、ＣＰＵ８の
みスタンバイモードに入れる。この際のスタンバイモー
ドからの復帰は、レジスタ１１のＣＰＵ８をスタンバイ
モードにするフラグをリセットすることにより実行され
る。
【００１１】次にＣＰＵ８と周辺回路Ａ９のスタンバイ
モードへの動作を説明すると、上記のＣＰＵ８のみのス
タンバイモードへの動作に加え、レジスタ１１の周辺回
路Ａ９をスタンバイモードにするフラグを設定すること
で制御回路１３により、クロックジェネレータ７からの
システムクロックは周辺回路Ａ９へ供給されず、ＣＰＵ
８と周辺回路Ａ９はスタンバイモードに入る。この際の
スタンバイモードからの復帰は、レジスタ１１のＣＰＵ
８をスタンバイモードに設定するフラグと周辺回路Ａ９
をスタンバイモードに設定するフラグをリセットするこ
とにより実行される。
モードへの動作を説明すると、上記のＣＰＵ８のみのス
タンバイモードへの動作に加え、レジスタ１１の周辺回
路Ａ９をスタンバイモードにするフラグを設定すること
で制御回路１３により、クロックジェネレータ７からの
システムクロックは周辺回路Ａ９へ供給されず、ＣＰＵ
８と周辺回路Ａ９はスタンバイモードに入る。この際の
スタンバイモードからの復帰は、レジスタ１１のＣＰＵ
８をスタンバイモードに設定するフラグと周辺回路Ａ９
をスタンバイモードに設定するフラグをリセットするこ
とにより実行される。
【００１２】このように本発明の実施例のスタンバイ機
能を制御する回路によれば、ＣＰＵ８と周辺回路Ａ９，
周辺回路Ｂ１０を内蔵する集積回路６において、システ
ムクロックを独立に制御することで、スタンバイ機能の
範囲を選択でき消費電流の削減を効果的に行なうもので
ある。
能を制御する回路によれば、ＣＰＵ８と周辺回路Ａ９，
周辺回路Ｂ１０を内蔵する集積回路６において、システ
ムクロックを独立に制御することで、スタンバイ機能の
範囲を選択でき消費電流の削減を効果的に行なうもので
ある。
【００１３】
【発明の効果】以上の実施例から明らかなように、本発
明によればＣＰＵと複数の周辺回路を内蔵する集積回路
において、システムクロックを独立に制御することで、
スタンバイ機能の範囲を選択でき消費電流の削減を効果
的に実施できる。
明によればＣＰＵと複数の周辺回路を内蔵する集積回路
において、システムクロックを独立に制御することで、
スタンバイ機能の範囲を選択でき消費電流の削減を効果
的に実施できる。
【図１】本発明の一実施例の集積回路の要部ブロック図
【図２】従来のスタンバイ機能を示す集積回路の要部ブ
ロック図
ロック図
６ 集積回路 ７ クロックジェネレータ ８ ＣＰＵ ９ 周辺回路Ａ １０ 周辺回路Ｂ １１ レジスタ １２ ＣＰＵ８へのシステムクロック制御回路 １３ 周辺回路Ａ９へのシステムクロック制御回路 １４ 周辺回路Ｂ１０へのシステムクロック制御回路
Claims (1)
- 【特許請求の範囲】 【請求項１】ＣＰＵと複数の周辺回路を内蔵する集積回
路において、前記ＣＰＵと複数の周辺回路へのクロック
の供給を独立に制御する回路を備え、命令の実行により
フラグを設定することで、前記ＣＰＵと複数の周辺回路
へのクロックの供給を選択的に停止することにより、任
意の回路の動作を停止させることで消費電流の削減を行
なうことを特徴とするスタンバイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169935A JPH0519889A (ja) | 1991-07-10 | 1991-07-10 | スタンバイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169935A JPH0519889A (ja) | 1991-07-10 | 1991-07-10 | スタンバイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0519889A true JPH0519889A (ja) | 1993-01-29 |
Family
ID=15895648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3169935A Pending JPH0519889A (ja) | 1991-07-10 | 1991-07-10 | スタンバイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519889A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1020960A (ja) * | 1996-06-28 | 1998-01-23 | Nec Shizuoka Ltd | クロックパルス供給方式 |
| JP2007200221A (ja) * | 2006-01-30 | 2007-08-09 | Toshiba Corp | 電子機器 |
| JP2010251506A (ja) * | 2009-04-15 | 2010-11-04 | Canon Inc | 特定用途向け集積回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195631A (ja) * | 1984-03-19 | 1985-10-04 | Hitachi Ltd | デ−タ処理装置 |
| JPH01169522A (ja) * | 1987-12-24 | 1989-07-04 | Toshiba Corp | クロック制御回路 |
| JPH0310306A (ja) * | 1989-06-07 | 1991-01-17 | Mitsubishi Electric Corp | マイクロプロセッサ |
-
1991
- 1991-07-10 JP JP3169935A patent/JPH0519889A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195631A (ja) * | 1984-03-19 | 1985-10-04 | Hitachi Ltd | デ−タ処理装置 |
| JPH01169522A (ja) * | 1987-12-24 | 1989-07-04 | Toshiba Corp | クロック制御回路 |
| JPH0310306A (ja) * | 1989-06-07 | 1991-01-17 | Mitsubishi Electric Corp | マイクロプロセッサ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1020960A (ja) * | 1996-06-28 | 1998-01-23 | Nec Shizuoka Ltd | クロックパルス供給方式 |
| JP2007200221A (ja) * | 2006-01-30 | 2007-08-09 | Toshiba Corp | 電子機器 |
| JP2010251506A (ja) * | 2009-04-15 | 2010-11-04 | Canon Inc | 特定用途向け集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0499440A2 (en) | A circuit arrangement for a mobile telephone | |
| JP2919872B2 (ja) | 軽減された電力状態での活動制御装置を備える自動車のオーディオシステム | |
| JPS6326716A (ja) | 中央処理装置 | |
| JPS62145458A (ja) | マイクロコンピユ−タ | |
| JPH0532142A (ja) | マイコンシステムのウオツチドツグタイマ装置 | |
| JPS6312286B2 (ja) | ||
| JP3461535B2 (ja) | 無線端末装置及びその制御方法 | |
| JPH113131A (ja) | データ処理装置 | |
| JPH0675654A (ja) | コンピュータの節電方式 | |
| JPH03127215A (ja) | 情報処理装置 | |
| JPH0863253A (ja) | マイクロプロセッサ | |
| KR0159634B1 (ko) | 키폰 시스템의 전력소비 절감방법 | |
| JPH05336655A (ja) | 電源制御回路 | |
| JPH0423019A (ja) | 情報処理装置 | |
| JPH0683616A (ja) | 半導体集積回路 | |
| KR100300029B1 (ko) | 자바엠씨유의파워관리장치 | |
| JPS62257670A (ja) | フロツピ−デイスク装置の制御装置 | |
| JPH0520767B2 (ja) | ||
| JPH05258087A (ja) | マイコン | |
| JPH086661A (ja) | コンピュータシステム | |
| JPS63182724A (ja) | 中央処理装置 | |
| JPH0750420B2 (ja) | デイジタル回路用電力制御装置 | |
| JPH04351014A (ja) | ディジタル回路の省電力化方式 | |
| JPH0391798A (ja) | デイスプレイ装置 | |
| KR970008513B1 (ko) | X 터미널의 절전장치 |