JPH05199038A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH05199038A JPH05199038A JP4010238A JP1023892A JPH05199038A JP H05199038 A JPH05199038 A JP H05199038A JP 4010238 A JP4010238 A JP 4010238A JP 1023892 A JP1023892 A JP 1023892A JP H05199038 A JPH05199038 A JP H05199038A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential
- differential amplifier
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 カレントミラー回路を負荷とする差動トラン
ジスタを構成するペアのトランジスタの対称性を改善す
ることにより、歪率特性と熱安定性を向上させる。 【構成】 トランジスタＱ3 およびＱ4 を有するカレン
トミラー回路に電流帰還用のトランジスタＱ5 を追加
し、トランジスタＱ1 およびＱ2 からなる差動トランジ
スタとカレントミラー回路との間に、出力点Ａでベース
バイアスされるトランジスタＱ6 をカスケード接続す
る。 【効果】 差動トランジスタを構成しているペアのトラ
ンジスタＱ1 およびＱ2 のコレクタ−エミッタ間電圧を
近接させることにより、歪率特性と熱安定性を改善す
る。
ジスタを構成するペアのトランジスタの対称性を改善す
ることにより、歪率特性と熱安定性を向上させる。 【構成】 トランジスタＱ3 およびＱ4 を有するカレン
トミラー回路に電流帰還用のトランジスタＱ5 を追加
し、トランジスタＱ1 およびＱ2 からなる差動トランジ
スタとカレントミラー回路との間に、出力点Ａでベース
バイアスされるトランジスタＱ6 をカスケード接続す
る。 【効果】 差動トランジスタを構成しているペアのトラ
ンジスタＱ1 およびＱ2 のコレクタ−エミッタ間電圧を
近接させることにより、歪率特性と熱安定性を改善す
る。
Description
【０００１】
【産業上の利用分野】本発明は差動増幅器に関し、特に
オーディオアンプを構成する差動増幅器に関する。
オーディオアンプを構成する差動増幅器に関する。
【０００２】
【従来の技術】従来の高利得の差動増幅器は、図３に示
すように、第１および第２のトランジスタＱ1 およびＱ
2 からなる差動トラジスタと、第３および第４のトラン
ジスタＱ3 およびＱ4 からなるカレントミラー回路とを
接続して構成されていた。
すように、第１および第２のトランジスタＱ1 およびＱ
2 からなる差動トラジスタと、第３および第４のトラン
ジスタＱ3 およびＱ4 からなるカレントミラー回路とを
接続して構成されていた。
【０００３】詳細に説明すると、第１および第２のトラ
ンジスタＱ1 およびＱ2 はｐｎｐ型トランジスタであ
り、それらのエミッタは抵抗Ｒ1 を介して正電源Ｖ+ に
接続されており、ベースには信号が供給される。第２の
トランジスタＱ2 のコレクタから出力が取り出され、負
荷抵抗ＲL に接続されている。第３および第４のトラン
ジスタＱ3 およびＱ4 はｎｐｎ型トランジスタであり、
それらのエミッタは負電源Ｖ- に接続され、またそれら
のベースが互いに接続されている。第３のトランジスタ
Ｑ3 のコレクタは第１のトランジスタＱ1 のコレクタに
接続され、第４のトランジスタＱ4 のコレクタは第２の
トランジスタＱ2 のコレクタに接続されている。また、
第３のトランジスタＱ3 のコレクタはそれ自身のベース
に接続されている。
ンジスタＱ1 およびＱ2 はｐｎｐ型トランジスタであ
り、それらのエミッタは抵抗Ｒ1 を介して正電源Ｖ+ に
接続されており、ベースには信号が供給される。第２の
トランジスタＱ2 のコレクタから出力が取り出され、負
荷抵抗ＲL に接続されている。第３および第４のトラン
ジスタＱ3 およびＱ4 はｎｐｎ型トランジスタであり、
それらのエミッタは負電源Ｖ- に接続され、またそれら
のベースが互いに接続されている。第３のトランジスタ
Ｑ3 のコレクタは第１のトランジスタＱ1 のコレクタに
接続され、第４のトランジスタＱ4 のコレクタは第２の
トランジスタＱ2 のコレクタに接続されている。また、
第３のトランジスタＱ3 のコレクタはそれ自身のベース
に接続されている。
【０００４】このような構造のため、出力電位が電源電
圧の中点に設定された場合、第１乃至第４のトラジスタ
Ｑ1 〜Ｑ4 のコレクタとエミッタの間の電位は、それぞ
れ、下記の数式１、数式２、数式３、および数式４で表
され、非対称な状態になっている。
圧の中点に設定された場合、第１乃至第４のトラジスタ
Ｑ1 〜Ｑ4 のコレクタとエミッタの間の電位は、それぞ
れ、下記の数式１、数式２、数式３、および数式４で表
され、非対称な状態になっている。
【０００５】
【数１】
【０００６】
【数２】
【０００７】
【数３】
【０００８】
【数４】
【０００９】
【発明が解決しようとする課題】上述したように、従来
の差動増幅器では、電源電圧の利用率を最大にするため
に、出力の直流電位はアース電位にほぼ等しい値を設定
することが多かった。このため、図３の差動増幅器で
は、差動トランジスタを構成する第１および第２のトラ
ンジスタＱ1 およびＱ2 と、カレントミラー回路を構成
する第３および第４のトランジスタＱ3 およびＱ4 のコ
レクタとエミッタの間の電圧が等しくならないので、差
動トラジスタのｈfeのコレクタとエミッタの間の電圧依
存性により、対称動作とならない。このため、信号を動
作させた場合、上下の振幅が異なり、歪みを発生させる
という問題点があった。
の差動増幅器では、電源電圧の利用率を最大にするため
に、出力の直流電位はアース電位にほぼ等しい値を設定
することが多かった。このため、図３の差動増幅器で
は、差動トランジスタを構成する第１および第２のトラ
ンジスタＱ1 およびＱ2 と、カレントミラー回路を構成
する第３および第４のトランジスタＱ3 およびＱ4 のコ
レクタとエミッタの間の電圧が等しくならないので、差
動トラジスタのｈfeのコレクタとエミッタの間の電圧依
存性により、対称動作とならない。このため、信号を動
作させた場合、上下の振幅が異なり、歪みを発生させる
という問題点があった。
【００１０】また、差動トランジスタを構成しているペ
アの第１のトランジスタＱ1 と第２のトランジスタＱ2
の消費電力が異なるため、スイッチをオンにした後に、
出力電位の初期ドリフトが発生し易いという欠点もあっ
た。
アの第１のトランジスタＱ1 と第２のトランジスタＱ2
の消費電力が異なるため、スイッチをオンにした後に、
出力電位の初期ドリフトが発生し易いという欠点もあっ
た。
【００１１】したがって、本発明の目的は、カレントミ
ラー負荷の差動増幅器の差動トランジスタを構成してい
るペアのトランジスタの対称性を改善することにより、
歪率と熱安定性を向上させた差動増幅器を提供すること
にある。
ラー負荷の差動増幅器の差動トランジスタを構成してい
るペアのトランジスタの対称性を改善することにより、
歪率と熱安定性を向上させた差動増幅器を提供すること
にある。
【００１２】
【課題を解決するための手段】上述目的を達成するため
に、本発明による差動増幅器は、差動トランジスタと、
この差動トランジスタに負荷として接続されたカレント
ミラー回路と、を有する差動増幅器において、カレント
ミラー回路を電流帰還型とし、差動トランジシタとカレ
ントミラー回路との間に、当該差動増幅器の出力点より
ベースバイアスを与えられた差動トランジスタと同一導
電型のトランジスタをカスケード接続してなることを特
徴とする。
に、本発明による差動増幅器は、差動トランジスタと、
この差動トランジスタに負荷として接続されたカレント
ミラー回路と、を有する差動増幅器において、カレント
ミラー回路を電流帰還型とし、差動トランジシタとカレ
ントミラー回路との間に、当該差動増幅器の出力点より
ベースバイアスを与えられた差動トランジスタと同一導
電型のトランジスタをカスケード接続してなることを特
徴とする。
【００１３】
【作用】差動トランジスタを構成するペアのトランジス
タのコレクタ−エミッタ間電圧をほぼ等しくして動作さ
せる。
タのコレクタ−エミッタ間電圧をほぼ等しくして動作さ
せる。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１に本発明の一実施例による差動増幅器
を含むオーディオアンプを示す。
を含むオーディオアンプを示す。
【００１６】図示のオーディオアンプは、本発明に係る
差動増幅器１０と、信号入力回路２０と、信号帰還回路
３０とを有する。
差動増幅器１０と、信号入力回路２０と、信号帰還回路
３０とを有する。
【００１７】差動増幅器１０は、第５および第６のトラ
ンジスタＱ5 およびＱ6 を備えている点を除いて、図３
に示す従来の差動増幅器と同様の構成を有する。従っ
て、従来のものと同様の機能を有するものには同一の参
照符号を付して、説明を簡単にするためにそれらの説明
については省略する。
ンジスタＱ5 およびＱ6 を備えている点を除いて、図３
に示す従来の差動増幅器と同様の構成を有する。従っ
て、従来のものと同様の機能を有するものには同一の参
照符号を付して、説明を簡単にするためにそれらの説明
については省略する。
【００１８】第５および第６のトランジスタＱ5 および
Ｑ6 は、それぞれ、ｎｐｎ型トランジスタおよび、ｐｎ
ｐ型トランジスタである。
Ｑ6 は、それぞれ、ｎｐｎ型トランジスタおよび、ｐｎ
ｐ型トランジスタである。
【００１９】差動増幅器１０は、第３乃至第５のトラン
ジスタＱ3 〜Ｑ5 からなる電流帰還型のカレントミラー
回路を備えている。すなわち、第３および第４のトラン
ジスタＱ3 およびＱ4 は、図３に示すカレントミラー回
路と同様に、それらのエミッタは負電源Ｖ- に接続さ
れ、またそれらのベースが互いに接続されている。しか
しながら、第３のトランジスタＱ3 のコレクタは後述す
る第６のトランジスタＱ6 を介して第１のトランジスタ
Ｑ1 のコレクタに接続され、第４のトランジスタＱ4 の
コレクタは第５のトランジスタＱ5 を介して第２のトラ
ンジスタＱ2 のコレクタに接続されている。そして、第
３のトランジスタＱ3 のコレクタは、第５のトランジス
タＱ5 を介して第３のトランジスタＱ3 のベースに接続
されている。詳細に述べると、第５のトランジスタＱ5
は、そのコレクタが第２のトランジスタＱ2 のコレクタ
に接続され、そのエミッタが第４のトランジスタＱ4 の
コレクタと第３および第４のトランジスタＱ3 およびＱ
4 のベースに接続され、そのベースが第３のトランジス
タＱ3 のコレクタに接続されている。
ジスタＱ3 〜Ｑ5 からなる電流帰還型のカレントミラー
回路を備えている。すなわち、第３および第４のトラン
ジスタＱ3 およびＱ4 は、図３に示すカレントミラー回
路と同様に、それらのエミッタは負電源Ｖ- に接続さ
れ、またそれらのベースが互いに接続されている。しか
しながら、第３のトランジスタＱ3 のコレクタは後述す
る第６のトランジスタＱ6 を介して第１のトランジスタ
Ｑ1 のコレクタに接続され、第４のトランジスタＱ4 の
コレクタは第５のトランジスタＱ5 を介して第２のトラ
ンジスタＱ2 のコレクタに接続されている。そして、第
３のトランジスタＱ3 のコレクタは、第５のトランジス
タＱ5 を介して第３のトランジスタＱ3 のベースに接続
されている。詳細に述べると、第５のトランジスタＱ5
は、そのコレクタが第２のトランジスタＱ2 のコレクタ
に接続され、そのエミッタが第４のトランジスタＱ4 の
コレクタと第３および第４のトランジスタＱ3 およびＱ
4 のベースに接続され、そのベースが第３のトランジス
タＱ3 のコレクタに接続されている。
【００２０】また、差動増幅器１０は、差動トランジス
タを構成する第１のトランジスタＱ1 とカレントミラー
回路との間に接続され、出力点Ａでベース電位を与える
ための第６のトランジスタＱ6 を有する。すなわち、第
６のトランジスタＱ6 は、そのエミッタが第１のトラン
ジスタＱ1 のコレクタに接続され、そのベースが出力点
Ａに接続され、そのコレクタが第３のトランジスタＱ3
のコレクタに接続されている。
タを構成する第１のトランジスタＱ1 とカレントミラー
回路との間に接続され、出力点Ａでベース電位を与える
ための第６のトランジスタＱ6 を有する。すなわち、第
６のトランジスタＱ6 は、そのエミッタが第１のトラン
ジスタＱ1 のコレクタに接続され、そのベースが出力点
Ａに接続され、そのコレクタが第３のトランジスタＱ3
のコレクタに接続されている。
【００２１】このような構成により、第１乃至第４のト
ラジスタＱ1 〜Ｑ4 のコレクタとエミッタの間の電圧の
対称性が、それぞれ、下記の数式５、数式６、数式７、
および数式８で表されるように、改善され、歪率を従来
の回路の１／２〜１／３に低減できる。
ラジスタＱ1 〜Ｑ4 のコレクタとエミッタの間の電圧の
対称性が、それぞれ、下記の数式５、数式６、数式７、
および数式８で表されるように、改善され、歪率を従来
の回路の１／２〜１／３に低減できる。
【００２２】
【数５】
【００２３】
【数６】
【００２４】
【数７】
【００２５】
【数８】
【００２６】また、差動増幅器１０がバランスのとれた
状態にある無信号中点電圧についても、差動トランジス
タおよびカレントミラー回路を構成するペアのトランジ
スタの消費電力がほぼ等しくなるので、初期ドリフトも
低減できる。
状態にある無信号中点電圧についても、差動トランジス
タおよびカレントミラー回路を構成するペアのトランジ
スタの消費電力がほぼ等しくなるので、初期ドリフトも
低減できる。
【００２７】信号入力回路２０は、第７および第８のト
ランジスタＱ7 およびＱ8 と、第２乃至第５の抵抗
Ｒ2 、Ｒ3 、Ｒ4 、およびＲ5 と、コンデンサＣ1 とを
有する。第７および第８のトランジスタＱ7 およびＱ8
はｎｐｎ型トランジスタである。第７のトランジスタＱ
7 のコレクタは第２の抵抗Ｒ2 を介して正電源Ｖ+ に接
続されると共に、第２のトランジスタＱ2 のベースに接
続されている。第８のトランジスタＱ8 のコレクタは第
３の抵抗Ｒ3 を介して正電源Ｖ+ に接続されると共に、
第１のトランジスタＱ1 のベースに接続されている。第
７および第８のトランジスタＱ7 およびＱ8 のエミッタ
は第５の抵抗Ｒ5 を介して負電源Ｖ- に接続されてい
る。第７のトランジスタＱ7 のベースはコンデンサＣ1
を介して入力端子ＩＮに接続されると共に、第４の抵抗
Ｒ4 を介して接地されている。第８のトランジスタＱ8
のベースは後述する信号帰還回路３０を介して出力端子
ＯＵＴに接続されている。
ランジスタＱ7 およびＱ8 と、第２乃至第５の抵抗
Ｒ2 、Ｒ3 、Ｒ4 、およびＲ5 と、コンデンサＣ1 とを
有する。第７および第８のトランジスタＱ7 およびＱ8
はｎｐｎ型トランジスタである。第７のトランジスタＱ
7 のコレクタは第２の抵抗Ｒ2 を介して正電源Ｖ+ に接
続されると共に、第２のトランジスタＱ2 のベースに接
続されている。第８のトランジスタＱ8 のコレクタは第
３の抵抗Ｒ3 を介して正電源Ｖ+ に接続されると共に、
第１のトランジスタＱ1 のベースに接続されている。第
７および第８のトランジスタＱ7 およびＱ8 のエミッタ
は第５の抵抗Ｒ5 を介して負電源Ｖ- に接続されてい
る。第７のトランジスタＱ7 のベースはコンデンサＣ1
を介して入力端子ＩＮに接続されると共に、第４の抵抗
Ｒ4 を介して接地されている。第８のトランジスタＱ8
のベースは後述する信号帰還回路３０を介して出力端子
ＯＵＴに接続されている。
【００２８】信号帰還回路３０は第６および第７の抵抗
Ｒ6 およびＲ7 と第２のコンデンサＣ2 とを有する。第
６の抵抗Ｒ6 は、その一端が出力端子ＯＵＴに接続さ
れ、他端が第８のトランジスタＱ8 のベースに接続さて
いる。第７の抵抗Ｒ7 は、その一端が第８のトランジス
タＱ8 のベースに接続され、他端が第２のコンデンサＣ
2 を介して接地されている。
Ｒ6 およびＲ7 と第２のコンデンサＣ2 とを有する。第
６の抵抗Ｒ6 は、その一端が出力端子ＯＵＴに接続さ
れ、他端が第８のトランジスタＱ8 のベースに接続さて
いる。第７の抵抗Ｒ7 は、その一端が第８のトランジス
タＱ8 のベースに接続され、他端が第２のコンデンサＣ
2 を介して接地されている。
【００２９】図２に本発明の他の実施例による差動増幅
器を含むオーディオアンプを示す。図示のオーディオア
ンプは、出力バッファ回路４０を有し、差動増幅器が以
下に述べるように変形されている点を除いて、図１に示
すオーディオアンプと同様の構成を有する。従って、差
動増幅器を１０ａで図示してある。また、従来のものと
同様の機能を有するものには同一の参照符号を付して、
説明を簡単にするためにそれらの説明については省略す
る。
器を含むオーディオアンプを示す。図示のオーディオア
ンプは、出力バッファ回路４０を有し、差動増幅器が以
下に述べるように変形されている点を除いて、図１に示
すオーディオアンプと同様の構成を有する。従って、差
動増幅器を１０ａで図示してある。また、従来のものと
同様の機能を有するものには同一の参照符号を付して、
説明を簡単にするためにそれらの説明については省略す
る。
【００３０】差動増幅器１０ａは、第１および第２のダ
イオードＤ1 およびＤ2 を有している点を除いて、図１
の差動増幅器１０と同様の構成を有する。第１および第
２のダイオードＤ1 およびＤ2 は、第２のトランジスタ
Ｑ2 のコレクタと第５のトランジスタＱ5 のコレクタと
の間に直列に接続されている。詳細に述べると、第１の
ダイオードＤ1 は、そのアノードが出力点Ａ、すなわ
ち、第２のトランジスタＱ2 のコレクタと第６のトラン
ジスタＱ6 のベースに接続され、そのカソードが第２の
ダイオードＤ2 のアノードに接続されている。第２のダ
イオードＤ2 のカソードは第５のトランジスタＱ5 のコ
レクタに接続されている。
イオードＤ1 およびＤ2 を有している点を除いて、図１
の差動増幅器１０と同様の構成を有する。第１および第
２のダイオードＤ1 およびＤ2 は、第２のトランジスタ
Ｑ2 のコレクタと第５のトランジスタＱ5 のコレクタと
の間に直列に接続されている。詳細に述べると、第１の
ダイオードＤ1 は、そのアノードが出力点Ａ、すなわ
ち、第２のトランジスタＱ2 のコレクタと第６のトラン
ジスタＱ6 のベースに接続され、そのカソードが第２の
ダイオードＤ2 のアノードに接続されている。第２のダ
イオードＤ2 のカソードは第５のトランジスタＱ5 のコ
レクタに接続されている。
【００３１】出力バッファ回路４０は第９および第１０
のトランジスタＱ9 およびＱ10を有する。第９および第
１０のトランジスタＱ9 およびＱ10は、それぞれ、ｎｐ
ｎ型トランジスタおよびｐｎｐ型トランジスタである。
第９のトランジスタＱ9 は、そのコレクタが正電源Ｖ+
に接続され、そのベースが出力点Ａに接続され、そのエ
ミッタが出力端子ＯＵＴと第１０のトランジスタＱ10の
エミッタに接続されている。第１０のトランジスタＱ10
は、そのベースが第５のトランジスタＱ5 のコレクタに
接続され、そのコレクタが負電源Ｖ- に接続されてい
る。
のトランジスタＱ9 およびＱ10を有する。第９および第
１０のトランジスタＱ9 およびＱ10は、それぞれ、ｎｐ
ｎ型トランジスタおよびｐｎｐ型トランジスタである。
第９のトランジスタＱ9 は、そのコレクタが正電源Ｖ+
に接続され、そのベースが出力点Ａに接続され、そのエ
ミッタが出力端子ＯＵＴと第１０のトランジスタＱ10の
エミッタに接続されている。第１０のトランジスタＱ10
は、そのベースが第５のトランジスタＱ5 のコレクタに
接続され、そのコレクタが負電源Ｖ- に接続されてい
る。
【００３２】この図２に示した差動増幅器１０ａは図１
に示した差動増幅器１０と同じ効果を有する。
に示した差動増幅器１０と同じ効果を有する。
【００３３】
【発明の効果】以上の説明から明らかなように、本発明
による差動増幅器は、差動トランジスタとカレントミラ
ー回路との間にカスケード接続されたトランジスタを追
加し、カレントミラー回路を電流帰還型としたので、差
動増幅器の非対称な状態を改善でき、差動増幅器の歪率
特性と初期ドリフトを改善することができるという効果
がある。
による差動増幅器は、差動トランジスタとカレントミラ
ー回路との間にカスケード接続されたトランジスタを追
加し、カレントミラー回路を電流帰還型としたので、差
動増幅器の非対称な状態を改善でき、差動増幅器の歪率
特性と初期ドリフトを改善することができるという効果
がある。
【図１】本発明の一実施例による差動増幅器を含むオー
ディオアンプを示す回路図である。
ディオアンプを示す回路図である。
【図２】本発明の他の実施例による差動増幅器を含むオ
ーディオアンプを示す回路図である。
ーディオアンプを示す回路図である。
【図３】従来の差動増幅器を示す回路図である。
１０、１０ａ 差動増幅器 ２０ 信号入力回路 ３０ 信号帰還回路 ４０ 出力バッファ回路 Ｑ1 、Ｑ2 差動トランジスタを構成するペアのトラン
ジスタ Ｑ3 、Ｑ4 、Ｑ5 電流帰還型カレントミラー回路を構
成するトランジスタ Ｑ6 差動トランジスタとカレントミラー回路との間に
付加したトランジスタ Ａ 差動増幅器の出力点 ＲL 負荷抵抗 Ｖ+ 正電源 Ｖ- 負電源
ジスタ Ｑ3 、Ｑ4 、Ｑ5 電流帰還型カレントミラー回路を構
成するトランジスタ Ｑ6 差動トランジスタとカレントミラー回路との間に
付加したトランジスタ Ａ 差動増幅器の出力点 ＲL 負荷抵抗 Ｖ+ 正電源 Ｖ- 負電源
Claims (1)
- 【請求項１】 差動トランジスタと、該差動トランジス
タに負荷として接続されたカレントミラー回路と、を有
する差動増幅器において、 前記カレントミラー回路を電流帰還型とし、前記差動ト
ランジシタと前記カレントミラー回路との間に、当該差
動増幅器の出力点よりベースバイアスを与えられた前記
差動トランジスタと同一導電型のトランジスタをカスケ
ード接続してなることを特徴とする差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010238A JPH05199038A (ja) | 1992-01-23 | 1992-01-23 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010238A JPH05199038A (ja) | 1992-01-23 | 1992-01-23 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199038A true JPH05199038A (ja) | 1993-08-06 |
Family
ID=11744723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010238A Withdrawn JPH05199038A (ja) | 1992-01-23 | 1992-01-23 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100531557B1 (ko) * | 1996-12-30 | 2006-02-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터회로와 이를 이용하는 액티브 매트릭스형 디스플레이,디스플레이장치,액정디스플레이장치,전자-발광 디스플레이장치,반도체장치 및 차동회로 |
-
1992
- 1992-01-23 JP JP4010238A patent/JPH05199038A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100531557B1 (ko) * | 1996-12-30 | 2006-02-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터회로와 이를 이용하는 액티브 매트릭스형 디스플레이,디스플레이장치,액정디스플레이장치,전자-발광 디스플레이장치,반도체장치 및 차동회로 |
| US7211961B2 (en) | 1996-12-30 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor circuit and display utilizing the same |
| US7517236B2 (en) | 1996-12-30 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor circuit and display utilizing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US3914704A (en) | Feedback amplifier | |
| US4692711A (en) | Current mirror circuit | |
| JPH0132684B2 (ja) | ||
| JP3082690B2 (ja) | 演算増幅回路 | |
| JPH06196945A (ja) | 差動増幅回路 | |
| JPH05199038A (ja) | 差動増幅器 | |
| JP2508488B2 (ja) | バッファ回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS5827537Y2 (ja) | コンプリメンタリ・プッシュプル増幅器 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPS6123852Y2 (ja) | ||
| JP3172310B2 (ja) | バッファ回路 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPH0328580Y2 (ja) | ||
| JP2536047Y2 (ja) | 増幅器 | |
| JPS593607Y2 (ja) | 相補差動増幅器 | |
| JPH036022Y2 (ja) | ||
| JPS6119549Y2 (ja) | ||
| JPH0342741Y2 (ja) | ||
| JPS60187110A (ja) | プツシユプル出力回路 | |
| JPS63304706A (ja) | リミタ増幅回路 | |
| JPH09261032A (ja) | インターフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |