JPH05199040A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05199040A JPH05199040A JP4032739A JP3273992A JPH05199040A JP H05199040 A JPH05199040 A JP H05199040A JP 4032739 A JP4032739 A JP 4032739A JP 3273992 A JP3273992 A JP 3273992A JP H05199040 A JPH05199040 A JP H05199040A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor device
- transistor
- fet
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 容易に作製可能でかつトランジスタの動作温
度補償が完全に実施できる半導体装置を得る。 【構成】 基板上にトランジスタと該トランジスタの温
度補償回路を有する半導体装置において、上記トランジ
スタを構成するソース又はドレイン領域に隣接して設け
られた、上記トランジスタのゲート電極Ｇと同一材料か
らなり、上記ゲート電極と同時に形成された温度補償用
抵抗１０を備えた構成とした。
度補償が完全に実施できる半導体装置を得る。 【構成】 基板上にトランジスタと該トランジスタの温
度補償回路を有する半導体装置において、上記トランジ
スタを構成するソース又はドレイン領域に隣接して設け
られた、上記トランジスタのゲート電極Ｇと同一材料か
らなり、上記ゲート電極と同時に形成された温度補償用
抵抗１０を備えた構成とした。
Description
【０００１】
【産業上の利用分野】この発明は温度補償回路を有する
半導体装置に関し、特に作製が容易でしかもトランジス
タの温度変化による電流の変化を充分に温度補償できる
温度補償回路を有する半導体装置に関するものである。
半導体装置に関し、特に作製が容易でしかもトランジス
タの温度変化による電流の変化を充分に温度補償できる
温度補償回路を有する半導体装置に関するものである。
【０００２】
【従来の技術】図２は電界効果トランジスタ（以下ＦＥ
Ｔと記す）を用いた半導体装置であって温度補償回路を
持たないものの例を示す回路図であり、図において、１
はＦＥＴ、２は保護抵抗、３，４は直流カット用キャパ
シタである。これらの素子が一基板上に集積形成されて
半導体装置あるいはその一部を構成している。次に動作
について説明する。図２の半導体装置において、ＦＥＴ
１が周囲の温度上昇もしくはＦＥＴ１の発熱そのものに
よりその温度が上昇するとき、ＦＥＴ１の半導体活性層
中のキャリア易動度が減少し、その結果、ＦＥＴ１の動
作電流値が減少する。この動作電流の低下はＩＣの出力
電力の低下をもたらし、所望の性能が得られなくなる。
また逆にＦＥＴ１の温度が低下するとき動作電流が増大
する。その結果、ＩＣの消費電力が必要以上に大きくな
り、やはり所望の性能が得られなくなる。
Ｔと記す）を用いた半導体装置であって温度補償回路を
持たないものの例を示す回路図であり、図において、１
はＦＥＴ、２は保護抵抗、３，４は直流カット用キャパ
シタである。これらの素子が一基板上に集積形成されて
半導体装置あるいはその一部を構成している。次に動作
について説明する。図２の半導体装置において、ＦＥＴ
１が周囲の温度上昇もしくはＦＥＴ１の発熱そのものに
よりその温度が上昇するとき、ＦＥＴ１の半導体活性層
中のキャリア易動度が減少し、その結果、ＦＥＴ１の動
作電流値が減少する。この動作電流の低下はＩＣの出力
電力の低下をもたらし、所望の性能が得られなくなる。
また逆にＦＥＴ１の温度が低下するとき動作電流が増大
する。その結果、ＩＣの消費電力が必要以上に大きくな
り、やはり所望の性能が得られなくなる。
【０００３】図３，図４は図２に示す半導体装置に温度
補償回路を設けた従来の半導体装置を示す回路図であ
り、これら図において、図２と同一符号は同一又は相当
部分であり、５，６，７はダイオード、８はサーミスタ
である。また図５は図３の回路のＩＣ中でのレイアウト
を示す図である。
補償回路を設けた従来の半導体装置を示す回路図であ
り、これら図において、図２と同一符号は同一又は相当
部分であり、５，６，７はダイオード、８はサーミスタ
である。また図５は図３の回路のＩＣ中でのレイアウト
を示す図である。
【０００４】これら図３，図４に示す半導体装置におい
ては、ＦＥＴ１の温度が上昇するとき、付近に設置され
たダイオード５，６，７（図３）もしくはサーミスタ８
（図４）も同様に温度が上昇する。ダイオード，サーミ
スタは双方とも温度により抵抗値が変化する素子であ
り、この場合、温度の上昇により抵抗値が減少し、図
３，図４に示す回路内においてＦＥＴ１のゲート電圧を
増加させる方向に作用する。即ち、ＦＥＴ１の電流の減
少した分を補うようにＦＥＴ１のバイアス点が移動す
る。逆に、温度が下降するときダイオード５，６，７，
又はサーミスタ８はその抵抗値が上昇し、これがＦＥＴ
１のゲート電圧が減少する方向に作用し、ＦＥＴ１の電
流増加を補正するようにバイアス点をずらす。
ては、ＦＥＴ１の温度が上昇するとき、付近に設置され
たダイオード５，６，７（図３）もしくはサーミスタ８
（図４）も同様に温度が上昇する。ダイオード，サーミ
スタは双方とも温度により抵抗値が変化する素子であ
り、この場合、温度の上昇により抵抗値が減少し、図
３，図４に示す回路内においてＦＥＴ１のゲート電圧を
増加させる方向に作用する。即ち、ＦＥＴ１の電流の減
少した分を補うようにＦＥＴ１のバイアス点が移動す
る。逆に、温度が下降するときダイオード５，６，７，
又はサーミスタ８はその抵抗値が上昇し、これがＦＥＴ
１のゲート電圧が減少する方向に作用し、ＦＥＴ１の電
流増加を補正するようにバイアス点をずらす。
【０００５】上記のように、温度補償回路は温度変動下
においてもＩＣの安定な動作を得るに有用な回路であ
る。しかし、図４に示す温度補償回路では、サーミスタ
をＩＣ中に組み込んで作製する必要があり、工程数が増
加するとともに、サーミスタ自身の持つ熱容量が大きい
ため、ＦＥＴの温度変化を充分に反映しているものとは
言えないものであった。また、図３に示す温度補償回路
では、通常、例えば図５に示すようにＦＥＴ１と温度補
償素子１３（図３中のダイオード５，６，７）が離れて
配置されており、このためＦＥＴ１の温度変化が温度検
知用のダイオード５，６，７に充分に検知されない。こ
のように、図３，図４に示す従来の温度補償回路を備え
た半導体装置は、ＦＥＴの電流変化を充分に補正するこ
とができなかった。
においてもＩＣの安定な動作を得るに有用な回路であ
る。しかし、図４に示す温度補償回路では、サーミスタ
をＩＣ中に組み込んで作製する必要があり、工程数が増
加するとともに、サーミスタ自身の持つ熱容量が大きい
ため、ＦＥＴの温度変化を充分に反映しているものとは
言えないものであった。また、図３に示す温度補償回路
では、通常、例えば図５に示すようにＦＥＴ１と温度補
償素子１３（図３中のダイオード５，６，７）が離れて
配置されており、このためＦＥＴ１の温度変化が温度検
知用のダイオード５，６，７に充分に検知されない。こ
のように、図３，図４に示す従来の温度補償回路を備え
た半導体装置は、ＦＥＴの電流変化を充分に補正するこ
とができなかった。
【０００６】
【発明が解決しようとする課題】従来の温度補償回路を
持つ半導体装置は以上のように構成されているので、Ｆ
ＥＴの温度変動を充分に検知できず、従ってＦＥＴの動
作を充分に安定させることができないという問題点があ
った。
持つ半導体装置は以上のように構成されているので、Ｆ
ＥＴの温度変動を充分に検知できず、従ってＦＥＴの動
作を充分に安定させることができないという問題点があ
った。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、トランジスタ部の温度を正確に
検知し、ＦＥＴの動作を充分に補正できる半導体装置を
提供することを目的とする。
ためになされたもので、トランジスタ部の温度を正確に
検知し、ＦＥＴの動作を充分に補正できる半導体装置を
提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置は、トランジスタを構成するソース又はドレイン領域
に隣接して設けられた、上記トランジスタのゲート電極
と同一材料からなり、上記ゲート電極と同時に形成され
た温度補償用抵抗を備えたものである。
置は、トランジスタを構成するソース又はドレイン領域
に隣接して設けられた、上記トランジスタのゲート電極
と同一材料からなり、上記ゲート電極と同時に形成され
た温度補償用抵抗を備えたものである。
【０００９】
【作用】この発明においては、ソース又はドレイン領域
に隣接してトランジスタのゲート電極と同一材料で同時
に形成した温度補償用抵抗を備えた構成としたから、製
造が容易で、かつＦＥＴの動作を充分に補正できる温度
補償回路を有する半導体装置を実現できる。
に隣接してトランジスタのゲート電極と同一材料で同時
に形成した温度補償用抵抗を備えた構成としたから、製
造が容易で、かつＦＥＴの動作を充分に補正できる温度
補償回路を有する半導体装置を実現できる。
【００１０】
【実施例】以下、この発明の一実施例を図について説明
する。図１(a) は本発明の一実施例による半導体装置の
レアウト構成を示す図、図１(b) は図１(a) の半導体装
置の等価回路図である。これら図において、９はＦＥＴ
である。１０はＦＥＴ９のゲート電極Ｇと同一材料から
なり、ゲート電極Ｇと同時に形成された、ＦＥＴ９の温
度検出素子として使用される温度補償用抵抗である。ま
た１１は保護抵抗、１２及び１５は直流カット用キャパ
シタである。
する。図１(a) は本発明の一実施例による半導体装置の
レアウト構成を示す図、図１(b) は図１(a) の半導体装
置の等価回路図である。これら図において、９はＦＥＴ
である。１０はＦＥＴ９のゲート電極Ｇと同一材料から
なり、ゲート電極Ｇと同時に形成された、ＦＥＴ９の温
度検出素子として使用される温度補償用抵抗である。ま
た１１は保護抵抗、１２及び１５は直流カット用キャパ
シタである。
【００１１】次に動作について説明する。本実施例では
ＦＥＴ９のソース領域Ｓに隣接してゲート電極Ｇと同一
材料でゲート電極Ｇと同時に形成された温度補償用抵抗
１０の一端をゲート電極に接続し、他端を接地すること
により温度補償回路を構成している。このゲート電極と
同一材料で作成した抵抗体は一般に温度特性を有するた
め、抵抗値をモニタすることで温度検出素子として使用
できる。ＦＥＴ９の温度はそれ自体の発する熱もしくは
周囲温度の変化により変動する。ＦＥＴ９の温度が上昇
するとき、温度補償用抵抗１０も同様に温度が上昇し、
抵抗値が減少し、ＦＥＴ９のゲート電圧を増加させる方
向に作用する。即ち、ＦＥＴ９の電流の減少した分を補
うようにＦＥＴ９のバイアス点が移動する。また逆に、
ＦＥＴ９の温度が下降するとき、温度補償用抵抗１０も
同様に温度が下降し、その抵抗値が上昇し、これがＦＥ
Ｔ９のゲート電圧が減少する方向に作用し、ＦＥＴ９の
電流増加を補正するようにバイアス点をずらす。ここ
で、本実施例では温度補償用抵抗１０がＦＥＴ９のソー
ス領域Ｓに隣接して、ゲート電極と同一材料で作成され
ているため、温度補償用抵抗１０はＦＥＴとほぼ同一の
温度となり、極めて精度よく温度を検出できるものであ
る。
ＦＥＴ９のソース領域Ｓに隣接してゲート電極Ｇと同一
材料でゲート電極Ｇと同時に形成された温度補償用抵抗
１０の一端をゲート電極に接続し、他端を接地すること
により温度補償回路を構成している。このゲート電極と
同一材料で作成した抵抗体は一般に温度特性を有するた
め、抵抗値をモニタすることで温度検出素子として使用
できる。ＦＥＴ９の温度はそれ自体の発する熱もしくは
周囲温度の変化により変動する。ＦＥＴ９の温度が上昇
するとき、温度補償用抵抗１０も同様に温度が上昇し、
抵抗値が減少し、ＦＥＴ９のゲート電圧を増加させる方
向に作用する。即ち、ＦＥＴ９の電流の減少した分を補
うようにＦＥＴ９のバイアス点が移動する。また逆に、
ＦＥＴ９の温度が下降するとき、温度補償用抵抗１０も
同様に温度が下降し、その抵抗値が上昇し、これがＦＥ
Ｔ９のゲート電圧が減少する方向に作用し、ＦＥＴ９の
電流増加を補正するようにバイアス点をずらす。ここ
で、本実施例では温度補償用抵抗１０がＦＥＴ９のソー
ス領域Ｓに隣接して、ゲート電極と同一材料で作成され
ているため、温度補償用抵抗１０はＦＥＴとほぼ同一の
温度となり、極めて精度よく温度を検出できるものであ
る。
【００１２】このような、本実施例の半導体装置の温度
補償用抵抗１０は、ゲート電極Ｇを形成する際に用いる
マスクの設計をわずかに変更するだけで極めて容易に作
成できるものである。
補償用抵抗１０は、ゲート電極Ｇを形成する際に用いる
マスクの設計をわずかに変更するだけで極めて容易に作
成できるものである。
【００１３】ここで、本実施例において、ゲート電極を
例えばニッケル（Ｎｉ）で構成した場合、即ち温度補償
用抵抗１０を同じくＮｉで構成した場合、Ｎｉの抵抗率
は６．２×１０-8Ω・ｍであるので、幅０．５μｍ，厚
さ０．５μｍ，長さ７５μｍの形状に形成した場合は１
８．６Ωの抵抗が得られる。Ｎｉの温度係数は０．４％
／℃と比較的高いので、温度変化に対する抵抗変化の値
が大きく、温度検出素子としての性能に優れたものを得
ることができる。
例えばニッケル（Ｎｉ）で構成した場合、即ち温度補償
用抵抗１０を同じくＮｉで構成した場合、Ｎｉの抵抗率
は６．２×１０-8Ω・ｍであるので、幅０．５μｍ，厚
さ０．５μｍ，長さ７５μｍの形状に形成した場合は１
８．６Ωの抵抗が得られる。Ｎｉの温度係数は０．４％
／℃と比較的高いので、温度変化に対する抵抗変化の値
が大きく、温度検出素子としての性能に優れたものを得
ることができる。
【００１４】このように本実施例では、ソース領域に隣
接してトランジスタのゲート電極と同一材料で同時に形
成した温度補償用抵抗を備えた構成としたから、製造が
容易で、かつＦＥＴの動作を充分に補正できる温度補償
回路を有する半導体装置を実現できる。
接してトランジスタのゲート電極と同一材料で同時に形
成した温度補償用抵抗を備えた構成としたから、製造が
容易で、かつＦＥＴの動作を充分に補正できる温度補償
回路を有する半導体装置を実現できる。
【００１５】なお、上記実施例では、温度補償用抵抗の
一端をゲート電極に接続し、他端を接地することにより
温度補償回路を構成したものについて説明したが、温度
補償回路は温度補償用抵抗を温度検出素子として用いる
他の構成のものであってもよいことは言うまでもない。
一端をゲート電極に接続し、他端を接地することにより
温度補償回路を構成したものについて説明したが、温度
補償回路は温度補償用抵抗を温度検出素子として用いる
他の構成のものであってもよいことは言うまでもない。
【００１６】また、上記実施例では、温度補償用抵抗を
ＦＥＴのソース領域に隣接してゲート電極と相互に平行
に設けたものについて説明したが、温度補償用抵抗の形
成位置はＦＥＴに極めて近接した領域であればよく、ゲ
ート電極と平行である必要もないものである。
ＦＥＴのソース領域に隣接してゲート電極と相互に平行
に設けたものについて説明したが、温度補償用抵抗の形
成位置はＦＥＴに極めて近接した領域であればよく、ゲ
ート電極と平行である必要もないものである。
【００１７】
【発明の効果】以上のように、この発明によれば、トラ
ンジスタを構成するソース又はドレイン領域に隣接して
設けられた、上記トランジスタのゲート電極と同一材料
からなり上記ゲート電極と同時に形成された温度補償用
抵抗を備えた構成としたから、トランジスタの温度を正
確に検知でき、かつ温度検出素子を別途作り込む必要が
なく、従って、安価で動作温度補償が完全に実施できる
半導体装置が得られる効果がある。
ンジスタを構成するソース又はドレイン領域に隣接して
設けられた、上記トランジスタのゲート電極と同一材料
からなり上記ゲート電極と同時に形成された温度補償用
抵抗を備えた構成としたから、トランジスタの温度を正
確に検知でき、かつ温度検出素子を別途作り込む必要が
なく、従って、安価で動作温度補償が完全に実施できる
半導体装置が得られる効果がある。
【図１】本発明の一実施例による半導体装置を示す図で
ある。
ある。
【図２】温度補償回路を持たない半導体装置の例を示す
回路図である。
回路図である。
【図３】ダイオードで構成される温度補償回路を備えた
従来の半導体装置を示す回路図である。
従来の半導体装置を示す回路図である。
【図４】サーミスタで構成される温度補償回路を備えた
従来の半導体装置を示す回路図である。
従来の半導体装置を示す回路図である。
【図５】図３の半導体装置のレアウト構成を示す図であ
る。
る。
９ ＦＥＴ １０ 温度補償用抵抗 １１ 抵抗 １２，１５ 直流カット用キャパシタ
Claims (1)
- 【請求項１】 基板上にトランジスタと該トランジスタ
の温度補償回路を有する半導体装置において、 上記トランジスタを構成するソース又はドレイン領域に
隣接して設けられた、上記トランジスタのゲート電極と
同一材料からなり、上記ゲート電極と同時に形成された
温度補償用抵抗を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032739A JPH05199040A (ja) | 1992-01-22 | 1992-01-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032739A JPH05199040A (ja) | 1992-01-22 | 1992-01-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199040A true JPH05199040A (ja) | 1993-08-06 |
Family
ID=12367208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032739A Pending JPH05199040A (ja) | 1992-01-22 | 1992-01-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199040A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153920A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置 |
| US6329879B1 (en) | 1998-11-12 | 2001-12-11 | Hitachi, Ltd. | High frequency power amplifier system and wireless communication system |
| JP2014229653A (ja) * | 2013-05-20 | 2014-12-08 | 株式会社デンソー | 半導体装置 |
| JP2015041953A (ja) * | 2013-08-23 | 2015-03-02 | 三菱電機特機システム株式会社 | 温度補償回路 |
-
1992
- 1992-01-22 JP JP4032739A patent/JPH05199040A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153920A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置 |
| US6329879B1 (en) | 1998-11-12 | 2001-12-11 | Hitachi, Ltd. | High frequency power amplifier system and wireless communication system |
| JP2014229653A (ja) * | 2013-05-20 | 2014-12-08 | 株式会社デンソー | 半導体装置 |
| JP2015041953A (ja) * | 2013-08-23 | 2015-03-02 | 三菱電機特機システム株式会社 | 温度補償回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760457A (en) | Bipolar transistor circuit element having base ballasting resistor | |
| US7064601B2 (en) | Reference voltage generating circuit using active resistance device | |
| JPH09172174A (ja) | 半導体デバイス | |
| US5801573A (en) | Protected switch having a power semiconductor device | |
| JP2003133428A (ja) | 半導体素子の駆動方法 | |
| JPS6124824B2 (ja) | ||
| US3017520A (en) | Integral transistor-thermistor and circuit using same for compensating for changing transistor temperature | |
| TWI402944B (zh) | 半導體積體電路裝置 | |
| JPS641067B2 (ja) | ||
| JPS60171771A (ja) | 絶縁ゲ−ト半導体装置 | |
| JPH05199040A (ja) | 半導体装置 | |
| JP3217560B2 (ja) | 半導体装置 | |
| CN100429776C (zh) | 微调阻抗元件、半导体器件和微调方法 | |
| JP3019760B2 (ja) | 半導体集積回路装置 | |
| JP3839148B2 (ja) | 電界効果トランジスタのゲートバイアス電圧印加回路と電界効果トランジスタのゲートバイアス電圧印加回路が搭載されている半導体装置 | |
| JPH10170368A (ja) | 半導体装置及びその製造方法 | |
| JPS6236395B2 (ja) | ||
| US4134080A (en) | Low inductance resistor | |
| JPH11260833A (ja) | 高出力半導体デバイスおよびその設計方法ならびに半導体集積回路 | |
| JPS5923569A (ja) | 半導体可変容量素子 | |
| JPS59100570A (ja) | Ｍｏｓトランジスタ | |
| JP2689957B2 (ja) | 半導体装置 | |
| JPH03184369A (ja) | 半導体装置 | |
| JPH0551183B2 (ja) | ||
| JPH04291953A (ja) | 保護回路 |