JPH05199430A - ビデオ信号受信装置 - Google Patents

Abstract

(57)【要約】 【目的】 パルス分離段６を有するビデオ信号の受信の
ための装置であって、同期パルスがその幅も変化しない
しビデオ信号の原同期信号に対する時間的な遅れも有し
ていない装置を提供する。 【構成】 パルス分離段６がパルス整形段１６を有し、
このパルス整形段１６が振幅セパレータ１１の後に接続
されており、パルス整形段１６が、開始エッジ１７およ
び終了エッジ１８が時間的に原同期信号１２のなかに位
置している同期パルス１５を形成するために設けられて
いる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、請求項１の前文にあげ
られているようなパルス分離段を有するビデオ信号の受
信装置に関する。

【０００２】

【従来の技術】このような装置はたとえば図書“テレビ
ジョン受信技術”、第３版、Peter Zastrow 著、１９８
０年、フランクフルト専門出版社に記載されている。そ
の第２２９〜２３８頁に、ビデオ信号の原同期信号から
像内容および起こり得る擾乱信号を除去し得る振幅セパ
レータの原理が示されている。

【０００３】これらの公知の振幅セパレータ回路で問題
となるのは、原同期信号の時間的経過が不変にとどめら
れることである。それによって、振幅セパレータ回路に
より用意される同期信号は常に振幅セパレータ内の信号
選別により原同期信号に対して時間的に遅らされてい
る。像帰線消去間隔のなかの原同期信号に比較して短い
プリおよびアフタートラバントのゆえに、公知の振幅セ
パレータ回路により用意されるライン同期パルスは追加
的にそれらの幅も可変であり、このことは望ましくな
い。

【０００４】

【発明が解決しようとする課題】従って、本発明の課題
は、パルス分離段を有するビデオ信号の受信のための装
置であって、同期パルスがその幅も変化しないしビデオ
信号の原同期信号に対する時間的な遅れも有していない
装置を提供することである。

【０００５】

【課題を解決するための手段】この課題は、本発明によ
れば、請求項１の特徴により解決される。

【０００６】本発明の実施態様は請求項２以下の対象で
ある。

【０００７】

【実施例】以下、４つの図面により本発明を一層詳細に
説明する。

【０００８】図１には、テレビジョン受信器によりビデ
オ信号を受信するための装置であって、ビデオ信号を受
信し増幅するための受信部１０と、ビデオ信号から原同
期信号１２を分離するためのパルス分離段６と、原同期
信号から発生可能な同期パルスの規範に従ってビデオ信
号を処理するためのビデオ信号処理段１３を有する装置
が示されている。簡単化のために図１にはテレビジョン
受信器内の音声経路は示されていない。

【０００９】受信部１０はアンテナ１を有し、それにチ
ューナ２が接続されており、その後に像中間周波数増幅
器３が接続されている。この像中間周波数増幅器３の出
力端からＦＢＡＳ（Farb-Bild-Austast-Synchron) 信号
が取り出され得る。この信号は一方ではビデオ増幅器４
に、また他方では前記のパルス分離段６に供給される。
後で一層詳細に説明されるパルス分離段６の出力端から
ＢＡＳ(Bild-Austast-Synchron) 信号が取り出され得
る。パルス分離段６はＦＢＡＳ信号からカラー成分をフ
ィルタアウトする役割をもする。好ましくは、パルス分
離段６は追加的に、ＦＢＡＳ信号から高い擾乱周波数を
除去する役割をもする。ビデオ増幅器４の出力端は画像
管５と接続されている。追加的に図１によるテレビジョ
ン受信器は、パルス分離段６の出力端に接続されてお
り、またビデオ増幅器４の出力端に生ずるビデオ信号の
水平および垂直偏向の役割をする偏向装置７を有する。
すなわちビデオ信号処理段１３はビデオ増幅器４、偏向
装置７および画像管５を含んでいる。

【００１０】パルス分離段を有するビデオ信号の受信の
ための従来公知の装置では、パルス分離段として、場合
によっては擾乱ブランクアウトを有する振幅セパレータ
を設けるのが通常であった。振幅セパレータは、ビデオ
信号の原同期信号から、すなわち原像同期信号および原
ライン同期信号から像偏向のためのライン同期パルスお
よび像同期パルスを用意する役割をする。簡単化のため
に以下ではライン同期パルスの用意のみを説明するが、
このことは制限を意味するものではない。

【００１１】公知の振幅セパレータ回路では必然的に振
幅セパレータ回路のなかの信号選別により振幅セパレー
タ回路の入力端におけるビデオ信号の原同期信号にくら
べて振幅セパレータ回路の出力端における同期パルスの
時間的遅れが生ずる。追加的に振幅セパレータ回路の出
力端における同期パルスは、ビデオ信号のなかの通常短
い等化信号（プリおよびアフタートラバントとも呼ばれ
る）のゆえに、それらの幅が、振幅セパレータ回路の入
力端に原ライン同期信号が位置したか、等化同期信号が
位置したかに応じて、異なっている。しかしこのことは
ビデオ信号の時間的に正しい処理のために問題となる。

【００１２】従って、本発明によれば、振幅セパレータ
回路の後にパルス整形段が接続されており、その際にパ
ルス整形段は、開始および終了エッジが時間的にビデオ
信号の原同期信号のなかに位置する同期パルスを形成す
るために設けられている。

【００１３】理解を一層容易にするため図２を参照する
と、第１の半像から第２の半像への切換（６２５ライン
のテレビジョンシステムを仮定）の際のＦＢＡＳ信号が
示されている。第１の半像１Ｈから第２の半像２Ｈへの
切換は第３１３像ラインの中心で行われる。半像切換は
半像切換にすぐ先行する像切換パルス３０により示され
ている。参照符号１２を付されているのはライン同期信
号、また参照符号３１を付されているのはＦＢＡＳ信号
の等化同期信号である。ライン継続時間は図２中にＨで
示されている。等化同期信号３１は半分のライン間隔Ｈ
／２で生ずる。像切換パルス３０の前ではプリトラバン
トと呼ばれ、また像切換パルス３１の後ではアフタート
ラバントと呼ばれるこれらの等化同期信号３１なしで
は、像切換はライン中央またはライン開始時に正確に開
始し得ないであろう。それぞれ約６μｓの幅を有する原
ライン同期信号と異なって、等化同期信号３１は約２，
３μｓのより小さい幅を有する。

【００１４】本発明によるパルス分離段６は、ＦＢＡＳ
信号の同期信号１２、３１に対して時間的に正しく位置
する同期パルス１５を発生する。この時間的な正しさを
保証するため、時間的に最も短い同期信号から、従って
また等化同期信号３１から出発されなければならない。
等化同期信号３１はその際に、パルス分離段６から発生
されるべき同期パルス１５がそのなかに位置しなければ
ならない時間窓を定める。等化同期信号３１の時間窓は
図２中にＴＡで示されている。この時間窓ＴＡのなかに
同期パルス１５の開始エッジ１７も終了エッジ１８も位
置しなければならない。

【００１５】図３には本発明によるパルス分離段のブロ
ック回路図が示されている。パルス分離段６は、振幅セ
パレータ１１の後に接続されているパルス整形段１６を
有する。パルス整形段１６は、開始エッジ１７および終
了エッジ１８が時間的にＦＢＡＳ信号の原同期信号１
２、３１のなかに位置する同期パルス１５を形成するた
めに設けられている。

【００１６】本発明の有利な実施例では、パルス分離段
６は、振幅セパレータ１１の前に接続されており、高周
波の擾乱周波数が除去されているＢＡＳ信号を形成する
ために設けられている低域通過フィルタ１９を有する。
低域通過フィルタ１９はその出力端におけるＢＡＳ信号
とその入力端におけるＦＢＡＳ信号との間に時間遅れｔ
１を生じさせる。ＢＡＳ信号から低域通過フィルタ１９
の後に接続されている振幅セパレータ１１のなかで、パ
ルス整形段１６に供給されるパルスが得られる。パルス
整形段１６のなかでこのパルスから必要な同期パルス１
５が発生される。低域通過フィルタ１９のなかの時間遅
れｔ１は、振幅セパレータ１１の出力端におけるパルス
がビデオ信号の原同期信号に対して定められた遅れを得
るように選ばれる。遅れｔ１はすべての場合に、原同期
信号の時間窓ＴＡよりも小さく、好ましくは時間窓ＴＡ
の半分よりも小さく選ばれなければならない。同期パル
ス１５の終了エッジ１８も原同期信号の時間窓ＴＡのな
かに位置するように、振幅セパレータ１１の出力端にお
けるパルスはパルス整形段１６により時間的に短縮され
る。これは特に簡単に、図４に関連してなお詳細に説明
されるように、アフタートリガ可能でないモノフロップ
により行われる。モノフロップの保持時間ｔ２を下記の
条件を満足するように選ぶことは目的にかなっているこ
とが判明している： ｔ２＜ｔｓ−２ｔ１ ここで：ｔ１＝低域通過フィルタの遅れ ｔ２＝モノフロップの保持時間 ｔｓ＝最も短い原同期信号の時間窓（ビデオ信号では像
帰線消去間隔の等化時間）

【００１７】図４には図３のパルス分離段６の可能な実
施例が具体的な回路装置により示されている。振幅セパ
レータ１１は、−入力端子１１０と、−ベース端子で入
力端子１１０と接続されており、コレクタ端子で第１の
負荷１１８を介して正電位２０に接続されており、第１
のエミッタ端子で第１の電流源１１２を介して基準電位
２１に接続されており、また第２のエミッタ端子で第２
の電流源１１３を介して基準電位２１に接続されている
ｎｐｎマルチエミッタトランジスタ１１１と、−エミッ
タ端子でｎｐｎマルチエミッタトランジスタ１１１の第
１のエミッタ端子と接続されており、またベース端子お
よびコレクタ端子で第１の負荷１１８を介して正電位２
０に接続されている第１のｎｐｎトランジスタ１１４
と、−ベース端子で第１のｎｐｎトランジスタ１１４の
ベース端子と接続されており、エミッタ端子でｎｐｎマ
ルチエミッタトランジスタ１１１の第２のエミッタ端子
と接続されており、またコレクタ端子で第３のｎｐｎト
ランジスタ１１７および第２の負荷１１９を介して正電
位２０に接続されている第２のｎｐｎトランジスタ１１
５と、−第２のｎｐｎトランジスタ１１５のベース端子
と基準電位２１との間に接続されているコンデンサ１１
６と、−エミッタ端子で第２のｎｐｎトランジスタ１１
５のコレクタ端子と接続されており、コレクタ端子で第
２の負荷１１９を介して正電位２０に接続されており、
またベース端子で第３の負荷１２０を介して自らのコレ
クタ端子と接続されている第３のｎｐｎトランジスタ１
１７と、−コンデンサ１１６と第３のｎｐｎトランジス
タ１１７のコレクタ端子との間に接続されている第３の
負荷１２０と、−第２の負荷１１９を介して正電位２０
に接続されている出力端子とを有する。

【００１８】第１の負荷１１８、第２の負荷１１９およ
び第３の負荷１２０は振幅セパレータのこの実施例では
ｐｎｐマルチコレクタトランジスタを有する電流ミラー
回路として構成されている。第１の負荷１１８は、エミ
ッタ端子で正電位２０に接続されており、ベース端子で
その第１のコレクタ端子および第１のｎｐｎマクチコレ
クタトランジスタ１１１のコレクタ端子と接続されてお
り、また第２のコレクタ端子で第１のｎｐｎトランジス
タ１１４のコレクタ端子と接続されている第１のｐｎｐ
マルチコレクタトランジスタ１８０を有する。第２の負
荷１１９は、エミッタ端子で正電位２０に接続されてお
り、またベース端子でその第１のコレクタ端子および第
３のｎｐｎトランジスタ１１７のコレクタ端子と接続さ
れており、また第２のコレクタ端子で出力端子１２１と
接続されている第２のｐｎｐマルチコレクタトランジス
タ１８１により形成されている。第３の負荷１２０は、
エミッタ端子で第２のｐｎｐマルチコレクタトランジス
タ１８１のベース端子および第１のコレクタ端子と接続
されており、またベース端子および第１のコレクタ端子
で第３のｎｐｎトランジスタ１１７のベース端子と接続
されており、また第２のコレクタ端子で第１のｎｐｎト
ランジスタ１１４のベース端子および第２のｎｐｎトラ
ンジスタ１１５のベース端子と接続されている第３のｐ
ｎｐマルチコレクタトランジスタ１８２により形成され
ている。

【００１９】図４のパルス整形段１６はアフタートリガ
可能でないモノフロップにより実現されている。ここ
で、アフタートリガ可能でないモノフロップとは、常に
パルス列の最初のパルスがモノフロップのスイッチング
時間を決定するモノフロップを意味する。図４のモノフ
ロップは、−入力端子１６０と、−第１の抵抗１６１、
第２の抵抗１６２、第３の抵抗１６３と正電位２０と基
準電位２１との間に接続されている第４の抵抗１６４と
から成る、第２の抵抗１６２および第３の抵抗１６３の
接続点で入力端子１６０に接続されている直列回路と、
−ベース端子で入力端子１６０と接続されており、コレ
クタ端子で正電位２０に接続されており、またエミッタ
端子で第３の電流源１６６を介して基準電位２１に接続
されている第４のｎｐｎトランジスタ１６５と、−ベー
ス端子で第２のコンデンサ１６９を介して基準電位２１
に接続されており、エミッタ端子で第４のｎｐｎトラン
ジスタ１６５のエミッタ端子と接続されており、またコ
レクタ端子で第１の抵抗１６１および第２の抵抗１６２
の接続点と接続されている第５のｎｐｎトランジスタ１
６７と、−ベース端子で第５のｎｐｎトランジスタ１６
７のベース端子と接続されており、エミッタ端子で第５
のｎｐｎトランジスタ１６７のエミッタ端子と接続され
ており、またコレクタ端子で第４の負荷１７０を介して
正電位２０に接続されている第６のｎｐｎトランジスタ
１６８と、−一方では第３の抵抗１６３および第４の抵
抗１６４の接続点と、他方では第６のｎｐｎトランジス
タ１６８のベース端子との間に接続されている第５の負
荷１７０と、−第４の負荷１７０と第６の抵抗１７３と
の間に接続されている出力端子１７４とを有する。

【００２０】第４の負荷１７０はｐｎｐトランジスタ１
７１、１７２を有する電流ミラー回路として構成されて
いる。これらの両ｐｎｐトランジスタ１７１、１７２の
エミッタ端子は正電位２０に接続されている。両トラン
ジスタ１７１および１７２のベース端子は互いに接続さ
れており、また同時にｐｎｐトランジスタ１７１のコレ
クタ端子およびｎｐｎトランジスタ１６８のコレクタ端
子に接続されている。ｐｎｐトランジスタ１７２のコレ
クタ端子は一方ではモノフロップの出力端子１７４と、
また他方では抵抗１７３を介して基準電位２１と接続さ
れている。

【００２１】図４の低域通過フィルタ１９は、−入力端
子１９０と、−ベース端子で入力端子１９０と接続され
ており、エミッタ端子で第７の抵抗１９２と電流源１９
３との直列回路を介して正電位２０に接続されており、
またコレクタ端子で第３のコンデンサ１９５および第８
の抵抗１９４を介して基準電位２１に接続されている第
１のｐｎｐトランジスタ１９１と、−エミッタ端子で電
流源１９３および第７の抵抗１９２の接続点と接続され
ており、コレクタ端子で基準電位２１に接続されてお
り、またベース端子で、正電位２０と基準電位２１との
間に接続されている第９の抵抗１９９と第１０の抵抗２
００との直列回路の第９の抵抗１９９と第１０の抵抗２
００との接続点と接続されている第２のｐｎｐトランジ
スタ１９６と、−ベース端子で第１のｐｎｐトランジス
タ１９１のコレクタ端子と接続されており、コレクタ端
子で基準電位２１に接続されており、またエミッタ端子
で別の電流源１９８を介して正電位２０に接続されてい
る第３のｐｎｐトランジスタ１９７と、−第３のｐｎｐ
トランジスタ１９７のエミッタ端子と接続されている出
力端子２０１とを有する。

【図面の簡単な説明】

【図１】パルス分離段を有するビデオ信号の受信のため
の装置の原理図。

【図２】６２５ラインを有するテレビジョン信号のなか
の第１の半像から第２の半像への切換の際の像同期信
号。

【図３】本発明によるパルス分離段の原理図。

【図４】図３のパルス分離段の可能な回路装置。

【符号の説明】

６ パルス分離段 １０ 受信部 １１ 振幅セパレータ １２ 原同期信号 １３ ビデオ信号処理段 １５ 同期パルス １６ パルス整形段 １７ 開始エッジ １８ 終了エッジ １９ 低域通過フィルタ ２０ 正電位 ２１ 基準電位

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ビデオ信号を受信しかつ増幅するための
   受信部分（１０）と、ビデオ信号から原同期信号（１
   ２）を分離するための振幅セパレータ（１１）を有する
   パルス分離段（６）と、原同期信号（１２）から発生可
   能な同期パルス（１５）の規範に従ってビデオ信号を処
   理するためのビデオ信号処理段（１３）とを有するビデ
   オ信号受信装置において、 パルス分離段（６）がパルス整形段（１６）を有し、 このパルス整形段（１６）が振幅セパレータ（１１）の
   後に接続されており、 パルス整形段（１６）が、開始エッジ（１７）および終
   了エッジ（１８）が時間的に原同期信号（１２）のなか
   に位置している同期パルス（１５）を形成するために設
   けられていることを特徴とするビデオ信号受信装置。
2. 【請求項２】 ビデオ信号としてＦＢＡＳ信号が予定さ
   れており、パルス分離段（６）が、振幅セパレータ（１
   １）の前に接続されており、ＦＢＡＳ信号から高周波の
   擾乱周波数が除去されているＢＡＳ信号を形成するため
   に設けられている低域通過フィルタ（１９）を有するこ
   とを特徴とする請求項１記載の装置。
3. 【請求項３】 パルス整形段（１６）として単安定マル
   チバイブレ−タ（モノフロップ）が設けられていること
   を特徴とする請求項１または２記載の装置。
4. 【請求項４】 パルス整形段（１６）としてアフタート
   リガ可能でないモノフロップが設けられていることを特
   徴とする請求項１または２記載の装置。
5. 【請求項５】 振幅セパレータ（１１）が、 −入力端子（１１０）と、 −ベース端子で入力端子（１１０）と接続されており、
   コレクタ端子で第１の負荷（１１８）を介して正電位
   （２０）に接続されており、第１のエミッタ端子で第１
   の電流源（１１２）を介して基準電位（２１）に接続さ
   れており、また第２のエミッタ端子で第２の電流源（１
   １３）を介して基準電位（２１）に接続されているｎｐ
   ｎマルチエミッタトランジスタ（１１１）と、 −エミッタ端子でｎｐｎマルチエミッタトランジスタ
   （１１１）の第１のエミッタ端子と接続されており、ま
   たベース端子およびコレクタ端子で第１の負荷（１１
   ８）を介して正電位（２０）に接続されている第１のｎ
   ｐｎトランジスタ（１１４）と、 −ベース端子で第１のｎｐｎトランジスタ（１１４）の
   ベース端子と接続されており、エミッタ端子でｎｐｎマ
   ルチエミッタトランジスタ（１１１）の第２のエミッタ
   端子と接続されており、またコレクタ端子で第３のｎｐ
   ｎトランジスタ（１１７）および第２の負荷（１１９）
   を介して正電位（２０）に接続されている第２のｎｐｎ
   トランジスタ（１１５）と、 −第２のｎｐｎトランジスタ（１１５）のベース端子と
   基準電位（２１）との間に接続されているコンデンサ
   （１１６）と、 −エミッタ端子で第２のｎｐｎトランジスタ（１１５）
   のコレクタ端子と接続されており、コレクタ端子で第２
   の負荷（１１９）を介して正電位（２０）に接続されて
   おり、またベース端子で第３の負荷（１２０）を介して
   自らのコレクタ端子と接続されている第３のｎｐｎトラ
   ンジスタ（１１７）と、 −コンデンサ（１１６）と第３のｎｐｎトランジスタ
   （１１７）のコレクタ端子との間に接続されている第３
   の負荷（１２０）と、 −第２の負荷（１１９）を介して正電位（２０）に接続
   されている出力端子とを有することを特徴とする請求項
   １ないし４の１つに記載の装置。
6. 【請求項６】 第１の負荷（１１８）、第２の負荷（１
   １９）および第３の負荷（１２０）の少なくとも１つが
   電流ミラー回路として構成されていることを特徴とする
   請求項５記載の装置。
7. 【請求項７】 パルス整形段がアフタートリガ可能でな
   いモノフロップとして構成されており、また−入力端子
   （１６０）と、 −第１の抵抗（１６１）、第２の抵抗（１６２）、第３
   の抵抗（１６３）と正電位（２０）と基準電位（２１）
   との間に接続されている第４の抵抗（１６４）とから成
   る、第２の抵抗（１６２）および第３の抵抗（１６３）
   の接続点で入力端子（１６０）に接続されている直列回
   路と、 −ベース端子で入力端子（１６０）と接続されており、
   コレクタ端子で正電位（２０）に接続されており、また
   エミッタ端子で第３の電流源（１６６）を介して基準電
   位（２１）に接続されている第４のｎｐｎトランジスタ
   （１６５）と、 −ベース端子で第２のコンデンサ（１６９）を介して基
   準電位（２１）に接続されており、エミッタ端子で第４
   のｎｐｎトランジスタ（１６５）のエミッタ端子と接続
   されており、またコレクタ端子で第１の抵抗（１６１）
   および第２の抵抗（１６２）の接続点と接続されている
   第５のｎｐｎトランジスタ（１６７）と、−ベース端子
   で第５のｎｐｎトランジスタ（１６７）のベース端子と
   接続されており、エミッタ端子で第５のｎｐｎトランジ
   スタ（１６７）のエミッタ端子と接続されており、また
   コレクタ端子で第４の負荷（１７０）を介して正電位
   （２０）に接続されている第６のｎｐｎトランジスタ
   （１６８）と、 −一方では第３の抵抗（１６３）および第４の抵抗（１
   ６４）の接続点と、他方では第６のｎｐｎトランジスタ
   （１６８）のベース端子との間に接続されている第５の
   負荷（１７０）と、 −第４の負荷（１７０）と第６の抵抗（１７３）との間
   に接続されている出力端子（１７４）とを有することを
   特徴とする請求項１ないし６の１つに記載の装置。
8. 【請求項８】 第４の負荷（１７０）が電流ミラー回路
   として構成されており、また出力端子（１７４）が一方
   では第６の抵抗（１７３）を介して基準電位（２１）に
   接続されており、また他方では第４の負荷（１７０）を
   形成する電流ミラー回路の出力端と接続されていること
   を特徴とする請求項７記載の装置。
9. 【請求項９】 低域通過フィルタ（１９）がビデオ信号
   から高い擾乱周波数を除去するため、またカラー情報を
   フィルタアウトするために設けられており、また−入力
   端子（１９０）と、 −ベース端子で入力端子（１９０）と接続されており、
   エミッタ端子で第７の抵抗（１９２）と電流源（１９
   ３）との直列回路を介して正電位（２０）に接続されて
   おり、またコレクタ端子で第３のコンデンサ（１９５）
   および第８の抵抗（１９４）を介して基準電位（２１）
   に接続されている第１のｐｎｐトランジスタ（１９１）
   と、 −エミッタ端子で電流源（１９３）および第７の抵抗
   （１９２）の接続点と接続されており、コレクタ端子で
   基準電位（２１）に接続されており、またベース端子
   で、正電位（２０）と基準電位（２１）との間に接続さ
   れている第９の抵抗（１９９）と第１０の抵抗（２０
   ０）との直列回路の第９の抵抗（１９９）と第１０の抵
   抗（２００）との接続点と接続されている第２のｐｎｐ
   トランジスタ（１９６）と、 −ベース端子で第１のｐｎｐトランジスタ（１９１）の
   コレクタ端子と接続されており、コレクタ端子で基準電
   位（２１）に接続されており、またエミッタ端子で一方
   で別の電流源（１９８）を介して正電位（２０）に接続
   されている第３のｐｎｐトランジスタ（１９７）と、 −第３のｐｎｐトランジスタ（１９７）のエミッタ端子
   と接続されている出力端子（２０１）とを有することを
   特徴とする請求項１ないし８の１つに記載の装置。