JPH0520004B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路化に適した移相回路に関
し、特に入力周波数に対して利得をあまり変化さ
せずに位相のみを360°回転させる移相回路に関す
るものである。

〔従来の技術〕

従来この種の移相回路として用いられているも
のに第３図に示すものがあつた。図において、１
１は入力端子、２１は結合コンデンサ、２２，２
３はバイアス用抵抗、３１はNPN型トランジス
タ、３２，３３，３４は抵抗、３５はコイル、３
６はコンデンサ、８０はコイル３５、コンデンサ
３６からなる直列共振回路、２５はNPN型のエ
ミツタフオロワトランジスタ、２４はエミツタ抵
抗、１２は出力端子、１３は電源端子である。

この回路の利得と位相の周波数特性例を第４図
に示す。

この回路は、部品点数が少なく簡単な回路構成
で第４図に示すような特性を得ることが出来る。
そしてその回路動作は次のようになる。即ち、直
列共振回路８０は共振周波数から離れるとインピ
ーダンスが高くなるので、トランジスタ３１，２
５共にエミツタフオロワとして動作する。従つ
て、入力信号は、ほぼ利得“１”、位相0°で出力
される。共振周波数においては、直列共振回路８
０のインピーダンスが小さくなり、入力信号は、
トランジスタ３１によつて抵抗３２，３３の比の
利得で反転増幅され、直列共振回路８０を経てエ
ミツタフオロワトランジスタ２５を通り出力され
る。従つて共振周波数近傍での出力信号は位相
が、180°反転したものになる。なお、この周波数
での利得は抵抗３２，３３，３４の値で自由に設
定できる。

〔発明が解決しようとする問題点〕

しかし、この回路を集積回路化する場合、現在
の技術ではLCの共振回路を内蔵できないので、
入出力端子の他に少なくとも２端子は必要とな
る。また、エミツタ接地増幅回路であるから、電
源電圧のリツプル分がそのまま出力されるという
欠点もある。

この発明は、上記のような従来のものの問題点
を解消するためになされたもので、広帯域にわた
つて利得変化が少なく、位相のみ360°回転する回
路を、端子数が少なく集積回路化に適ししかも電
源電圧リツプルに強い回路とすることができる移
相回路を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る移相回路は、位相すべき信号が
差動入力される第１の差動増幅回路と、該回路の
差動出力が入力される第２の差動増幅回路と、該
回路と負荷抵抗を共有し第１の差動増幅回路の一
方の出力が直接および抵抗を介して差動入力され
る、上記第２の差動増幅回路の約４倍の利得を有
する第３の差動増幅回路と、該回路と上記抵抗と
の接続点と接地間に接続された直列共振回路とを
設けたものである。

〔作用〕

この発明においては、非共振時第３の差動増幅
回路の差動入力を同一入力とし共振時第３の差動
増幅回路の差動入力の一方を接地して該回路の出
力を振幅が第２の差動増幅回路出力の約２倍、位
相を逆相する直列共振回路の一端が接地されてい
るから、該直列共振回路の外付け端子が１個で済
む。

〔実施例〕

以下本発明の一実施例を図について説明する。

第１図は本発明の一実施例による移相回路を示
し、図において、１０，１１は差動入力端子、１
２は出力端子、１３は電源端子である。またトラ
ンジスタ５１，５２と抵抗６１，６２，６３，６
４と電流源４１は第１の差動増幅回路７１を構成
する。トランジスタ５３，５４はそれぞれ電流源
４２，４３と共に第１、第２のエミツタフオロワ
回路７４，７５を構成している。トランジスタ５
５，５６はエミツタ抵抗６５，６６、負荷抵抗６
９、電流源４４と共に第２の差動増幅回路７２を
構成する。トランジスタ５７，５８は、エミツタ
抵抗６７，６８、負荷抵抗６９、電流源４５と共
に第３の差動増幅回路７３を構成している。ここ
で抵抗６９は、第２の差動増幅回路と第３の差動
増幅回路の共通の負荷抵抗である。

なお第３の差動増幅回路の差動利得は、第２の
差動増幅回路の差動利得のほぼ４倍になるように
抵抗６５，６６，６７，６８、電流源４４，４５
の値を選んでおく。また第１の差動増幅回路の２
つの出力の振幅が等しくなるように抵抗６１と６
２は等しい値としておく。

また本実施例ではコイル３５、コンデンサ３６
からなる直列共振回路８０は、抵抗３８と差動増
幅回路７３のトランジスタのベースの接続点と接
地間に接続されており、出力信号はトランジスタ
５９、電流源４６からなるエミツタフオロワ回路
を介して出力端子１２より出力される。

この回路の動作は次のようになる。入力端子１
０，１１間に差動入力の入力信号を印加すると、
トランジスタ５１，５２のコレクタに互いに逆相
の増幅出力が得られる。入力信号の周波数が、直
列共振回路８０の共振周波数から十分離れた周波
数の時は、第３の差動増幅回路７３の入力には同
一の信号が加わり、差動入力はゼロとなる。これ
に対し第２の差動増幅回路７２の入力には、前記
第１の差動増幅回路７１の差動出力がエミツタフ
オロワ回路７４，７５を通つて差動入力として印
加される。従つて負荷抵抗６９には、第２の差動
増幅回路７２の出力が得られ、この信号がエミツ
タフオロワされて出力端子１２に伝わる。

次に、入力信号の周波数が直列共振回路８０の
共振周波数に等しい時を考える。この場合、共振
回路のインピーダンスはほぼゼロになり、トラン
ジスタ５８のベースはほぼ直流になる。従つて第
３の差動増幅回路７３には、第１の差動増幅回路
７１の出力が片側入力で印加される。第２の差動
増幅回路７２には、第１の差動増幅回路７１の出
力が差動入力で印加されているので、負荷抵抗６
９には、第２の差動増幅回路７２と第３の差動増
幅回路７３の出力の和が得られる。この時、第２
の差動増幅回路７２の出力は、トランジスタ５３
のエミツタから見て逆相、第３の差動増幅回路７
３の出力は同相となり、互いに打ち消し合う。こ
こで第３の差動増幅回路７３は、第２の差動増幅
回路７２に比べて差動入力に対する利得は約４倍
に設定されており、上述のように第２の差動増幅
回路７２は差動入力、第３の差動増幅回路７３は
片側入力となるので、第２の差動増幅回路７２の
出力振幅に比べると第３の差動増幅回路７３の出
力振幅は約２倍となる。従つて、合成されて負荷
抵抗６９に得られる出力信号は、共振していない
周波数の時の出力信号と比べて、逆相で振幅のほ
ぼ等しい信号が得られる。

この特性を、グラフに示すと第２図のようにな
る。

このように、本実施例によれば広領域にわたつ
て利得をあまり変化させず、位相のみ360°変化さ
せる回路が得られるが、本実施例では直列共振回
路の一端が接地されており、従つて該回路を外付
けするための端子が１個で済み、集積回路化に適
した構成のものが得られる。なお、第１図では入
力端子が２個示されており、従来例より入力端子
数が増加するように見えるが、該入力端子は集積
回路内の本移相回路の前段回路の図示を省略した
ために便宜上図示したにすぎないものであり、従
つて本実施例の回路構成としたことによる入力端
子数の増加はないものである。

また本実施例の移相回路は、差動増幅回路のみ
で構成されているので、電源電圧のリツプルは差
動増幅回路の同相入力となり出力には現れない。

なお、上記実施例では第２の差動増幅回路と第
３の差動増幅回路の差動利得の比を１：４に選
び、第２図に示すような、利得の周波数特性はほ
ぼ平坦になり、周波数によつて位相は変化する
が、振幅はほとんど変化しないような特性を得た
が、１対４より大きくすると、共振周波数におい
て振幅が大きくなり、逆に１対４より小さくする
と、共振周波数において振幅が小さくなる。この
ように、利得比を選ぶことによつて特性を変化さ
せることが出来る。

また、本実施例では直列共振回路はコイルとコ
ンデンサのみであるが、この直列共振回路を抵
抗・コイル・コンデンサの直列回路にしてもよ
い。この場合共振周波数における直列回路のイン
ピーダンスが大きくなるので、トランジスタ５８
のベースに抵抗３８とこのインピーダンスで分圧
された信号振幅が生じる。この信号はトランジス
タ５７のベース信号と同相であるから、等価的に
第３の差動増幅回路７３の利得を下げることと同
じである。

また本実施例では、トランジスタ５８のベース
を直接抵抗３８、直列共振回路８０に接続してい
るが、製造時のばらつき等によりトランジスタ５
８のhFEが低い場合には第５図に示すようにこの
間に第３のトランジスタ１５１、電流源４７から
なる第３のエミツタフオロワ回路７６を挿入して
もよい。この場合トランジスタ５５のベースとト
ランジスタ５６，５７のベースにもエミツタフオ
ロワトランジスタ１５２，１５３、電流源４９，
４８からなる第１、第２のレベルシフト回路７
７，７８を挿入して、上記トランジスタ５８と直
列共振回路８０間にエミツタフオロワを挿入した
ことによるバイアス電圧の変化を補正する必要が
ある。なおこのレベルシフト回路７７，７８は第
６図に示すようにダイオード１６１，１６２で構
成してもよい。

〔発明の効果〕

以上のように本発明によれば、第３の差動回路
の差動入力を同一あるいは片側入力とする直列共
振回路の一端を接地するような回路構成としたの
で、集積回路にした時に端子数が少なく、集積回
路化に適ししかも電源電圧のリツプルに強い移相
回路を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例による移相回路を示
す図、第２図は本発明の一実施例の特性例を示す
図、第３図は従来の移相回路を示す図、第４図は
従来の回路の特性を示す図、第５図および第６図
は本発明の他の実施例を示す図である。 図において、５１は第１のトランジスタ、５２
は第２のトランジスタ、５３は第３のトランジス
タ、５４は第４のトランジスタ、５５は第５のト
ランジスタ、５６は第６のトランジスタ、５７は
第７のトランジスタ、５８は第８のトランジス
タ、６１は第１の抵抗器、６２は第２の抵抗器、
３８は第３の抵抗器、６９は第４の抵抗器、３５
は第１のコイル、３６は第１の容量、４２は第１
の電流源、４３は第２の電流源、７１〜７３は第
１〜第３の差動増幅回路、７４〜７６は第１〜第
３のエミツタフオロワ回路、８０は直列共振回
路、７７，７８は第１、第２のレベルシフト回
路、１６１，１６２はダイオードである。なお図
中同一符号は同一又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 各差動トランジスタが負荷抵抗を有し移相す
   べき信号が２つの差動入力間に入力される第１の
   差動増幅回路と、 該差動増幅回路の差動出力が入力される第１、
   第２のエミツタフオロワ回路と、 一方の差動トランジスタのみ負荷抵抗を有し上
   記両エミツタフオロワ回路の出力が入力される第
   ２の差動増幅回路と、 該差動増幅回路の約４倍の利得を有し一方の差
   動入力が抵抗を介して他方の差動入力が直接上記
   第１のエミツタフオロワ回路の出力にそれぞれ接
   続され一方の差動トランジスタが上記第２の差動
   増幅回路と上記負荷抵抗を共有するように接続さ
   れた第３の差動増幅回路と、 上記抵抗と第３の差動増幅回路との接続点と接
   地間に接続された直列共振回路とを備え、 上記第２、第３の差動増幅回路の一方の差動ト
   ランジスタと上記負荷抵抗との接続点から出力が
   取出されることを特徴とする移相回路。 ２ 上記直列共振回路は、コイルと容量とからな
   るものであることを特徴とする特許請求の範囲第
   １項記載の移相回路。 ３ 上記直列共振回路は、抵抗、コイル、容量か
   らなるものであることを特徴とする特許請求の範
   囲第１項記載の移相回路。 ４ 上記抵抗と直列共振回路の接続点と上記第３
   の差動増幅回路の一方の入力との間には第３のエ
   ミツタフオロワ回路が挿入されており、 上記第１、第２のエミツタフオロワ回路の出力
   と上記第２の差動増幅回路の差動入力との間には
   上記第３のエミツタフオロワ回路の挿入によるバ
   イアス電圧変化を補正する第１、第２のレベルシ
   フト回路が挿入されていることを特徴とする特許
   請求の範囲第１項ないし第３項のいずれかに記載
   の移相回路。