JPH0520052A

JPH0520052A - マイクロプログラム制御装置

Info

Publication number: JPH0520052A
Application number: JP19714891A
Authority: JP
Inventors: Hiroaki Awano; 博昭阿波野; Yoshio Kasai; 善夫河西
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-07-11
Filing date: 1991-07-11
Publication date: 1993-01-29

Abstract

(57)【要約】【目的】命令デコーダの回路変更を必要とせずに、１
コードで処理されるマイクロ命令を追加，変更できる。【構成】追加，変更するマイクロ命令を、あらかじめ
レジスタ１０１に格納しておき、そのマイクロ命令が必
要となったときには、マイクロ命令制御レジスタ１０７
からのマイクロ命令選択制御信号１０４によって、セレ
クタ１０５を制御し、選択して、マイクロ命令レジスタ
３に格納する。【効果】命令デコーダの回路変更せずに、１コードで
処理されるμ命令を追加，変更できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロ命令により
演算処理を制御する方式のマイクロプロセッサのマイク
ロプログラム制御装置に関し、追加および変更すべきマ
イクロ命令をあらかじめ記憶させ、必要に応じて、その
記憶させたマイクロ命令を選択できる機能を有するマイ
クロプログラム制御装置に関するものである。

【０００２】

【従来の技術】図３に従来のマイクロプログラム制御装
置の例を示す。図３において、１はマイクロＲＯＭ（以
下、マイクロはμと略していう）、２はμＲＯＭ１から
読出された１１１ビットのμ命令、３はμ命令２を保持
するμ命令レジスタ、１３はμ命令２のうち図示しない
演算器を制御する演算制御μ命令、４は演算制御μ命令
１３をデコードするμデコーダ、５はμデコーダによっ
てデコードされた制御信号、６はμ命令２が格納されて
いるエントリを指定するμアドレス、７はμアドレス６
を格納するμポインタ、８はμポインタ７に格納されて
いるμアドレスを＋１するインクリメンタ、９はμ命令
２のうち次のμアドレスを指定するμ次アドレス、１０
はμ次アドレス９を格納するμ次アドレスレジスタ、１
１はμ命令でサブルーチンを実行する場合の戻り先のμ
アドレスを格納するμスタックレジスタ、１２はμＲＯ
Ｍ１をアクセスするためのμアドレスをμポインタ７に
格納するためのμアドレスバスである。

【０００３】次に従来のμプログラム制御装置の動作に
ついて説明する。まず、μ命令について簡単に説明す
る。一つのμ命令は演算器を制御する部分と、次のμ命
令の読出しを制御する部分とに分けられる。次のμ命令
の読出しを制御する部分には、次のμアドレスのμ命令
を読出す、指定されたμアドレスにジャンプする、サブ
ルーチンへジャプする、サブルーチンから戻るなどのオ
ペレーションがある。また、μ命令演算器を制御する部
分には、転送、加算、減算などのオペレーションがあ
る。

【０００４】命令コードは図示しない外部メモリからフ
ェッチされ、図示しない命令デコーダで解読される。そ
の命令デコーダのデコード結果によって、その命令コー
ドの演算を実現するためのμアドレスが生成される。こ
のμアドレスは、μアドレスバス１２に出力され、μポ
インタ７に格納される。そして、μポインタ７に格納さ
れたμアドレス６によってμＲＯＭ１がアクセスされ、
μアドレス６に対応するμ命令２がμＲＯＭ１から出力
され、μ命令レジスタ３に格納される。

【０００５】次のμアドレスのμ命令を実行する場合、
すなわち、μ命令が分岐しない場合、一つの命令が一つ
のμ命令で処理される場合は、μ命令２の演算器を、す
なわち、演算制御μ命令１３はμ命令レジスタ３からμ
デコーダ４に入力され、μデコーダ４でデコードされ、
演算器などを制御する制御信号５が生成される。そし
て、次の命令を処理するためのμアドレス６がμアドレ
スバス１２からμポインタ７に入力され、μＲＯＭ１か
ら新たなμ命令２が読出される。

【０００６】次に、一つの命令が複数のμ命令で処理さ
れる場合は、μＲＯＭ１からのμ命令２が読出されμ命
令レジスタ３に保持される。これと同時にμインクリメ
ンタ８によって、μポインタ７のμアドレスは＋１イン
クリメントされる。＋１インクリメントされたμアドレ
ス６は、μポインタ７に再び格納される。そして、この
＋１されたμアドレス６によって、次のμ命令２の読出
される。

【０００７】次に、μ命令２が分岐を示す場合、μ命令
レジスタ３に保持されたμ命令２のうちμ次アドレス９
がμ次アドレスレジスタ１０に入力される。これと同時
に、演算制御μ命令１３は、μ命令レジスタ３からμデ
コーダ４に入力される。そして、μデコーダ４によって
上記同様に、制御信号５が生成される。μポインタ７に
は、μアドレスバス１２を通して、μ次アドレスレジス
タ１０からマイクロ次アドレスが転送される。このμポ
インタ７に格納されたμアドレス６によって、次のμ命
令が読出される。

【０００８】次に、μ命令２がサブルーチン分岐を示す
場合は、μ命令レジスタ３に保持されたμ命令のうちμ
次アドレス９がμ次アドレスレジスタ１０に入力され
る。これと同時に、演算制御μ命令１３は、μ命令レジ
スタ３からμデコーダ４に入力される。さらに、μポイ
ンタ７のμアドレス６は、μインクリメンタ８で＋１さ
れ、μサブルーチンの戻り先アドレスとしてμスタック
レジスタ１１に格納される。そして、μデコーダ４によ
って上記同様制御信号５が生成される。μポインタ７に
はμアドレスバス１２を通してμ次アドレスレジスタ１
０からマイクロ次アドレスが転送される。このμポイン
タ７に格納されたμアドレス６で次のμ命令が読出され
る。

【０００９】μ命令２がμサブルーチンからの戻りを示
す場合は、次のμアドレスとしてサブルーチンの戻り先
アドレスは、μスタックレジスタ１１からμアドレスバ
ス１２を通してμポインタ７に格納される。そして、μ
ポインタ７に格納されたμアドレス６で次のμ命令２の
読出しが行われる。

【００１０】

【発明が解決しようとする課題】従来のμプログラム制
御装置では、μ命令の追加、μ命令の持つ機能を拡張，
変更する場合は、追加するμ命令のルーチンの先頭であ
る新しいμアドレスを追加する必要がある。このため、
追加したμ命令に対応する上記μアドレスが生成できる
ようにするため、命令デコーダの大幅な回路の変更が必
要となり、開発期間が延びるという課題があった。

【００１１】この発明のμプログラム制御装置は、上記
のような課題を解決するためになされたもので、命令デ
コーダの回路変更を必要とせずに、１コード分のμ命令
で処理できる命令の追加、命令の機能を拡張，変更する
ことのできるマイクロプログラム制御装置を提供するこ
とにある。

【００１２】

【課題を解決するための手段】この発明のμプログラム
制御装置は、追加および変更するべき１レコード分の第
２のマイクロ命令が書込み可能なマイクロ命令記憶手段
（レジスタ１０１）と、マイクロアドレスでマイクロ読
出し専用メモリから読込まれた第１のマイクロ命令また
はマイクロ命令記憶手段から読込まれた第２のマイクロ
命令を選択して、上記マイクロ命令レジスタに出力する
選択手段（セレクタ１０５）と、この選択手段に選択を
指示するマイクロ命令選択信号１０４の出力手段Ｍ（マ
イクロ命令制御レジスタ１０７）とを備えている。

【００１３】

【作用】この発明によれば、上記出力手段Ｍは、マイク
ロ命令の追加または変更する場合に、上記第２のマイク
ロ命令を選択するように上記選択回路を制御する。

【００１４】

【実施例】以下、この発明の一実施例について図を参照
して説明する。図１は、この発明のμプログラム制御装
置の一実施例を示す回路ブロック図である。図１におい
て、１はマイクロ読出し専用メモリとしてのμ（マイク
ロ）ＲＯＭ、２はμ（マイクロ）命令、３はμ（マイク
ロ）命令レジスタ、４はμ（マイクロ）デコーダ、５は
制御信号、６はμ（マイクロ）アドレス、７はμ（マイ
クロ）ポインタ、８はインクリメンタ、９はマイクロ次
アドレス、１０はμ（マイクロ）次アドレスレジスタ、
１１はμ（マイクロ）スタックレジスタ、１３は演算制
御μ（マイクロ）命令、１０１は第２のマイクロ命令記
憶手段としてのレジスタ、１０２はソースバス（以下、
Ｓバスという）、１０３はμ（マイクロ）命令、１０４
はμ（マイクロ）命令選択信号、１０５は選択手段とし
てのセレクタ、１０６は汎用のレジスタ、１０７は出力
手段Ｍとしてのμ（マイクロ）命令選択制御レジスタで
ある。

【００１５】なお、１〜１３は従来の装置と同じ機能を
有するため、同符号を付し、簡単のため、構成の説明は
省略する。レジスタ１０１は追加および変更すべき１レ
コード分のμ命令（１１１ビット）が書込み可能なレジ
スタである。ソースバス１０２はレジスタ１０１に書込
みするための３２ビットのソースバス、μ命令１０３は
レジスタ１０１から読出された１レコード分のμ命令で
ある。μ命令選択制御信号１０４は、μＲＯＭ１から読
出されたμ命令２またはレジスタ１０１から読出された
μ命令１０３のどちらかを選択する選択信号である。セ
レクタ１０５は、μ命令選択制御信号１０４に従って、
マイクロアドレスでμＲＯＭ１から読込まれたμ命令２
またはレジスタ１０１から読出されたμ命令１０３を選
択して、マイクロ命令レジスタ３に、演算制御μ命令１
３として出力する。汎用レジスタ１０６は、汎用のレジ
スタ（Ｒ０〜Ｒ１５）であり、マイクロ命令制御レジス
タ１０７は、書込み可能なレジスタであり、図示しない
ＣＰＵの指示に従って、セレクタ１０５に、μ命令２ま
たはμ命令１０３を選択するための指示を出す。

【００１６】図２は図１のμ命令選択制御レジスタを詳
細に示す図である。図２において、Ｆはμ命令を切換え
るか否かを設定するμ命令切換えイネーブルビットであ
る。このμ命令切換えイネーブルビットＦの出力はμ命
令選択信号１０４に接続されている。μ命令制御レジス
タ１０７には、μ命令選択ビットしか示していないが、
その他の機能に使用するビットＢ１，Ｂ２が存在しても
かまわない。また、他のフラグレジスタなどの中にこの
ビットを埋込んでもかまわない。

【００１７】次に、この一実施例の動作について説明す
る。まず、レジスタ１０１への登録動作を説明すると、
レジスタ１０１は、１１１ビット構成（０ビット〜１１
０ビット）であり、書込み可能である。レジスタ１０１
への書込みは、Ｓバス１０２を通して３２ビットデータ
を４回、転送して行う。すなわち、１回目は、０ビット
〜３１ビット、２回目は、３２ビット〜６３ビット、３
回目は、６４ビット〜９５ビット、４回目は、Ｓバスの
０ビット〜１４ビットがレジスタ１０１の９６ビット〜
１１０ビットに書込まれる。

【００１８】μ命令選択制御レジスタ１０７への設定に
ついて説明すると、μ命令選択制御レジスタ１０７は、
制御レジスタ設定命令により、μ命令選択制御レジスタ
のμ命令切換えイネーブルビットが設定される。また、
μ命令の選択方法は、μ命令選択制御レジスタ１０７に
“１”が書込まれているときは、μ命令１０３が選択さ
れ、μ命令選択制御レジスタ１０７に“０”が書込まれ
ているときには、μ命令２が選択される。

【００１９】次に、転送動作について説明する。ここで
は、レジスタＲ０からレジスタＲ１への転送動作（レジ
スタ間転送）は、１コードのμ命令で処理できるものと
する。まず、μ命令選択制御レジスタ１０７には、
“０”が設定されており、μ命令選択制御信号からは
“０”が出力されているものとすると、レジスタＲ０か
らレジスタＲ１への転送命令は、図示しない外部メモリ
からフェッチされ、図示しない命令デコーダで解読され
る。そして、このデコード結果によって、そのμ命令の
演算を実現するためのμアドレスが生成される。このμ
アドレスは、μアドレスバス１２に出力されμポインタ
７に格納される。このμポインタ７に格納されたμアド
レス６によって、μＲＯＭ１がアクセスされ、μアドレ
ス６に対応するμ命令２（レジスタＲ０からレジスタＲ
１への転送命令）がμＲＯＭ１から出力され、選択制御
信号１０４による選択回路１０５から選択出力され、μ
命令レジスタ３に格納される。そして、μ命令レジスタ
３に格納されたμ命令２、すなわち、演算マイクロ命令
１３がμデコーダ４でデコードされ、そのデコードされ
た命令により、指定された転送元レジスタＲ０より３２
ビットのデータが３２ビットのＳバス１０２に出力さ
れ、指定された転送先レジスタＲ１に転送される。

【００２０】次に、μ命令選択制御信号１０４が“１”
を示し、μ命令１０３が選択される場合の動作を説明す
ると、レジスタ１０１には、あらかじめ、汎用レジスタ
１０６のレジスタＲ３からレジスタＲ４への転送命令が
書込まれているものとする。１コードのμ命令であるレ
ジスタＲ１からレジスタＲ２への転送命令は、図示しな
い外部メモリからフェッチされ、図示しない命令デコー
ダで解読されるこのデコード結果によって、そのμ命令
の演算を実現するためのμアドレスが生成される。この
μアドレスはμアドレスバス１２に出力され、μポイン
タ７に格納される。μポインタ７に格納されたμアドレ
ス６によって、μＲＯＭ１がアクセスされ、μアドレス
６に対応するμ命令２（レジスタＲ１からレジスタＲ２
への転送命令）がμＲＯＭ１から出力され、選択回路１
０５に入力される。一方、レジスタ１０１に書込まれた
変更された１コードのμ命令１０３（レジスタＲ３から
レジスタＲ４への転送命令）も選択回路１０５に入力さ
れている。μ命令選択信号１０４が“１”を示し、それ
に従って、選択回路１０５ではμ命令１０３が選択さ
れ、μ命令レジスタ３に格納される。そして、μデコー
ダ４でデコードされ、μ命令１０３（レジスタＲ３から
レジスタＲ４への転送命令）が実行される。

【００２１】次に、μ命令選択信号１０４が“０”を示
しμ命令２が選択される場合の動作を説明すると、１コ
ードのμ命令であるレジスタＲ１からレジスタＲ２への
転送命令は、図示しない外部メモリからフェッチされ、
図示しない命令デコーダで解読される。そのデコード結
果によって、そのμ命令の演算を実現するためのμアド
レスが生成される。このμアドレスはμアドレスバス１
２に出力され、μポインタ７に格納される。μポインタ
７に格納されたμアドレス６によって、μＲＯＭ１がア
クセスされ、μアドレス６に対応するμ命令２（レジス
タＲ１からレジスタＲ２への転送命令）がμＲＯＭ１か
ら出力され選択回路１０５に入力される。また、レジス
タ１０１に書込まれた１コードの変更されたμ命令１０
３（レジスタＲ３からレジスタＲ４への転送命令）も、
選択回路１０５に入力される。μ命令選択信号１０４が
“０”を示し、それに従って、選択回路１０５でμ命令
２が選択され、μ命令レジスタ３に格納される。そし
て、μデコーダ４でデコードされ、μ命令２（レジスタ
Ｒ１からレジスタＲ２への転送命令）が実行される。

【００２２】

【発明の効果】この発明のμプログラム制御装置は、追
加および変更するべき１レコード分の第２のマイクロ命
令が書込み可能なマイクロ命令記憶手段と、マイクロア
ドレスでマイクロ読出し専用メモリから読込まれた第１
のマイクロ命令またはマイクロ命令記憶手段から読込ま
れた第２のマイクロ命令を選択して、上記マイクロ命令
レジスタに出力する選択手段と、この選択手段に選択を
指示するマイクロ命令選択信号の出力手段Ｍとを備えて
いるため、命令デコーダの回路変更を必要とせずに、１
コード分のμ命令で処理できる命令の追加、命令の機能
を拡張，変更することができる効果がある。

【図面の簡単な説明】

【図１】この発明のマイクロプログラム制御装置の一実
施例を示す回路ブロック図である。

【図２】図１の装置のμ命令選択制御レジスタを詳細に
示す図である。

【図３】従来の技術の一例を示す回路ブロック図であ
る。

【符号の説明】

１マイクロ（μ）ＲＯＭ２マイクロ（μ）命令３マイクロ（μ）命令レジスタ４マイクロ（μ）デコーダ６マイクロ（μ）アドレス７マイクロ（μ）ポインタ１３演算制御マイクロ（μ）命令１０１レジスタ１０２ソースバス１０３マイクロ（μ）命令１０４マイクロ（μ）命令選択信号１０５セレクタ（選択回路）１０６汎用のレジスタ１０７マイクロ（μ）命令選択制御レジスタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年６月４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】なお、１〜１３は従来の装置と同じ機能を
有するため、同符号を付し、構成の説明は省略する。レ
ジスタ１０１は追加および変更すべき１レコード分のμ
命令（１１１ビット）が書込み可能なレジスタである。
ソースバス１０２はレジスタ１０１に書込みするための
３２ビットのソースバス、μ命令１０３はレジスタ１０
１から読出された１レコード分のμ命令である。μ命令
選択制御信号１０４は、μＲＯＭ１から読出されたμ命
令２またはレジスタ１０１から読出されたμ命令１０３
のどちらかを選択する選択信号である。セレクタ１０５
は、μ命令選択制御信号１０４に従って、マイクロアド
レスでμＲＯＭ１から読込まれたμ命令２またはレジス
タ１０１から読出されたμ命令１０３を選択して、マイ
クロ命令レジスタ３に、演算制御μ命令１３として出力
する。汎用レジスタ１０６は、汎用のレジスタ（Ｒ０〜
Ｒ１５）であり、マイクロ命令制御レジスタ１０７は、
書込み可能なレジスタであり、図示しないＣＰＵの指示
に従って、セレクタ１０５に、μ命令２またはμ命令１
０３を選択するための指示を出す。

Claims

【特許請求の範囲】【請求項１】マイクロアドレスと対応する第１のマイ
クロ命令を記憶するマイクロ読出し専用メモリと、上記
第１のマイクロ命令を保持するマイクロ命令レジスタと
を備えるマイクロプログラム制御装置において、追加お
よび変更するべき１レコード分の第２のマイクロ命令が
書込み可能なマイクロ命令記憶手段と、マイクロアドレ
スでマイクロ読出し専用メモリから読込まれた第１のマ
イクロ命令またはマイクロ命令記憶手段から読込まれた
第２のマイクロ命令を選択して、上記マイクロ命令レジ
スタに出力する選択手段と、この選択手段に選択を指示
するマイクロ命令選択信号の出力手段Ｍとを有し、この
出力手段Ｍは、マイクロ命令の追加または変更する場合
に、上記第２のマイクロ命令を選択するように上記選択
手段を制御することを特徴とするマイクロプログラム制
御装置。