JPH0520119A - スキヤン・データ供給装置 - Google Patents

Abstract

(57)【要約】 【目的】 スキャン・パス方式において、スキャン・デ
ータへのデータ変換を行う必要が無く、しかもスキャン
・データのチップ等へのロードあるいは取り出しを高速
で行うことを可能にする。 【構成】 スキャン・データ供給装置は、スキャン・デ
ータを格納したスキャン・データ記憶手段１０と、スキ
ャン・データ退避手段２０と、スキャン・データ変換手
段３０とから成る。スキャン・データ退避手段２０は所
定ビット数のスキャン・データを格納する。スキャン・
データ変換手段３０は所定ビット数のスキャン・データ
を１ビットのスキャン・データに変換し、あるいは逆の
変換を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、並列計算機、回路検査
装置、回路故障診断装置、ソフトウェア・デバッグ装置
等にて使用される、スキャン・パス方式におけるスキャ
ン・データ供給装置に関する。

【０００２】

【従来の技術】近年の計算機処理の高速化の要求に対し
て、複数のプロセッサを用いて複数のデータの処理を同
時に行う並列計算機が考案されている。並列計算機で
は、一般にプロセッサの数が多い程同時に処理できるデ
ータ数が多くなるため、できるだけ多くのプロセッサを
集積することが望まれる。このような要求を満たすため
に、１チップに多数のプロセッサを集積したり、１枚の
基板に多数のプロセッサを搭載している。

【０００３】このように高度に集積化されたユニットで
は、入出力のための端子数が多くなり、内部状態の設定
や内部状態の取り出しを行うための端子を複数設けるこ
とができない。また、動作速度を低下させないこと、ハ
ードウェア量の増加を最小限にすることも要求される。

【０００４】このため、１チップ内の全てのレジスタを
一繋ぎにしたスキャン・パス方式が実現されている。こ
のスキャン・パス方式とは、一般に、順序回路内のフリ
ップフロップの全てを鎖状に連結してシフトレジスタと
しても作動するように予め設計しておき、順序回路の試
験時にこのシフトレジスタのシフト機能を用いて外部か
ら各フリップフロップの値を任意に制御、観測できるよ
うにする方式である。

【０００５】このスキャン・パス方式においては、試験
等のためのデータ（以下、スキャン・データという）
を、通常の入出力端子とは別の端子を介して、順次シフ
トすることによって、内部状態の設定や内部状態の取り
出しを行うことができる。スキャン・データのビット数
は、最大、チップ内のレジスタの全ビット数である。

【０００６】このスキャン・パス方式の主な用途には、
チップあるいはユニットの試験や故障診断、並列計算機
上で動作するソフトウェアのデバッグ等が挙げられる。
これらの用途においては、スキャン・パス方式にて内部
状態を設定した後に各ユニットを動作させ、動作結果の
取り出しを行う。そして動作結果が予想された結果と合
致しているかどうかを検証する。このような処理におい
ては、スキャン・データを頻繁にロードあるいはストア
するために、スキャン・パス方式を高速で動作させるこ
とが望まれる。

【０００７】図６にスキャン・パス方式を用いた並列計
算機におけるチップの内部状態の検証方法の原理を示
す。１枚の基板には複数のチップ（１，２，・・・Ｍ）
が搭載されている。各チップは全て同じ回路であるた
め、スキャン・データのビット数（Ｎビット）はいずれ
のチップに対しても同数である。このようなスキャン・
データを、一方向、例えば図６において右側のビットか
ら順番に各々のチップにロードする。

【０００８】そして、チップを動作させた後、左側のビ
ットから順番にスキャン・データを各チップから取り出
す。このチップから取り出されたスキャン・データを、
正常にチップが動作したならば得られるであろうスキャ
ン・データと比較することによって、各々のチップが正
常に動作したかどうかを検証する。

【０００９】故障か否かを診断する場合には、チップが
故障したならば得られるであろうスキャン・データと、
チップから取り出されたスキャン・データを比較するこ
とによって、故障箇所を判断することができる。

【００１０】また、並列計算機にて動作するソフトウェ
アのデバッグを行う場合には、チップからスキャン・デ
ータ中の必要な数ビットのデータを取り出し、ソフトウ
ェア開発者がこのデータを調べてバグがあるか否かを判
断すればよい。

【００１１】図７に従来技術のスキャン・パス方式の構
成例を示す。メモリの各アドレス（Ａ，Ａ＋１，・・
・，Ａ＋Ｎ−１）にスキャン・データがビット順（１，
２，・・・，Ｎ）に格納されている。スキャン・データ
のビット数はチップの数Ｍと等しい。スキャン・データ
の各ビットは各々のチップに対する試験等のためのデー
タに該当する。このスキャン・データはアドレスの順番
に従って取り出され、各ビットが各々のチップにロード
される。これとは逆に、各々のチップから取り出された
スキャン・データはアドレスの逆順にてメモリに格納さ
れる。

【００１２】メモリに格納する上記の形式へのスキャン
・データの変換は計算機にて行う。即ち、試験パターン
を予め計算機にてスキャン・データの形式にデータ変換
した後、メモリに格納する。そして、かかる形式のスキ
ャン・データを各々のチップにロードしたり、各々のチ
ップから取り出す。

【００１３】

【発明が解決しようとする課題】１チップに集積できる
レジスタの数は数万ビット程度もあり、並列計算機に用
いられるプロセッサのチップも数百個程度にも及ぶた
め、上記のようなスキャン・データの各々をチップにロ
ードしたり、各々のチップから取り出すのに相当の時間
を要する。

【００１４】例えば、ソフトウェアのデバッグを行う場
合を例にとると、スキャン・データの中の数ビットのデ
ータをチップあるいはプロセッサの数だけ取り出し、取
り出した内容をリアル・タイムに表示したり、スキャン
・データ中の数ビットのデータを各チップあるいはプロ
セッサにロードする必要がある。この場合においても、
スキャン・データ全体を各々のチップあるいはプロセッ
サにロードし、各々のチップあるいはプロセッサからス
キャン・データを取り出さなければならない。従って、
スキャン・データ中の高々数ビットの処理を行う必要が
ある場合であっても、スキャン・データ全体を各々のチ
ップあるいはプロセッサへロードしそして各々のチップ
あるいはプロセッサから取り出す必要があるが、これら
の処理には相当の時間を要する。

【００１５】また、完成した各チップあるいはプロセッ
サの試験又は故障診断を行う場合、予め必要数の試験パ
ターンをスキャン・データの形式にデータ変換しておい
てもよいが、試験パターンの生成から試験終了までの全
ての時間を考慮した場合、データ変換に要する時間の占
める割合が長いという問題がある。

【００１６】本発明の目的は、スキャン・パス方式にお
いて、スキャン・データへのデータ変換を行う必要が無
く、しかもスキャン・データを各チップあるいはプロセ
ッサへロードしそしてそれから取り出すことを高速で行
うことができるスキャン・データ供給装置を提供するこ
とにある。

【００１７】

【課題を解決するための手段】図１の原理図に本発明の
第１の態様を示す。これによれば、本発明の目的はスキ
ャン・データを格納したスキャン・データ記憶手段１０
と、スキャン・データ退避手段２０と、スキャン・デー
タ変換手段３０とから成るスキャン・データ供給装置に
よって達成される。

【００１８】スキャン・データ退避手段２０は、スキャ
ン・データ記憶手段１０との間あるいはスキャン・デー
タ変換手段３０との間で伝送された所定ビット数のスキ
ャン・データを格納する。

【００１９】スキャン・データ変換手段３０は、スキャ
ン・データ退避手段２０から伝送された所定ビット数の
スキャン・データを１ビットのスキャン・データに変換
し、あるいは又、スキャン・データ退避手段２０に伝送
すべき所定ビット数のスキャン・データに１ビットのス
キャン・データを変換する。

【００２０】本発明の第１の態様においては、スキャン
・データ記憶手段１０はメモリから成り、スキャン・デ
ータ退避手段２０はレジスタから成り、スキャン・デー
タ変換手段３０はシフト・レジスタから成ることが好ま
しい。メモリから成るスキャン・データ記憶手段１０は
ブロックに分割されていてもよい。

【００２１】更に、図２の原理図に本発明の第２の態様
を示す。これによれば、本発明はスキャン・データを格
納したスキャン・データ記憶手段１０と、並列に配置さ
れた少なくとも一対のスキャン・データ退避兼変換手段
１２０，１２０’とから成るスキャン・データ供給装置
によって達成される。

【００２２】一方のスキャン・データ退避兼変換手段１
２０が、スキャン・データ記憶手段１０との間で伝送さ
れた所定ビット数のスキャン・データを格納している間
に、他方のスキャン・データ退避兼変換手段１２０’
が、格納した所定ビット数のスキャン・データを１ビッ
トから構成されたスキャン・データに変換する。

【００２３】そして、一方のスキャン・データ退避兼変
換手段１２０が、格納された所定ビット数のスキャン・
データをスキャン・データ記憶手段１０に伝送する間
に、他方のスキャン・データ退避兼変換手段１２０’
が、１ビットから構成されたスキャン・データを所定ビ
ット数のスキャン・データに変換する。

【００２４】本発明の第２の態様においては、スキャン
・データ記憶手段１０はメモリから成り、スキャン・デ
ータ退避兼変換手段１２０，１２０’はシフト・レジス
タから成ることが好ましい。メモリから成るスキャン・
データ記憶手段１０はブロックに分割されていてもよ
い。

【００２５】

【作用】本発明の第１の態様において、スキャン・デー
タを各チップにロードする場合を説明する。スキャン・
データはスキャン・データ記憶手段１０に格納されてい
る。スキャン・データ記憶手段１０内に格納されたスキ
ャン・データは、所定ビット数だけスキャン・データ退
避手段２０に順次並列伝送され、格納されていく。

【００２６】この間に、スキャン・データ変換手段３０
内に既に格納された所定ビット数のスキャン・データが
１ビットのスキャン・データに変換されて各チップに直
列伝送される。この各チップへのスキャン・データの直
列伝送が完了すると、スキャン・データ退避手段２０に
格納された所定ビット数のスキャン・データが、スキャ
ン・データ変換手段３０に並列伝送され、スキャン・デ
ータ変換手段３０内に格納される。

【００２７】その後、再びスキャン・データ記憶手段１
０内に格納されたスキャン・データが、所定ビット数だ
けスキャン・データ退避手段２０に順次並列伝送され、
格納されていく。以降、スキャン・データの全てが各チ
ップにロードされるまで、この動作が繰り返される。

【００２８】次に、各チップからスキャン・データを取
り出す場合を説明する。各チップから直列伝送された１
ビットのスキャン・データは、スキャン・データ変換手
段３０に格納され、所定ビット数のスキャン・データに
変換されていく。この間に、既に所定ビット数のスキャ
ン・データが格納されたスキャン・データ退避手段２０
から、スキャン・データがスキャン・データ記憶手段１
０に順次並列伝送されて格納されていく。

【００２９】スキャン・データ変換手段３０への所定ビ
ット数のスキャン・データの格納が完了すると、スキャ
ン・データ変換手段３０に格納されたスキャン・データ
がスキャン・データ退避手段２０に並列伝送される。

【００３０】その後、再び各チップから直列伝送された
スキャン・データは、スキャン・データ変換手段３０に
格納されていく。以降、スキャン・データの全てが各チ
ップから取り出されるまで、この動作が繰り返される。

【００３１】本発明の第２の態様において、スキャン・
データを各チップにロードする場合を説明する。スキャ
ン・データはスキャン・データ記憶手段１０に格納され
ている。スキャン・データ記憶手段１０内に格納された
スキャン・データは、所定ビット数だけ一方のスキャン
・データ退避兼変換手段１２０に順次並列伝送され、格
納されていく。

【００３２】この間に、他方のスキャン・データ退避兼
変換手段１２０’内に既に格納された所定ビット数のス
キャン・データが１ビットのスキャン・データに変換さ
れて各チップに直列伝送される。この各チップへのスキ
ャン・データの直列伝送が完了すると、一方のスキャン
・データ退避兼変換手段１２０に格納された所定ビット
数のスキャン・データが、１ビットのスキャン・データ
に変換されて各チップに直列伝送され始める。

【００３３】同時に、スキャン・データ記憶手段１０内
に格納されたスキャン・データは、所定ビット数だけ他
方のスキャン・データ退避兼変換手段１２０’に順次並
列伝送され、格納されていく。以降、スキャン・データ
の全てが各チップにロードされるまで、この動作が交互
に繰り返される。

【００３４】次に、各チップからスキャン・データを取
り出す場合を説明する。各チップから直列伝送された１
ビットのスキャン・データは、一方のスキャン・データ
退避兼変換手段１２０に格納され、所定ビット数のスキ
ャン・データに変換されていく。

【００３５】この間に、既に所定ビット数のスキャン・
データが格納された他方のスキャン・データ退避兼変換
手段１２０’から、スキャン・データがスキャン・デー
タ記憶手段１０に順次並列伝送されて格納されていく。
一方のスキャン・データ退避兼変換手段１２０への所定
ビット数のスキャン・データの格納が完了すると、一方
のスキャン・データ退避兼変換手段１２０に格納された
スキャン・データがスキャン・データ記憶手段１０に順
次並列伝送され始める。

【００３６】同時に、再び各チップから直列伝送された
スキャン・データは、他方のスキャン・データ退避兼変
換手段１２０’に格納され始める。以降、スキャン・デ
ータの全てが各チップから取り出されるまで、この動作
が交互に繰り返される。

【００３７】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図３に、本発明の第１の態様にかかる構成の一例
を示す。スキャン・データ変換手段３０はＭ個のシフト
・レジスタ３２から構成されている。図中（ａ）は、１
ビットのスキャン・データの入出力に使用される信号線
である。図中（ｂ）は、Ｌビットのスキャン・データを
伝送するために使用される信号線束である。

【００３８】スキャン・データ退避手段２０はＭ個のレ
ジスタ２２から構成されている。このレジスタのビット
幅は、シフト・レジスタと同じサイズでＬビットであ
る。スキャン・データ記憶手段１０はメモリ１２から成
る。Ｎビットのスキャン・データは、図３に示すように
メモリのワードサイズ毎に区切られて格納されている。
チップ４０の個数はＭである。

【００３９】各チップ４０にスキャン・データをロード
する場合の動作を以下説明する。シフト・レジスタ３２
中のＬビットのスキャン・データは、右側にシフトされ
ると共に１ビットのスキャン・データが信号線（ａ）を
介してチップ４０に直列伝送される。シフト・レジスタ
３２でＬビット分のシフト動作が行われ、Ｌビットのス
キャン・データが１ビットのスキャン・データに変換さ
れチップ４０に直列伝送されている間に、メモリ１２か
らスキャン・データの内のＬビット分がＭ個のレジスタ
２２に順次並列伝送され、格納される。

【００４０】シフト・レジスタ３２でのシフト動作が完
了した後、レジスタ２２から、対応するシフト・レジス
タ３２に信号線束（ｂ）を介してＬビットのスキャン・
データが並列伝送される。かかる並列伝送が完了する
と、各シフト・レジスタ３２からチップ４０へのスキャ
ン・データの伝送が開始される。以降、メモリ１２に格
納されたスキャン・データの全てが各チップに伝送され
るまで、これらの動作が繰り返される。シフト・レジス
タ３２におけるシフト動作中に、メモリ１２からレジス
タ２２へスキャン・データが順次並列伝送されるので、
動作時間の殆どがシフト・レジスタ３２からチップ４０
へのスキャン・データの伝送に有効に費やされる。

【００４１】次に各チップ４０からスキャン・データを
取り出す場合を説明する。信号線（ａ）を介して取り出
された１ビットのスキャン・データは、シフト・レジス
タ３２に格納され、シフト・レジスタ３２内ではスキャ
ン・データが左にシフトされる。この間に、レジスタ２
２に既に格納されたＬビットのスキャン・データがメモ
リ１２に順次並列伝送される。Ｌビット分のシフト動作
がシフト・レジスタ内で完了すると、信号線束（ｂ）を
介してシフト・レジスタ３２から対応するレジスタ２２
へＬビットのスキャン・データが並列伝送される。伝送
が完了すると、再びチップ４０からのスキャン・データ
の取り出しが開始される。以降、チップ４０からスキャ
ン・データの全てが取り出されるまで、これらの動作が
繰り返される。

【００４２】図３に示したメモリ１２をブロックに分割
した例を図４に示す。メモリをブロックに分割すること
によって、メモリとレジスタとの間のスキャン・データ
の伝送が同時処理可能になり、スキャン・データの伝送
速度の高速化を図ることができる。

【００４３】図４においては、メモリをチップの個数Ｍ
と等しいＭ個のブロックに分割しているが、レジスタ数
個に対して１ブロックのメモリを接続してもよい。これ
は、チップ数が多くなることによってレジスタの数が増
加した場合に有効である。

【００４４】図５に、本発明の第２の態様にかかる構成
の一例を示す。一対のスキャン・データ退避兼変換手段
はシフト・レジスタ１２２，１２２’から構成されてい
る。尚、図５には１組のスキャン・データ退避兼変換手
段しか示していないが、チップ数がＭの場合、Ｍ組のス
キャン・データ退避兼変換手段を設ける。図中（ａ）
は、１ビットのスキャン・データの入出力に使用される
信号線である。図中（ｂ）は、Ｌビットのスキャン・デ
ータを伝送するために使用される信号線束である。この
シフト・レジスタ１２２，１２２’のビット幅はＬビッ
トである。

【００４５】チップにスキャン・データをロードする場
合の動作を以下説明する。一方のシフト・レジスタ１２
２中のＬビットのスキャン・データは、右側にシフトさ
れると共に１ビットのスキャン・データが信号線（ａ）
を介してチップ１４０に直列伝送される。一方のシフト
・レジスタ１２２でＬビット分のシフト動作が行われ、
Ｌビットのスキャン・データが１ビットのスキャン・デ
ータに変換されチップ１４０に直列伝送されている間
に、メモリからスキャン・データの内のＬビット分が他
方のシフト・レジスタ１２２’に（ｂ）の信号線を介し
て順次並列伝送され、格納される。一方のシフト・レジ
スタ１２２でのシフト動作が完了した後、他方のシフト
・レジスタ１２２’からチップ１４０へのスキャン・デ
ータの伝送が開始される。

【００４６】また、一方のシフト・レジスタ１２２には
メモリからＬビットのスキャン・データの並列伝送が順
次開始される。以降、メモリに格納されたスキャン・デ
ータの全てが各チップに伝送されるまで、これらの動作
が交互に繰り返される。一方のシフト・レジスタにおけ
るシフト動作中に、メモリから他方のシフト・レジスタ
へスキャン・データが順次並列伝送されるので、動作時
間の殆どが一方のシフト・レジスタからチップへのスキ
ャン・データの伝送に有効に費やされる。

【００４７】次にチップ１４０からスキャン・データを
取り出す場合を説明する。信号線（ａ）を介して取り出
された１ビットのスキャン・データは、一方のシフト・
レジスタ１２２に格納され、一方のシフト・レジスタ１
２２内ではスキャン・データが左にシフトされる。この
間に、他方のシフト・レジスタ１２２’に既に格納され
たＬビットのスキャン・データが信号線束（ｂ）を介し
てメモリに順次並列伝送される。Ｌビット分のシフト動
作が一方のシフト・レジスタ１２２内で完了すると、一
方のシフト・レジスタ１２２からＬビットのスキャン・
データがメモリに順次並列伝送され始める。他方のシフ
ト・レジスタ１２２’には、信号線（ａ）を介して取り
出された１ビットのスキャン・データが格納され始め
る。以降、チップからスキャン・データの全てが取り出
されるまで、これらの動作が交互に繰り返される。

【００４８】本発明のスキャン・データ供給装置は、回
路検査装置、回路故障診断装置、ソフトウェア・デバッ
グ装置、あるいは又、並列計算機用回路検査装置、並列
計算機用回路故障診断装置、並列計算機用ソフトウェア
・デバッグ装置等に用いることができる。

【００４９】

【発明の効果】本発明によれば、複数の同種の高集積化
されたチップあるいはユニットが同時に動作するシステ
ムにおけるスキャン・パス方式において、試験パターン
のスキャン・データへのデータ変換が不要であり、しか
もスキャン・データの授受を高速にて行うことが可能に
なり、このようなシステムの検査、故障診断、あるいは
ソフトウェアのデバッグの高速化を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の態様を示す原理図。

【図２】本発明の第２の態様を示す原理図。

【図３】本発明の第１に実施例を示す図。

【図４】本発明の第１の実施例の一部を変更した図。

【図５】本発明の第２の実施例を示す図。

【図６】従来技術を示す原理図。

【図７】従来技術の構成を示す図。

【符号の説明】

１０・・スキャン・データ記憶手段 １２・・メモリ ２０・・スキャン・データ退避手段 ２２・・レジスタ ３０・・スキャン・データ変換手段 ３２・・シフト・レジスタ ４０，１４０・・チップ １２０，１２０’・・スキャン・データ退避兼変換手段 １２２，１２２’・・シフト・レジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 スキャン・データを格納したスキャン・
   データ記憶手段（１０）と、スキャン・データ退避手段
   （２０）と、スキャン・データ変換手段（３０）とから
   成り、スキャン・データ退避手段（２０）は、スキャン
   ・データ記憶手段（１０）との間あるいはスキャン・デ
   ータ変換手段（３０）との間で伝送された所定ビット数
   のスキャン・データを格納し、スキャン・データ変換手
   段（３０）は、スキャン・データ退避手段（２０）から
   伝送された所定ビット数のスキャン・データを１ビット
   のスキャン・データに変換し、あるいは又、スキャン・
   データ退避手段（２０）に伝送すべき所定ビット数のス
   キャン・データに１ビットのスキャン・データを変換す
   ることを特徴とするスキャン・データ供給装置。
2. 【請求項２】 前記スキャン・データ記憶手段（１０）
   はメモリから成り、前記スキャン・データ退避手段（２
   ０）はレジスタから成り、前記スキャン・データ変換手
   段（３０）はシフト・レジスタから成ることを特徴とす
   る請求項１に記載のスキャン・データ供給装置。
3. 【請求項３】 スキャン・データを格納したスキャン・
   データ記憶手段（１０）と、少なくとも一対の並列に配
   置されたスキャン・データ退避兼変換手段（１２０，１
   ２０’）とから成り、一方のスキャン・データ退避兼変
   換手段（１２０）が、スキャン・データ記憶手段（１
   ０）との間で伝送された所定ビット数のスキャン・デー
   タを格納している間に、他方のスキャン・データ退避兼
   変換手段（１２０’）が、格納した所定ビット数のスキ
   ャン・データを１ビットから構成されたスキャン・デー
   タに変換し、そして、一方のスキャン・データ退避兼変
   換手段（１２０）が、格納された所定ビット数のスキャ
   ン・データをスキャン・データ記憶手段（１０）に伝送
   する間に、他方のスキャン・データ退避兼変換手段（１
   ２０’）が、１ビットから構成されたスキャン・データ
   を所定ビット数のスキャン・データに変換することを特
   徴とするスキャン・データ供給装置。