JPH0520247A - チヤネルシステム - Google Patents
チヤネルシステムInfo
- Publication number
- JPH0520247A JPH0520247A JP3171498A JP17149891A JPH0520247A JP H0520247 A JPH0520247 A JP H0520247A JP 3171498 A JP3171498 A JP 3171498A JP 17149891 A JP17149891 A JP 17149891A JP H0520247 A JPH0520247 A JP H0520247A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- transfer rate
- overrun
- common interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Abstract
(57)【要約】
【目的】オーバーラン発生後の再試行において、再度オ
ーバーランが発生するのを防止する。 【構成】共通インターフェース制御回路８，９はオーバ
ーラン検出回路４がデータ転送が不可能となるオーバー
ランを検出すると、転送モードレジスタ７，１１の内容
を転送モード制御回路５，１０により現在の転送モード
よりも低い転送レートに書替え、共通インターフェース
３の転送レートを低下させる。その後、データ転送の再
試行が行われる。
ーバーランが発生するのを防止する。 【構成】共通インターフェース制御回路８，９はオーバ
ーラン検出回路４がデータ転送が不可能となるオーバー
ランを検出すると、転送モードレジスタ７，１１の内容
を転送モード制御回路５，１０により現在の転送モード
よりも低い転送レートに書替え、共通インターフェース
３の転送レートを低下させる。その後、データ転送の再
試行が行われる。
Description
【０００１】
【産業上の利用分野】本発明はチャネルシステムに関
し、特に共通インターフェースの複数種類のデータ転送
速度を制御できるチャネルシステムに関する。
し、特に共通インターフェースの複数種類のデータ転送
速度を制御できるチャネルシステムに関する。
【０００２】
【従来の技術】従来のチャネルシステムは、周辺制御装
置のデータ転送速度（以下転送レートという）で共通イ
ンターフェースの転送レートが決定され、一度設定され
ると変更されることは無い。
置のデータ転送速度（以下転送レートという）で共通イ
ンターフェースの転送レートが決定され、一度設定され
ると変更されることは無い。
【０００３】この転送レートは、例えば、３，４，５，
６，９メガバイト／秒など、複数種類が存在し、年々高
速化の傾向があり、応答形式も異なる。
６，９メガバイト／秒など、複数種類が存在し、年々高
速化の傾向があり、応答形式も異なる。
【０００４】チャネル制御装置の共通インターフェース
制御回路は、転送レートに対して個別に用意され、転送
モードの切替えでその転送レートに対応する共通インタ
ーフェース制御回路を選択するものとなっている。この
ため、転送レートの高いものほど同一時間単位で転送可
能なデータ量が多くなる。また、この場合データチェイ
ン及びページ越え等のファームウェア処理要求が発生す
ると、入出力制御装置はデータチェイン後のアドレス、
又はページ越え後のアドレス等を計算しなければならな
いため、このアドレス計算が終了するまでチャネル制御
装置からのデータ転送要求を受付けできず待たさなけれ
ばならない。このため、その間チャネル制御装置内のデ
ータバッファに転送データを入力転送時は格納、出力転
送時は読出し動作を続ける。
制御回路は、転送レートに対して個別に用意され、転送
モードの切替えでその転送レートに対応する共通インタ
ーフェース制御回路を選択するものとなっている。この
ため、転送レートの高いものほど同一時間単位で転送可
能なデータ量が多くなる。また、この場合データチェイ
ン及びページ越え等のファームウェア処理要求が発生す
ると、入出力制御装置はデータチェイン後のアドレス、
又はページ越え後のアドレス等を計算しなければならな
いため、このアドレス計算が終了するまでチャネル制御
装置からのデータ転送要求を受付けできず待たさなけれ
ばならない。このため、その間チャネル制御装置内のデ
ータバッファに転送データを入力転送時は格納、出力転
送時は読出し動作を続ける。
【０００５】
【発明が解決しようとする課題】この従来のチャネルシ
ステムでは、転送レートが高くなれば、入力転送時、周
辺制御装置から送出される入力データがチャネル制御装
置内のデータバッファに格納する速度も高くなり、上位
装置である入出力制御装置がデータ転送要求を受付ける
ことができず待たされる場合、入力データがデータバッ
ファの容量を越えるという、いわゆるオーバーランが発
生する可能性が高くなる。
ステムでは、転送レートが高くなれば、入力転送時、周
辺制御装置から送出される入力データがチャネル制御装
置内のデータバッファに格納する速度も高くなり、上位
装置である入出力制御装置がデータ転送要求を受付ける
ことができず待たされる場合、入力データがデータバッ
ファの容量を越えるという、いわゆるオーバーランが発
生する可能性が高くなる。
【０００６】また、出力データの転送においても、デー
タバッファから周辺制御装置へ送出する出力データの読
出し速度も速くなり、入出力制御装置が受付られず待た
される場合、データバッファ内の出力データが空にな
り、出力すべきデータが無いというオーバーランが発生
する可能性が高くなる。
タバッファから周辺制御装置へ送出する出力データの読
出し速度も速くなり、入出力制御装置が受付られず待た
される場合、データバッファ内の出力データが空にな
り、出力すべきデータが無いというオーバーランが発生
する可能性が高くなる。
【０００７】オーバーランが発生すると、現在実行して
いたデータ転送の最初に戻って再試行がなされるが、前
環境が改善されていなければ再度オーバーランが発生す
る。このため、無駄な転送が行なわれ、負荷を増大させ
てしまうという欠点がある。
いたデータ転送の最初に戻って再試行がなされるが、前
環境が改善されていなければ再度オーバーランが発生す
る。このため、無駄な転送が行なわれ、負荷を増大させ
てしまうという欠点がある。
【０００８】
【課題を解決するための手段】本発明は、上位装置の周
辺制御装置との間のデータ転送を行うための共通インタ
ーフェースとこれを介して接続するチャネル制御装置と
前記周辺制御装置とから成るチャネルシステムであっ
て、前記チャネル制御装置が、転送するデータを一時格
納するデータバッファと、前記データバッファに格納す
るデータ量が格納容量を超え、又は、前記データバッフ
ァに格納するデータが無くなり、前記データ転送が不可
能となるオーバーランを検出するオーバーラン検出回路
と、データの転送速度を決定する第１の転送モードレジ
スタと、前記オーバーラン検出回路が前記オーバーラン
を検出したとき、前記第１の転送モードレジスタが決定
した前記データの転送速度に切替える第１の転送モード
制御回路と、この第１の転送モード制御回路の命令によ
り前記共通インターフェースを所定の転送速度に制御す
る第１の共通インターフェース制御回路とを備え、か
つ、前記周辺制御装置が、前記データの転送速度を決定
する第２の転送モードレジスタと、前記オーバーラン検
出回路が前記オーバーランを検出したとき、前記第２の
転送モードレジスタが決定した前記データの転送速度に
切替える第２の転送モード制御回路と、この第２の転送
モード制御回路の命令により前記共通インターフェース
を所定の転送速度に制御する第２の共通インターフェー
ス制御回路とを備えている。
辺制御装置との間のデータ転送を行うための共通インタ
ーフェースとこれを介して接続するチャネル制御装置と
前記周辺制御装置とから成るチャネルシステムであっ
て、前記チャネル制御装置が、転送するデータを一時格
納するデータバッファと、前記データバッファに格納す
るデータ量が格納容量を超え、又は、前記データバッフ
ァに格納するデータが無くなり、前記データ転送が不可
能となるオーバーランを検出するオーバーラン検出回路
と、データの転送速度を決定する第１の転送モードレジ
スタと、前記オーバーラン検出回路が前記オーバーラン
を検出したとき、前記第１の転送モードレジスタが決定
した前記データの転送速度に切替える第１の転送モード
制御回路と、この第１の転送モード制御回路の命令によ
り前記共通インターフェースを所定の転送速度に制御す
る第１の共通インターフェース制御回路とを備え、か
つ、前記周辺制御装置が、前記データの転送速度を決定
する第２の転送モードレジスタと、前記オーバーラン検
出回路が前記オーバーランを検出したとき、前記第２の
転送モードレジスタが決定した前記データの転送速度に
切替える第２の転送モード制御回路と、この第２の転送
モード制御回路の命令により前記共通インターフェース
を所定の転送速度に制御する第２の共通インターフェー
ス制御回路とを備えている。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例を示すブロック図
である。図１において、チャネル制御装置１と周辺制御
装置２とは共通インターフェース３を介して接続されて
いる。そして、チャネル制御装置３内には、この共通イ
ンターフェース３を制御する共通インターフェース制御
回路８と、転送データを一時格納するデータバッファ６
と、オーバーランを監視するオーバーラン検出回路４
と、転送レートの切替えを指示する転送モード制御回路
５及び転送モードレジスタ７とを備えている。また、周
辺制御装置２内には、共通インターフェース３を制御す
る共通インターフェース制御回路９と、転送モード制御
回路１０及び転送モードレジスタ１１とを備えている。
である。図１において、チャネル制御装置１と周辺制御
装置２とは共通インターフェース３を介して接続されて
いる。そして、チャネル制御装置３内には、この共通イ
ンターフェース３を制御する共通インターフェース制御
回路８と、転送データを一時格納するデータバッファ６
と、オーバーランを監視するオーバーラン検出回路４
と、転送レートの切替えを指示する転送モード制御回路
５及び転送モードレジスタ７とを備えている。また、周
辺制御装置２内には、共通インターフェース３を制御す
る共通インターフェース制御回路９と、転送モード制御
回路１０及び転送モードレジスタ１１とを備えている。
【００１１】続いて、本実施例の動作について説明す
る。
る。
【００１２】入力データを転送する場合、周辺制御装置
２から送出される転送データを、共通インターフェース
３を介してチャネル制御装置１内のデータバッファ６に
一度格納する。そして、周辺制御装置２と上位装置との
データ幅が異なるため上位装置のデータ幅に整合され転
送される。また、出力データの転送においても、上位装
置から送出された出力データは、一度データバッファ６
へ一度格納され、周辺制御装置２のデータ幅に整合さ
れ、共通インターフェース３を介して転送される。共通
インターフェース３は、チャネル制御装置１側の共通イ
ンターフェース制御回路８と周辺制御装置２側の共通イ
ンターフェース制御回路９とで制御され、転送データの
受渡しが行なわれる。共通インターフェース制御回路
８，９の制御方法は、周辺制御装置２の転送レートで異
なり、転送レート情報を持つ転送モードレジスタ７の指
示により制御方法が決定される。
２から送出される転送データを、共通インターフェース
３を介してチャネル制御装置１内のデータバッファ６に
一度格納する。そして、周辺制御装置２と上位装置との
データ幅が異なるため上位装置のデータ幅に整合され転
送される。また、出力データの転送においても、上位装
置から送出された出力データは、一度データバッファ６
へ一度格納され、周辺制御装置２のデータ幅に整合さ
れ、共通インターフェース３を介して転送される。共通
インターフェース３は、チャネル制御装置１側の共通イ
ンターフェース制御回路８と周辺制御装置２側の共通イ
ンターフェース制御回路９とで制御され、転送データの
受渡しが行なわれる。共通インターフェース制御回路
８，９の制御方法は、周辺制御装置２の転送レートで異
なり、転送レート情報を持つ転送モードレジスタ７の指
示により制御方法が決定される。
【００１３】入力データ転送時に、上位装置へデータバ
ッファ６内の入力データが上位装置の都合により転送で
きず、待ち状態が長く続くと、周辺制御装置２は入力デ
ータを転送し続け、データバッファの容量を超えてしま
うオーバーラン、又は、出力データ転送時に、上位装置
の都合によりデータバッファ６に出力データが転送でき
ない状態が長く続くと、データバッファ６内の出力デー
タを周辺制御装置２へ出力し続け、データバッファ６内
の転送データが無くなるオーバーランが発生し、これが
オーバーラン検出回路４によって検出されると、転送モ
ード制御回路５，１０に報告される。転送モード制御回
路５，１０は転送モードレジスタ７，１１の転送レート
情報を読出し、オーバーランが発生した時点における転
送レートよりも一段低い転送レート情報を作成する。そ
して、それぞれの転送モードレジスタ７，１１の内容を
一段低い転送レート情報に書替え、共通インターフェー
ス３の転送レートを低下させる。その後、データ転送の
再試行が行なわれる。
ッファ６内の入力データが上位装置の都合により転送で
きず、待ち状態が長く続くと、周辺制御装置２は入力デ
ータを転送し続け、データバッファの容量を超えてしま
うオーバーラン、又は、出力データ転送時に、上位装置
の都合によりデータバッファ６に出力データが転送でき
ない状態が長く続くと、データバッファ６内の出力デー
タを周辺制御装置２へ出力し続け、データバッファ６内
の転送データが無くなるオーバーランが発生し、これが
オーバーラン検出回路４によって検出されると、転送モ
ード制御回路５，１０に報告される。転送モード制御回
路５，１０は転送モードレジスタ７，１１の転送レート
情報を読出し、オーバーランが発生した時点における転
送レートよりも一段低い転送レート情報を作成する。そ
して、それぞれの転送モードレジスタ７，１１の内容を
一段低い転送レート情報に書替え、共通インターフェー
ス３の転送レートを低下させる。その後、データ転送の
再試行が行なわれる。
【００１４】再試行においてデータ転送が成功であるな
らば、元の転送モードに戻され、再度、オーバーランが
発生すると、更に転送レートを低下させた後再試行が行
なわれる。
らば、元の転送モードに戻され、再度、オーバーランが
発生すると、更に転送レートを低下させた後再試行が行
なわれる。
【００１５】
【発明の効果】以上説明したように本発明は、オーバー
ランが発生すると、共通インターフェースの転送レート
を現在よりも低い転送レートに切替えて再試行させるこ
とにより、再試行を繰返すことを防止し、負荷を低減さ
せるという効果がある。
ランが発生すると、共通インターフェースの転送レート
を現在よりも低い転送レートに切替えて再試行させるこ
とにより、再試行を繰返すことを防止し、負荷を低減さ
せるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
１ チャネル制御装置 ２ 周辺制御装置 ３ 共通インターフェース ４ オーバーラン検出回路 ５，１０ 転送モード制御回路 ６ データバッファ ７，１１ 転送モードレジスタ ８，９ 共通インターフェース制御回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 上位装置と周辺制御装置との間のデータ
転送を行うための共通インターフェースとこれを介して
接続するチャネル制御装置と前記周辺制御装置とから成
るチャネルシステムであって、 前記チャネル制御装置が、転送するデータを一時格納す
るデータバッファと、前記データバッファに格納するデ
ータ量が格納容量を超え、又は、前記データバッファに
格納するデータが無くなり、前記データ転送が不可能と
なるオーバーランを検出するオーバーラン検出回路と、
データの転送速度を決定する第１の転送モードレジスタ
と、前記オーバーラン検出回路が前記オーバーランを検
出したとき、前記第１の転送モードレジスタが決定した
前記データの転送速度に切替える第１の転送モード制御
回路と、この第１の転送モード制御回路の命令により前
記共通インターフェースを所定の転送速度に制御する第
１の共通インターフェース制御回路とを備え、かつ、 前記周辺制御装置が、前記データの転送速度を決定する
第２の転送モードレジスタと、前記オーバーラン検出回
路が前記オーバーランを検出したとき、前記第２の転送
モードレジスタが決定した前記データの転送速度に切替
える第２の転送モード制御回路と、この第２の転送モー
ド制御回路の命令により前記共通インターフェースを所
定の転送速度に制御する第２の共通インターフェース制
御回路とを備えることを特徴とするチャネルシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171498A JPH0520247A (ja) | 1991-07-12 | 1991-07-12 | チヤネルシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171498A JPH0520247A (ja) | 1991-07-12 | 1991-07-12 | チヤネルシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520247A true JPH0520247A (ja) | 1993-01-29 |
Family
ID=15924217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3171498A Pending JPH0520247A (ja) | 1991-07-12 | 1991-07-12 | チヤネルシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007058178A1 (ja) | 2005-11-21 | 2007-05-24 | Nec Corporation | 移動局、下り伝送レート制御方法及び下り伝送レート制御プログラム |
-
1991
- 1991-07-12 JP JP3171498A patent/JPH0520247A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007058178A1 (ja) | 2005-11-21 | 2007-05-24 | Nec Corporation | 移動局、下り伝送レート制御方法及び下り伝送レート制御プログラム |
| US7835287B2 (en) | 2005-11-21 | 2010-11-16 | Nec Corporation | Mobile station, downstream transmission rate control method, and downstream transmission rate control program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3263135B2 (ja) | 情報処理装置 | |
| JPH01277928A (ja) | 印刷装置 | |
| JP2000276305A (ja) | ディスクアレイ装置 | |
| JPH0520247A (ja) | チヤネルシステム | |
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| JP3162459B2 (ja) | データ処理装置 | |
| JP3157794B2 (ja) | 周辺制御処理装置 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPH0198017A (ja) | プリンタ制御装置 | |
| JPH04373054A (ja) | ファイル装置制御装置 | |
| JPH06202894A (ja) | 共有メモリ制御回路 | |
| JP2848099B2 (ja) | 多重ドライブ制御方式 | |
| JP3027849B2 (ja) | 印字装置 | |
| JP3491335B2 (ja) | 情報転送装置 | |
| JP2522051B2 (ja) | 制御装置 | |
| JP2756250B2 (ja) | 記録装置 | |
| JP2001084216A (ja) | データプリフェッチシステム、プリフェッチ方法、記録媒体 | |
| JPH01243160A (ja) | データ転送制御方式 | |
| JPH0612261A (ja) | 割込制御回路 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH04364553A (ja) | ディスク制御装置 | |
| JPS62276620A (ja) | デイスククロスコ−ル制御方式 | |
| JPS5872208A (ja) | 数値制御システム | |
| JPH0293849A (ja) | 記録データ転送制御装置 | |
| JPH0697447B2 (ja) | 処理装置の通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A02 | Decision of refusal |
Effective date: 20041005 Free format text: JAPANESE INTERMEDIATE CODE: A02 |