JPH05207045A - ループ型伝送路における遅延時間差補正方式 - Google Patents
ループ型伝送路における遅延時間差補正方式Info
- Publication number
- JPH05207045A JPH05207045A JP1438692A JP1438692A JPH05207045A JP H05207045 A JPH05207045 A JP H05207045A JP 1438692 A JP1438692 A JP 1438692A JP 1438692 A JP1438692 A JP 1438692A JP H05207045 A JPH05207045 A JP H05207045A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- data
- transmission line
- phase
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【目的】 互いに逆方向にデータが送信される二重化さ
れたループ型伝送路を利用した場合での１：Ｎの同報通
信システムにおいて、障害発生時に各子局でのデータ伝
送の相対遅延量の変動を防ぐ。 【構成】 伝送するデータに固有のフレームビット列を
設け、ループ上を逆方向に回るそれぞれの系に対し、親
局から送信し、受信する子局において該当するフレーム
ビット列を検出して基準となるタイミングを発生する位
相発生回路２と、位相発生回路２の出力により遅延補正
量を制御することにより遅延量を一定に保つ遅延時間補
正回路１とからなる。
れたループ型伝送路を利用した場合での１：Ｎの同報通
信システムにおいて、障害発生時に各子局でのデータ伝
送の相対遅延量の変動を防ぐ。 【構成】 伝送するデータに固有のフレームビット列を
設け、ループ上を逆方向に回るそれぞれの系に対し、親
局から送信し、受信する子局において該当するフレーム
ビット列を検出して基準となるタイミングを発生する位
相発生回路２と、位相発生回路２の出力により遅延補正
量を制御することにより遅延量を一定に保つ遅延時間補
正回路１とからなる。
Description
【０００１】
【産業上の利用分野】本発明は、ループ型伝送路におけ
る遅延時間差補正方式に関する。
る遅延時間差補正方式に関する。
【０００２】
【従来の技術】従来、自動車電話や列車無線のように、
無線を利用し、統制局から複数の子局へのデータ伝送を
行う場合の各子局間のデータの相対遅延量が問題となる
ような同報通信システムにおいては、各子局での絶対遅
延量を測定した上で相対遅延量の調整を行い、時間差の
発生を抑えてポイント−ポイントのデータ伝送が行われ
ており、互いに逆方向にデータが送信される二重化され
た系を持つループ型伝送路は使用されていなかった。
無線を利用し、統制局から複数の子局へのデータ伝送を
行う場合の各子局間のデータの相対遅延量が問題となる
ような同報通信システムにおいては、各子局での絶対遅
延量を測定した上で相対遅延量の調整を行い、時間差の
発生を抑えてポイント−ポイントのデータ伝送が行われ
ており、互いに逆方向にデータが送信される二重化され
た系を持つループ型伝送路は使用されていなかった。
【０００３】
【発明が解決しようとする課題】上述した相対遅延量が
問題となるような同報通信システムでは、互いに逆方向
にデータが送信される二重化された系を持つループ型伝
送路は、障害発生時のＲＡＳ動作（系切替／バイパス／
ループバック）によりデータ伝送遅延時間が変動し、各
子局での相対遅延量が変動するという問題点があり、互
いに逆方向にデータが送信される二重化された系を持つ
ループ型伝送路を伝送路として利用することはできなか
った。
問題となるような同報通信システムでは、互いに逆方向
にデータが送信される二重化された系を持つループ型伝
送路は、障害発生時のＲＡＳ動作（系切替／バイパス／
ループバック）によりデータ伝送遅延時間が変動し、各
子局での相対遅延量が変動するという問題点があり、互
いに逆方向にデータが送信される二重化された系を持つ
ループ型伝送路を伝送路として利用することはできなか
った。
【０００４】本発明の目的は、ＲＡＳ動作（系切替／バ
イパス／ループバック）による遅延時間の変動を吸収
し、端末に対し常に一定の遅延時間でデータを出力する
ことにより互いに逆方向にデータが送信される二重化さ
れた系を持つループ型伝送路の利用を可能とするループ
型伝送路における遅延時間差補正方式を提供することに
ある。
イパス／ループバック）による遅延時間の変動を吸収
し、端末に対し常に一定の遅延時間でデータを出力する
ことにより互いに逆方向にデータが送信される二重化さ
れた系を持つループ型伝送路の利用を可能とするループ
型伝送路における遅延時間差補正方式を提供することに
ある。
【０００５】
【課題を解決するための手段】本発明は、互いに逆方向
にデータが送信される二重化された系を持つループ型伝
送路の送信局から送出されたデータの遅延量を常に一定
に保つためのメモリー回路から構成される遅延時間補正
回路と、互いの系での送信局からのデータのフレームビ
ット列の遅延量を認識し、基準となるタイミングを発生
する位相発生回路とを備え、位相発生回路からの出力に
従い遅延時間補正回路の遅延量の変化を補正することに
より送信局から送出されたデータの遅延量を常に一定に
保つことを特徴としている。
にデータが送信される二重化された系を持つループ型伝
送路の送信局から送出されたデータの遅延量を常に一定
に保つためのメモリー回路から構成される遅延時間補正
回路と、互いの系での送信局からのデータのフレームビ
ット列の遅延量を認識し、基準となるタイミングを発生
する位相発生回路とを備え、位相発生回路からの出力に
従い遅延時間補正回路の遅延量の変化を補正することに
より送信局から送出されたデータの遅延量を常に一定に
保つことを特徴としている。
【０００６】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【０００７】図１は、本発明の一実施例を示す回路構成
図であり、本実施例は、遅延時間補正回路１と位相発生
回路２とにより構成されている。図２は、ループ型伝送
路の構成例を示す図であり、図３は、位相発生回路２の
動作を説明するための図である。図２において、親局Ａ
からの送信データは固有のフレームビットを付加され、
子局Ｂ〜Ｄに対し０系伝送路および１系伝送路を通じて
それぞれ伝送される。この時、各子局では受信されるデ
ータからフレームビット列を検出し、それぞれの系での
遅延量を認識する。この関係を示したものが図３であ
る。
図であり、本実施例は、遅延時間補正回路１と位相発生
回路２とにより構成されている。図２は、ループ型伝送
路の構成例を示す図であり、図３は、位相発生回路２の
動作を説明するための図である。図２において、親局Ａ
からの送信データは固有のフレームビットを付加され、
子局Ｂ〜Ｄに対し０系伝送路および１系伝送路を通じて
それぞれ伝送される。この時、各子局では受信されるデ
ータからフレームビット列を検出し、それぞれの系での
遅延量を認識する。この関係を示したものが図３であ
る。
【０００８】次に、本実施例の動作について説明する。
【０００９】各子局では図１に示す遅延時間補正回路１
を有し、親局Ａからの受信入力データＳ１は、現在デー
タ通信が行われている系（０系または１系）のフレーム
位相Ｓ２のタイミングで遅延時間補正回路１に書き込ま
れる。一方、位相発生回路２では親局Ａからの受信入力
データＳ３，Ｓ４を両系共入力し、それぞれの系のフレ
ーム位相を検出する。この時、図３に示すように各子局
Ｂ〜Ｄで受信するそれぞれの系の位相関係を比較する
と、子局Ｂでは０系からのデータの方が１系からのデー
タよりも遅延量が少なく、逆に、子局Ｄでは１系からの
データの遅延量が少ないことがわかる。そのため、ＲＡ
Ｓ動作で系切替が行われると、各子局間での相対遅延量
がまったく逆転してしまい、システムが正常に動作しな
くなってしまう。そこで、各局の位相発生回路２で両方
の系からのフレーム位相の差を検出してその中心となる
点を求めると、これがほぼ同一の基準タイミングとして
検出されることがわかる。そこで、これを利用してこの
基準タイミングから遅延時間補正回路１の読みだし位相
Ｓ６を発生させ、出力する。この読みだし位相Ｓ６によ
り、遅延時間補正回路１は出力データＳ５を出力するこ
とになる。
を有し、親局Ａからの受信入力データＳ１は、現在デー
タ通信が行われている系（０系または１系）のフレーム
位相Ｓ２のタイミングで遅延時間補正回路１に書き込ま
れる。一方、位相発生回路２では親局Ａからの受信入力
データＳ３，Ｓ４を両系共入力し、それぞれの系のフレ
ーム位相を検出する。この時、図３に示すように各子局
Ｂ〜Ｄで受信するそれぞれの系の位相関係を比較する
と、子局Ｂでは０系からのデータの方が１系からのデー
タよりも遅延量が少なく、逆に、子局Ｄでは１系からの
データの遅延量が少ないことがわかる。そのため、ＲＡ
Ｓ動作で系切替が行われると、各子局間での相対遅延量
がまったく逆転してしまい、システムが正常に動作しな
くなってしまう。そこで、各局の位相発生回路２で両方
の系からのフレーム位相の差を検出してその中心となる
点を求めると、これがほぼ同一の基準タイミングとして
検出されることがわかる。そこで、これを利用してこの
基準タイミングから遅延時間補正回路１の読みだし位相
Ｓ６を発生させ、出力する。この読みだし位相Ｓ６によ
り、遅延時間補正回路１は出力データＳ５を出力するこ
とになる。
【００１０】上記動作を行うことにより、ＲＡＳ動作に
より系の切替やループバック等により遅延時間補正回路
１に入力される入力データＳ１の遅延量が変動しても、
出力される出力データＳ５の位相は変動することなく、
親局からのデータは常に一定の遅延量を保つことができ
る。
より系の切替やループバック等により遅延時間補正回路
１に入力される入力データＳ１の遅延量が変動しても、
出力される出力データＳ５の位相は変動することなく、
親局からのデータは常に一定の遅延量を保つことができ
る。
【００１１】
【発明の効果】以上説明したように本発明は、相対遅延
量が問題となるような同報通信システムにおいて、ＲＡ
Ｓ動作（系切替／バイパス／ループバック）による遅延
時間の変動を吸収し、端末に対し、常に一定の遅延時間
でデータを出力することにより、お互いに逆方向にデー
タが送信される二重化された系を持つループ型伝送路の
伝送路としての利用を可能にするという効果を有する。
量が問題となるような同報通信システムにおいて、ＲＡ
Ｓ動作（系切替／バイパス／ループバック）による遅延
時間の変動を吸収し、端末に対し、常に一定の遅延時間
でデータを出力することにより、お互いに逆方向にデー
タが送信される二重化された系を持つループ型伝送路の
伝送路としての利用を可能にするという効果を有する。
【図１】本発明の一実施例の回路構成図である。
【図２】ループ型伝送路の構成例を示す図である。
【図３】位相発生回路の動作を説明するための図であ
る。
る。
１ 遅延時間補正回路 ２ 位相発生回路 Ｓ１ 入力データ Ｓ２ 遅延時間補正回路書き込み用位相 Ｓ３ ０系入力データ Ｓ４ １系入力データ Ｓ５ 補正後出力データ Ｓ６ 遅延時間補正回路読みだし用位相（位相発生回路
出力） Ａ 親局 Ｂ，Ｃ，Ｄ 子局
出力） Ａ 親局 Ｂ，Ｃ，Ｄ 子局
Claims (1)
- 【請求項１】互いに逆方向にデータが送信される二重化
された系を持つループ型伝送路の送信局から送出された
データの遅延量を常に一定に保つためのメモリー回路か
ら構成される遅延時間補正回路と、 互いの系での送信局からのデータのフレームビット列の
遅延量を認識し、基準となるタイミングを発生する位相
発生回路とを備え、 位相発生回路からの出力に従い遅延時間補正回路の遅延
量の変化を補正することにより送信局から送出されたデ
ータの遅延量を常に一定に保つことを特徴とするループ
型伝送路における遅延時間差補正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1438692A JPH05207045A (ja) | 1992-01-30 | 1992-01-30 | ループ型伝送路における遅延時間差補正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1438692A JPH05207045A (ja) | 1992-01-30 | 1992-01-30 | ループ型伝送路における遅延時間差補正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05207045A true JPH05207045A (ja) | 1993-08-13 |
Family
ID=11859622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1438692A Pending JPH05207045A (ja) | 1992-01-30 | 1992-01-30 | ループ型伝送路における遅延時間差補正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05207045A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022029510A (ja) * | 2020-08-05 | 2022-02-18 | 株式会社明電舎 | 電力変換装置の光通信システムおよび光通信方法 |
-
1992
- 1992-01-30 JP JP1438692A patent/JPH05207045A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022029510A (ja) * | 2020-08-05 | 2022-02-18 | 株式会社明電舎 | 電力変換装置の光通信システムおよび光通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100437833C (zh) | 校准方法和存储系统 | |
| US11543875B2 (en) | Power consumption reduction in USB redrivers and repeaters | |
| US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
| JPH03192853A (ja) | 通信インターフエイス | |
| JPH06209327A (ja) | ループ型ネットワークシステム | |
| JPH0142177B2 (ja) | ||
| JPH0669943A (ja) | ループ型ネットワークシステム | |
| JPS62230138A (ja) | 二重化伝送路の切替装置 | |
| JPS5942506B2 (ja) | 多重化環状バス方式 | |
| JP2940922B2 (ja) | 光伝送装置 | |
| JPH0669937A (ja) | ループ型伝送路における遅延時間差補正方法および装置 | |
| JP3950741B2 (ja) | 無瞬断切替方式 | |
| JP2746203B2 (ja) | 伝送路無瞬断切替システムおよび方法 | |
| JP2765394B2 (ja) | 伝送路無瞬断切替方式 | |
| JPS5961249A (ja) | ル−プ式デ−タ伝送方式 | |
| JPS62290234A (ja) | ル−プ形通信網のフレ−ム同期方式 | |
| JPH0282834A (ja) | 折返し制御方式 | |
| JPH0578977B2 (ja) | ||
| JPH0348706B2 (ja) | ||
| JPH04156022A (ja) | フレーム位相同期回路 | |
| JPH05102882A (ja) | 冗長系選択回路 | |
| JPS60254939A (ja) | 位相整列回路 | |
| JPH11168487A (ja) | ループ通信方法 | |
| JPH05244127A (ja) | 回線切替方式 | |
| JPS62290222A (ja) | 位相整列回路 |