JPH0520764B2 - - Google Patents
Info
- Publication number
- JPH0520764B2 JPH0520764B2 JP26911785A JP26911785A JPH0520764B2 JP H0520764 B2 JPH0520764 B2 JP H0520764B2 JP 26911785 A JP26911785 A JP 26911785A JP 26911785 A JP26911785 A JP 26911785A JP H0520764 B2 JPH0520764 B2 JP H0520764B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- waveform data
- adder
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は各種の波形データをメモリから読出
し、その波形データをDA変換してアナログ信号
を得るようにした信号発生器に関する。
し、その波形データをDA変換してアナログ信号
を得るようにした信号発生器に関する。
「従来技術」
従来よりメモリに波形データを書込んでおき、
この波形データをアドレス発生器から出力される
アドレス信号によつて読出し、所望の周波数、振
幅、波形を持つ信号を発生させることができる信
号発生器が用いられている。
この波形データをアドレス発生器から出力される
アドレス信号によつて読出し、所望の周波数、振
幅、波形を持つ信号を発生させることができる信
号発生器が用いられている。
第３図に従来の信号発生器の構成を示す。第３
図において１はアドレス発生器を示す。このアド
レス発生器１は設定器１Ａに設定した数値を加算
器１ＢでクロツクCPが与えられる毎に順次加算
し、設定した数値の間隔で歩進するアドレス信号
を発生する。
図において１はアドレス発生器を示す。このアド
レス発生器１は設定器１Ａに設定した数値を加算
器１ＢでクロツクCPが与えられる毎に順次加算
し、設定した数値の間隔で歩進するアドレス信号
を発生する。
２はメモリを示す。このメモリ２は例えば
ROM、或はRAMによつて構成され所望の波形
を持つ波形データが書込まれているものとする。
一般にはROMが用いられている。
ROM、或はRAMによつて構成され所望の波形
を持つ波形データが書込まれているものとする。
一般にはROMが用いられている。
メモリ２から読出された波形データはDA変換
器３に与えられ、DA変換器３においてアナログ
信号Ｓに変換され、アドレス信号が外部に出力さ
れる。
器３に与えられ、DA変換器３においてアナログ
信号Ｓに変換され、アドレス信号が外部に出力さ
れる。
このような構成においてアドレス信号の歩進速
度を変えることによりDA変換器３から出力され
るアナログ信号の周波数を変えることができる。
つまりアドレス発生器１の設定器１Ａに設定する
数値をこれまでの倍の数値に設定するとアナログ
信号の周波数は倍の周波数となる。
度を変えることによりDA変換器３から出力され
るアナログ信号の周波数を変えることができる。
つまりアドレス発生器１の設定器１Ａに設定する
数値をこれまでの倍の数値に設定するとアナログ
信号の周波数は倍の周波数となる。
一方DA変換器３は乗算形DA変換器が用いら
れる。この乗算形DA変換器はリフアレンス電圧
端子REを有し、このリフアレンス電圧端子REに
与える電圧Ａとデイジタルの波形データsin（ωt）
を乗算し、アナログ出力としてはＡ・sin（ωt）で
出力される。
れる。この乗算形DA変換器はリフアレンス電圧
端子REを有し、このリフアレンス電圧端子REに
与える電圧Ａとデイジタルの波形データsin（ωt）
を乗算し、アナログ出力としてはＡ・sin（ωt）で
出力される。
リフアレンス電圧Ａを変化させるとアナログ信
号Ａ・sin（ωt）の振幅値Ａを変化させることがで
きる。
号Ａ・sin（ωt）の振幅値Ａを変化させることがで
きる。
第４図は他の従来例を示す。この例ではメモリ
２の後段に乗算器４を設け、この乗算器４におい
て振幅値Ａを波形データに乗算するように構成し
た場合を示す。従つて乗算器４に与える振幅値Ａ
を変えることによりアナログ信号の振幅Ａを変化
させることができる。
２の後段に乗算器４を設け、この乗算器４におい
て振幅値Ａを波形データに乗算するように構成し
た場合を示す。従つて乗算器４に与える振幅値Ａ
を変えることによりアナログ信号の振幅Ａを変化
させることができる。
「発明が解決しようとする問題点」
従来はアナログ信号の振幅値Ａを変える手段と
して、第３図の例では乗算形DA変換器３を用い
ている。この構成によれば乗数Ａをアナログ電圧
でDA変換器３に与えることとなり、ドリフト等
の影響を受け易く、設定精度が悪い欠点がある。
またアナログ電圧を変化させてDA変換特性を変
化させるものであるから高速動作ができない欠点
もある。
して、第３図の例では乗算形DA変換器３を用い
ている。この構成によれば乗数Ａをアナログ電圧
でDA変換器３に与えることとなり、ドリフト等
の影響を受け易く、設定精度が悪い欠点がある。
またアナログ電圧を変化させてDA変換特性を変
化させるものであるから高速動作ができない欠点
もある。
一方第４図に示した従来技術によれば乗数Ａは
デイジタル信号で与えることができるため安定性
はよく精度のよい振幅値制御を行なうことができ
る。
デイジタル信号で与えることができるため安定性
はよく精度のよい振幅値制御を行なうことができ
る。
然し乍らデイジタルの乗算器４は高価なためコ
スト高になる欠点がある。またデイジタルの乗算
器は乗算に時間が掛り応答が遅くなる不都合があ
る。
スト高になる欠点がある。またデイジタルの乗算
器は乗算に時間が掛り応答が遅くなる不都合があ
る。
「問題点を解決するための手段」
この発明においては同一波形データを記憶した
二つのメモリを用意し、この二つのメモリの一方
を普通に読出し、他方のメモリを一方のメモリの
読出アドレスと異なるアドレスから読出してその
読出したデイジタルの波形データを互に加算し、
加算した結果をDA変換するように構成したもの
である。
二つのメモリを用意し、この二つのメモリの一方
を普通に読出し、他方のメモリを一方のメモリの
読出アドレスと異なるアドレスから読出してその
読出したデイジタルの波形データを互に加算し、
加算した結果をDA変換するように構成したもの
である。
つまり同一波形データの他のアドレスから読出
したデータを互に加算することによりその加算値
は ２・cos（ω・Ppff／２）・sin （ωt＋ω・Ppff／２） …(1) となる。Ppffは他方のメモリを読出すためのアド
レス信号に加えたオフセツト値である。
したデータを互に加算することによりその加算値
は ２・cos（ω・Ppff／２）・sin （ωt＋ω・Ppff／２） …(1) となる。Ppffは他方のメモリを読出すためのアド
レス信号に加えたオフセツト値である。
(1)式において２・ocs（ω・Ppff／２）が振幅値と
なる。従つてオフセツト値Ppffを０〜90゜に対応し
たアドレス値に設定することにより振幅値Ａを２
〜０の間で変化させることができる。
たアドレス値に設定することにより振幅値Ａを２
〜０の間で変化させることができる。
従つてこの発明によれば二つのメモリと加算器
を設けるだけの構成によつて振幅値を変えること
ができる信号発生器を提供できる。デイジタル加
算器は高速動作が可能であるから、オフセツト値
Ppffの変化に追述して高速度に振幅値を変化させ
ることができる。
を設けるだけの構成によつて振幅値を変えること
ができる信号発生器を提供できる。デイジタル加
算器は高速動作が可能であるから、オフセツト値
Ppffの変化に追述して高速度に振幅値を変化させ
ることができる。
またデイジタル加算器は安価であるため全体と
して安価に作ることができる利点が得られる。
して安価に作ることができる利点が得られる。
「実施例」
第１図はこの発明の一実施例を示す。図中１は
アドレス発生器を示す。このアドレス発生器１は
第３図に示した従来技術で説明したアドレス発生
器１と同じものでよい。
アドレス発生器を示す。このアドレス発生器１は
第３図に示した従来技術で説明したアドレス発生
器１と同じものでよい。
この発明ではこのメモリを互に独立して読出す
ことができる二つのメモリ２Ａと２Ｂに２分して
設け、これら二つのメモリ２Ａと２Ｂに同一アド
レスに同一波形データを記憶させておく、メモリ
２Ａ，２Ｂとして例えば２ポートRAMを用いる
ことができる。ここではメモリ２Ａを第１メモ
リ、２Ｂを第２メモリと呼ぶこととする。
ことができる二つのメモリ２Ａと２Ｂに２分して
設け、これら二つのメモリ２Ａと２Ｂに同一アド
レスに同一波形データを記憶させておく、メモリ
２Ａ，２Ｂとして例えば２ポートRAMを用いる
ことができる。ここではメモリ２Ａを第１メモ
リ、２Ｂを第２メモリと呼ぶこととする。
第１メモリ２Ａのアドレス端子はアドレス発生
器１から出力されるアドレス信号ｔをそのまま供
給する。第２メモリ２Ｂのアドレス端子にはアド
レス発生器１から出力されるアドレス信号ｔにオ
フセツト値Ppffを加算して与える。６はそのため
のアドレス加算器を示す。
器１から出力されるアドレス信号ｔをそのまま供
給する。第２メモリ２Ｂのアドレス端子にはアド
レス発生器１から出力されるアドレス信号ｔにオ
フセツト値Ppffを加算して与える。６はそのため
のアドレス加算器を示す。
第１メモリ２Ａと第２メモリ２Ｂから読出され
た波形データをデータ加算器７に入力し、データ
加算器７において二つの波形データを加算する。
その加算出力をDA変換器３に入力し、アナログ
信号に変換する。
た波形データをデータ加算器７に入力し、データ
加算器７において二つの波形データを加算する。
その加算出力をDA変換器３に入力し、アナログ
信号に変換する。
ここで第１メモリ２Ａから読出される波形デー
タをsin（ωt）、第２メモリ２Ｂから読出される波
形データをsin（ωt＋ω・Ppff）とすると、その加
算値は先に示した(1)式になる。
タをsin（ωt）、第２メモリ２Ｂから読出される波
形データをsin（ωt＋ω・Ppff）とすると、その加
算値は先に示した(1)式になる。
(1)式において２・cos（ω・Ppff／２）は振幅値Ａ
であり、sin（ωt＋ω・Ppff／２）がアナログ信号の周
波数及び位相を規定している。
２・cos（ω・Ppff／２）においてPpff＝０のとき
cosθ＝１となるからＡ＝２となる。また
（ω・Ppff／２）＝90゜のときcosθ＝０であるからＡ
＝ ０となる。メモリ２Ａ，２Ｂに書込まれた波形デ
ータが第２図に示すように正弦波であり、この正
弦波の波形データを０番地から1024番地のアドレ
スに書込んであるものとすると、Ppffはその1/4
のアドレス256番地と０番地の間の値を採るよう
にすればよい。このように設定すれば振幅値Ａを
Ａ＝０からＡ＝２までの間の値に自由に設定する
ことができる。
（ω・Ppff／２）＝90゜のときcosθ＝０であるからＡ
＝ ０となる。メモリ２Ａ，２Ｂに書込まれた波形デ
ータが第２図に示すように正弦波であり、この正
弦波の波形データを０番地から1024番地のアドレ
スに書込んであるものとすると、Ppffはその1/4
のアドレス256番地と０番地の間の値を採るよう
にすればよい。このように設定すれば振幅値Ａを
Ａ＝０からＡ＝２までの間の値に自由に設定する
ことができる。
上述したようにこの発明によれば二つのメモリ
２Ａ，２Ｂと二つの加算器６と７を付加すること
により、振幅値を０〜２の間で自由に設定するこ
とができる信号発生器を構成することができる。
特に二つのメモリ２Ａ，２Ｂから読出した波形デ
ータをデータ加算器７で加算すればよいから高速
動作が可能である。つまり加算器は乗算器と比較
して動作が速い。よつて従来技術の第４図に示し
たものより動作を高速化することができる。また
加算器は乗算器と比較して安価であり、この点で
安価な信号発生器を提供できる。
２Ａ，２Ｂと二つの加算器６と７を付加すること
により、振幅値を０〜２の間で自由に設定するこ
とができる信号発生器を構成することができる。
特に二つのメモリ２Ａ，２Ｂから読出した波形デ
ータをデータ加算器７で加算すればよいから高速
動作が可能である。つまり加算器は乗算器と比較
して動作が速い。よつて従来技術の第４図に示し
たものより動作を高速化することができる。また
加算器は乗算器と比較して安価であり、この点で
安価な信号発生器を提供できる。
更にこの発明では振幅値の設定はオフセツト値
Ppffである。このオフセツト値Ppffはデイジタル
信号であるため安定性がよく設定した値を安定に
維持することができる。よつてこの発明によれば
設定値を長期にわたつて安定に維持することがで
きる信号発生器を提供することができ、設定精度
の向上がはかられる。
Ppffである。このオフセツト値Ppffはデイジタル
信号であるため安定性がよく設定した値を安定に
維持することができる。よつてこの発明によれば
設定値を長期にわたつて安定に維持することがで
きる信号発生器を提供することができ、設定精度
の向上がはかられる。
尚上述では第１メモリ２Ａと第２メモリ２Ｂを
２ポートRAMとして説明したが、ROMを用い
てもよい。また波形データは正弦波に限られるも
のではなく、他の各種波形を自由に選定すること
ができる。
２ポートRAMとして説明したが、ROMを用い
てもよい。また波形データは正弦波に限られるも
のではなく、他の各種波形を自由に選定すること
ができる。
第１図はこの発明の一実施例を示すブロツク
図、第２図はこの発明の動作を説明するための波
形図、第３図及び第４図は従来技術を説明するた
めのブロツク図である。 １：アドレス発生器、２Ａ，２Ｂ：メモリ、
３：DA変換器、６：アドレス加算器、７：デー
タ加算器。
図、第２図はこの発明の動作を説明するための波
形図、第３図及び第４図は従来技術を説明するた
めのブロツク図である。 １：アドレス発生器、２Ａ，２Ｂ：メモリ、
３：DA変換器、６：アドレス加算器、７：デー
タ加算器。
Claims (1)
- 【特許請求の範囲】 １ Ａ 設定器に設定した数値を順次加算してア
ドレス信号を発生するアドレス発生器と、 Ｂ このアドレス発生器から出力されるアドレス
信号によつてアクセスされ記憶した波形データ
を出力する第１メモリと、 Ｃ 上記アドレス発生器から出力されるアドレス
信号にオフセツト値を加算するアドレス加算器
と、 Ｄ このアドレス加算器から出力されるアドレス
信号によつてアクセスされ、上記第１メモリと
同一波形データを収納した第２メモリと、 Ｅ 上記第１メモリ及び第２メモリから出力され
る波形データを互に加え合せるデータ加算器
と、 Ｆ このデータ加算器の加算値をアナログ信号に
変換するDA変換器と、 から成る信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26911785A JPS62128309A (ja) | 1985-11-29 | 1985-11-29 | 信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26911785A JPS62128309A (ja) | 1985-11-29 | 1985-11-29 | 信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62128309A JPS62128309A (ja) | 1987-06-10 |
| JPH0520764B2 true JPH0520764B2 (ja) | 1993-03-22 |
Family
ID=17467912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26911785A Granted JPS62128309A (ja) | 1985-11-29 | 1985-11-29 | 信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128309A (ja) |
-
1985
- 1985-11-29 JP JP26911785A patent/JPS62128309A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62128309A (ja) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5851307B2 (ja) | ハケイハツセイソウチ | |
| JPH04229703A (ja) | 位相相関波形の発生方法 | |
| US4503549A (en) | Interpolating function generator for transmitter square root extraction | |
| JPS58501570A (ja) | ベクトル成分アドレス方式を利用したディジタル・トランスミッタ | |
| JPH0520764B2 (ja) | ||
| JPS5883894A (ja) | デイジタル楽音変調装置 | |
| Moorer et al. | The 4c machine | |
| JP3089646B2 (ja) | Ｐｗｍ出力回路 | |
| JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 | |
| US5475627A (en) | Digital wave synthesizer with address conversion for reducing memory capacity | |
| JPH08330914A (ja) | 波形発生器 | |
| JPH0710411Y2 (ja) | 信号発生器 | |
| JPH0477343B2 (ja) | ||
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| JPH01105811U (ja) | ||
| JPS6315300A (ja) | 補間方法 | |
| JPH0741213Y2 (ja) | Ｆｉｒフィルタ | |
| JP2503568Y2 (ja) | 位相変調回路 | |
| SU826385A1 (ru) | Преобразователь угла поворота вала в код 1 | |
| JPS5819332U (ja) | デジタル型三角関数発生器 | |
| JPS62202618A (ja) | 温度補償回路 | |
| KR930008651B1 (ko) | 삼각파 및 사인파 파형 발생회로 | |
| SU1695506A1 (ru) | Устройство сглаживани сигнала цифроаналогового преобразовател | |
| JPH01105807U (ja) | ||
| JPS6124087A (ja) | アナログメモリ回路 |