JPH0520799A - 磁気デイスク装置の1−7符号化回路 - Google Patents
磁気デイスク装置の1−7符号化回路Info
- Publication number
- JPH0520799A JPH0520799A JP19612791A JP19612791A JPH0520799A JP H0520799 A JPH0520799 A JP H0520799A JP 19612791 A JP19612791 A JP 19612791A JP 19612791 A JP19612791 A JP 19612791A JP H0520799 A JPH0520799 A JP H0520799A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- external
- data
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 27
- 230000003111 delayed effect Effects 0.000 claims abstract description 12
- 238000013481 data capture Methods 0.000 claims description 7
- 230000009466 transformation Effects 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 外部データ信号を内部クロック信号に再同期
し、書き込みが開始されるまでの間に生成される1−7
符号と書き込み時に生成される外部データの1−7符号
との連結をスムーズに行うものである。 【構成】 外部データ信号aを外部クロック信号bで交
互に取り込み、第1の引き延ばした外部データ信号eお
よび外部クロック信号の1周期だけ遅れた第2の引き延
ばした外部データ信号fを出力し、上位装置からの外部
書込信号cと下位装置からの内部クロック信号dを受け
てロード信号j,データ取込信号h,データ取込信号i
および保持信号gを出力し、第1の引き延ばした外部信
号eとデータ取込信号hを受けて保持信号gで示された
時間だけ遅延された同期信号kを出力し、第2の引き延
ばした外部信号fとデータ取込信号iを受けて保持信号
gで示された時間だけ遅延された同期信号lを出力し、
ロード信号jの指示のもとで2つの同期信号k,lとの
組合わせで決まる1−7符号語に変換する。
し、書き込みが開始されるまでの間に生成される1−7
符号と書き込み時に生成される外部データの1−7符号
との連結をスムーズに行うものである。 【構成】 外部データ信号aを外部クロック信号bで交
互に取り込み、第1の引き延ばした外部データ信号eお
よび外部クロック信号の1周期だけ遅れた第2の引き延
ばした外部データ信号fを出力し、上位装置からの外部
書込信号cと下位装置からの内部クロック信号dを受け
てロード信号j,データ取込信号h,データ取込信号i
および保持信号gを出力し、第1の引き延ばした外部信
号eとデータ取込信号hを受けて保持信号gで示された
時間だけ遅延された同期信号kを出力し、第2の引き延
ばした外部信号fとデータ取込信号iを受けて保持信号
gで示された時間だけ遅延された同期信号lを出力し、
ロード信号jの指示のもとで2つの同期信号k,lとの
組合わせで決まる1−7符号語に変換する。
Description
【0001】
【産業上の利用分野】本発明は磁気ディスク装置の1−
7符号化回路に関し、特に上位装置から送出される外部
クロック信号に同期した外部データ信号を再同期化し、
外部書き込み動作前に生成されている1−7符号語と書
き込み動作開始時の1−7符号語とをスムーズに連結す
るための1−7符号化回路に関する。
7符号化回路に関し、特に上位装置から送出される外部
クロック信号に同期した外部データ信号を再同期化し、
外部書き込み動作前に生成されている1−7符号語と書
き込み動作開始時の1−7符号語とをスムーズに連結す
るための1−7符号化回路に関する。
【0002】
【従来の技術】従来、この種の磁気ディスク装置の符号
化回路は、上位装置より送出される外部クロック信号に
同期した外部データ信号を外部クロック信号を使用し
て、2倍に引き延ばす。上位装置より送出される外部書
込信号に同期して、下位回路から送出される内部クロッ
ク信号を2分周した信号を生成する。この2分周した信
号と2倍に引き延ばした外部データ信号との論理積をと
る。そして、内部クロック信号でその論理積をとった信
号を取り込むことにより、内部クロック信号に同期され
た直列なデータ信号を得ていた。
化回路は、上位装置より送出される外部クロック信号に
同期した外部データ信号を外部クロック信号を使用し
て、2倍に引き延ばす。上位装置より送出される外部書
込信号に同期して、下位回路から送出される内部クロッ
ク信号を2分周した信号を生成する。この2分周した信
号と2倍に引き延ばした外部データ信号との論理積をと
る。そして、内部クロック信号でその論理積をとった信
号を取り込むことにより、内部クロック信号に同期され
た直列なデータ信号を得ていた。
【0003】また、上位装置より送出される外部書込信
号に同期して、符号化を行わせるための信号であるロー
ド信号を生成し、直列なデータ信号を2ビット並列に
し、ロード信号と2ビット並列なデータ信号を1−7符
号化回路に送出し、1−7符号語を得ていた。
号に同期して、符号化を行わせるための信号であるロー
ド信号を生成し、直列なデータ信号を2ビット並列に
し、ロード信号と2ビット並列なデータ信号を1−7符
号化回路に送出し、1−7符号語を得ていた。
【0004】
【発明が解決しようとする課題】上述した従来の磁気デ
ィスク装置の1−7符号化回路は、1度直列に変換した
データ信号を再度2ビット並列なデータ信号に変換する
ため変換デイレイが大きくなる。また、上位装置より送
出される外部書込信号に同期して、ロード信号を生成す
るので、書き込み動作を行う前の1−7符号語と書き込
み動作開始時の1−7符号語が不連続になるという問題
点がある。
ィスク装置の1−7符号化回路は、1度直列に変換した
データ信号を再度2ビット並列なデータ信号に変換する
ため変換デイレイが大きくなる。また、上位装置より送
出される外部書込信号に同期して、ロード信号を生成す
るので、書き込み動作を行う前の1−7符号語と書き込
み動作開始時の1−7符号語が不連続になるという問題
点がある。
【0005】
【課題を解決するための手段】本発明に係る磁気ディス
ク装置の1−7符号化回路は、上位装置から送出される
外部クロック信号とこの外部クロック信号に同期した外
部データ信号とを受け、この外部データ信号を引き延ば
した外部データ信号を出力する引延回路と、上位装置か
ら送出される外部書込信号と下位回路から送出される内
部クロック信号を受けて出力信号を生成するクロック回
路と、前記引延回路の引き延ばした外部データ信号を前
記クロック回路の出力信号で制御する第1および第2の
記憶回路と、この第1および第2の記憶回路の出力信号
を1−7符号語に変換する符号化回路とを備えたもので
ある。
ク装置の1−7符号化回路は、上位装置から送出される
外部クロック信号とこの外部クロック信号に同期した外
部データ信号とを受け、この外部データ信号を引き延ば
した外部データ信号を出力する引延回路と、上位装置か
ら送出される外部書込信号と下位回路から送出される内
部クロック信号を受けて出力信号を生成するクロック回
路と、前記引延回路の引き延ばした外部データ信号を前
記クロック回路の出力信号で制御する第1および第2の
記憶回路と、この第1および第2の記憶回路の出力信号
を1−7符号語に変換する符号化回路とを備えたもので
ある。
【0006】
【作用】本発明は上位装置から送出される外部クロック
信号に同期した外部データ信号を再同期化して、書き込
み動作開始時に発生する1−7符号語を連続することが
できる。
信号に同期した外部データ信号を再同期化して、書き込
み動作開始時に発生する1−7符号語を連続することが
できる。
【0007】
【実施例】図1は本発明に係る磁気ディスク装置の1−
7符号化回路の一実施例を示すブロック図である。同図
において、1は図示せぬ上位回路から出力した図2
(a)に示す外部データ信号aが入力する端子、2は図
示せぬ上位回路から出力した図2(b)に示す外部クロ
ック信号bが入力する端子、3はこの外部データ信号a
を外部クロック信号bで交互に取り込み、図2(e)に
示すデータ信号および図2(f)に示す引延データ信号
を出力する引延回路、4は図示せぬ上位回路から出力し
た図2(c)に示す外部書込信号cが入力する端子、5
は図示せぬ下位回路から出力する図2(d)に示す内部
クロック信号dが入力する端子である。
7符号化回路の一実施例を示すブロック図である。同図
において、1は図示せぬ上位回路から出力した図2
(a)に示す外部データ信号aが入力する端子、2は図
示せぬ上位回路から出力した図2(b)に示す外部クロ
ック信号bが入力する端子、3はこの外部データ信号a
を外部クロック信号bで交互に取り込み、図2(e)に
示すデータ信号および図2(f)に示す引延データ信号
を出力する引延回路、4は図示せぬ上位回路から出力し
た図2(c)に示す外部書込信号cが入力する端子、5
は図示せぬ下位回路から出力する図2(d)に示す内部
クロック信号dが入力する端子である。
【0008】6は図2(d)に示す内部クロック信号d
を図2(c)に示す外部書込信号cに無関係にこの内部
クロック信号dを3分周した信号を図2(j)に示すロ
ード信号jとして出力し、この外部書込信号cに同期し
て内部クロック信号dを3分周した信号を図2(h)に
示すデータ取込信号hとして出力し、同様にこの外部書
込信号cに同期して内部クロック信号dを3分周し、デ
ータ取込信号hより内部クロック信号dの1周期分遅れ
た信号として図2(i)に示すデータ取込信号iを出力
するクロック回路である。
を図2(c)に示す外部書込信号cに無関係にこの内部
クロック信号dを3分周した信号を図2(j)に示すロ
ード信号jとして出力し、この外部書込信号cに同期し
て内部クロック信号dを3分周した信号を図2(h)に
示すデータ取込信号hとして出力し、同様にこの外部書
込信号cに同期して内部クロック信号dを3分周し、デ
ータ取込信号hより内部クロック信号dの1周期分遅れ
た信号として図2(i)に示すデータ取込信号iを出力
するクロック回路である。
【0009】このクロック回路6は図2(j)に示すロ
ード信号jと図2(h)に示すデータ取込信号hが同じ
位相ならば図2(d)に示す内部クロック信号dの1周
期分データを待たせるための保持信号g(図2(g)参
照)を出力し、図2(j)に示すロード信号jと図2
(i)に示すデータ取込信号iが同じ位相ならば内部ク
ロック信号dの2周期分、データを待たせるための保持
信号g(図2(g)参照)を出力し、図2(j)に示す
ロード信号jが図2(h)に示すデータ取込信号hと
も、図2(i)に示すデータ取込信号iとも異なる位相
ならばデータを遅らせないための保持信号g(図2
(g)参照)を出力する(本実施例では、図2(d)に
示す内部クロック信号dの1周期分遅らせる位相である
としている。
ード信号jと図2(h)に示すデータ取込信号hが同じ
位相ならば図2(d)に示す内部クロック信号dの1周
期分データを待たせるための保持信号g(図2(g)参
照)を出力し、図2(j)に示すロード信号jと図2
(i)に示すデータ取込信号iが同じ位相ならば内部ク
ロック信号dの2周期分、データを待たせるための保持
信号g(図2(g)参照)を出力し、図2(j)に示す
ロード信号jが図2(h)に示すデータ取込信号hと
も、図2(i)に示すデータ取込信号iとも異なる位相
ならばデータを遅らせないための保持信号g(図2
(g)参照)を出力する(本実施例では、図2(d)に
示す内部クロック信号dの1周期分遅らせる位相である
としている。
【0010】7は図2(e)に示す引延データ信号eを
図2(h)に示すデータ取込信号hで取り込み、図2
(g)に示す保持信号gで示される時間だけ遅らせたの
ち、図2(k)に示す同期データ信号kを出力する第1
記憶回路、8は図2(f)に示す引延データ信号fを図
2(i)に示すデータ取込信号iで取り込み、図2
(g)で示す保持信号gで示される時間だけ遅らせたの
ち、図2(l)に示す同期データ信号lを出力する第2
記憶回路、9は図2(j)に示すロード信号jの指示の
もとで、図2(k)に示す同期データ信号k、図2
(l)に示す同期データ信号lの組合せで決まる1−7
符号語を図2(m)に示すコード信号mとして出力する
符号化回路である。
図2(h)に示すデータ取込信号hで取り込み、図2
(g)に示す保持信号gで示される時間だけ遅らせたの
ち、図2(k)に示す同期データ信号kを出力する第1
記憶回路、8は図2(f)に示す引延データ信号fを図
2(i)に示すデータ取込信号iで取り込み、図2
(g)で示す保持信号gで示される時間だけ遅らせたの
ち、図2(l)に示す同期データ信号lを出力する第2
記憶回路、9は図2(j)に示すロード信号jの指示の
もとで、図2(k)に示す同期データ信号k、図2
(l)に示す同期データ信号lの組合せで決まる1−7
符号語を図2(m)に示すコード信号mとして出力する
符号化回路である。
【0011】次に上記構成による磁気ディスク装置の1
−7符号化回路の動作について説明する。まず、引延回
路3は図2(a)に示す外部データ信号を図2(b)に
示す外部クロック信号bで交互に取り込むが、この場
合、図2(b)に示す外部クロック信号b1の立ち上が
りで、図2(a)に示す外部データ信号a1のデータD1
を取り込み、図2(e)に示すように引延ばされた引延
データ信号D1 を出力する。同様に外部クロック信号b
2 の立ち上がりで外部データ信号a2 のデータD2 を取
り込み、図2(f)に示すように引延された引延データ
信号D2 を出力する。同様に、外部クロック信号b3 の
立ち上がりで外部データ信号a3 を取り込み、図2
(e)に示すように引き延ばされた引延データ信号D3
を出力する。
−7符号化回路の動作について説明する。まず、引延回
路3は図2(a)に示す外部データ信号を図2(b)に
示す外部クロック信号bで交互に取り込むが、この場
合、図2(b)に示す外部クロック信号b1の立ち上が
りで、図2(a)に示す外部データ信号a1のデータD1
を取り込み、図2(e)に示すように引延ばされた引延
データ信号D1 を出力する。同様に外部クロック信号b
2 の立ち上がりで外部データ信号a2 のデータD2 を取
り込み、図2(f)に示すように引延された引延データ
信号D2 を出力する。同様に、外部クロック信号b3 の
立ち上がりで外部データ信号a3 を取り込み、図2
(e)に示すように引き延ばされた引延データ信号D3
を出力する。
【0012】同様に、外部クロック信号b4 の立ち上が
りで外部データ信号a4 のデータD4 を取り込み、図2
(f)に示すように引延ばされた引延データ信号D4 を
出力する。同様に、外部クロック信号b5 の立ち上がり
で外部データ信号a5 のデータD5 を取り込み、図2
(e)に示すように引延された引延データ信号D5 を出
力する。一方、クロック回路bは図2(c)に示す外部
書込信号cに同期して図2(d)に示す内部クロック信
号dを3分周し、図2(h)に示すデータ取込信号hを
出力するが、この図2(c)に示す外部書込信号cで示
される位置で立ち上がったとき、内部クロック信号dの
3分周目の立ち上がりでデータ取込信号h1 を出力し、
同様に、次の3分周目にデータ取込信号h2 を出力す
る。
りで外部データ信号a4 のデータD4 を取り込み、図2
(f)に示すように引延ばされた引延データ信号D4 を
出力する。同様に、外部クロック信号b5 の立ち上がり
で外部データ信号a5 のデータD5 を取り込み、図2
(e)に示すように引延された引延データ信号D5 を出
力する。一方、クロック回路bは図2(c)に示す外部
書込信号cに同期して図2(d)に示す内部クロック信
号dを3分周し、図2(h)に示すデータ取込信号hを
出力するが、この図2(c)に示す外部書込信号cで示
される位置で立ち上がったとき、内部クロック信号dの
3分周目の立ち上がりでデータ取込信号h1 を出力し、
同様に、次の3分周目にデータ取込信号h2 を出力す
る。
【0013】そして、図2(c)に示す外部書込信号c
に同期して図2(d)に示す内部クロック信号dを3分
周し、データ取込信号hにより内部クロック信号dの1
周期分遅れたデータ取込信号iを出力するが、図2
(c)に示す外部書込信号cで示されるような位置で立
ち上がったとき、内部クロック信号dの3分周目の立ち
上がりでデータ取込信号i1 を出力し、同様に、内部ク
ロック信号dの次の3分周目にデータ取込信号i2 を出
力する。そして、図2(d)に示す内部クロック信号を
図2(c)に示す外部書込信号cに無関係に内部クロッ
ク信号dを3分周しロード信号j1 , j2 を出力する。
に同期して図2(d)に示す内部クロック信号dを3分
周し、データ取込信号hにより内部クロック信号dの1
周期分遅れたデータ取込信号iを出力するが、図2
(c)に示す外部書込信号cで示されるような位置で立
ち上がったとき、内部クロック信号dの3分周目の立ち
上がりでデータ取込信号i1 を出力し、同様に、内部ク
ロック信号dの次の3分周目にデータ取込信号i2 を出
力する。そして、図2(d)に示す内部クロック信号を
図2(c)に示す外部書込信号cに無関係に内部クロッ
ク信号dを3分周しロード信号j1 , j2 を出力する。
【0014】そして、ロード信号jとデータ取込信号h
が同じ位相ならば内部クロック信号dの1周期分データ
を待たせるための保持信号gを出力し、ロード信号jと
データ取込信号iが同じ位相ならば内部クロック信号d
の2周期分データを待たせる保持信号gを出力し、ロー
ド信号jがデータ取込信号hともデータ取込信号iとも
異なる位相ならば、データを遅らせないための保持信号
gを出力する(本実施例では内部クロック信号dの1周
期分遅らせる位相であるとしている)。このように、デ
ータ取込信号hおよびデータ取込信号iは外部書込信号
cで同期をとって生成しているので、必ずデータ取込信
号h1 は引延データ信号e1 の中心付近に位置し、同様
に、データ取込信号i1は引延データ信号f1 の中心付
近に位置することができる。
が同じ位相ならば内部クロック信号dの1周期分データ
を待たせるための保持信号gを出力し、ロード信号jと
データ取込信号iが同じ位相ならば内部クロック信号d
の2周期分データを待たせる保持信号gを出力し、ロー
ド信号jがデータ取込信号hともデータ取込信号iとも
異なる位相ならば、データを遅らせないための保持信号
gを出力する(本実施例では内部クロック信号dの1周
期分遅らせる位相であるとしている)。このように、デ
ータ取込信号hおよびデータ取込信号iは外部書込信号
cで同期をとって生成しているので、必ずデータ取込信
号h1 は引延データ信号e1 の中心付近に位置し、同様
に、データ取込信号i1は引延データ信号f1 の中心付
近に位置することができる。
【0015】そして、第1記憶回路7は図2(e)に示
す引延データ信号eを図2(h)に示すデータ取込信号
hを取り込み、図2(g)に示す保持信号gで示される
時間だけ遅らせたのち、図2(k)に示す同期データ信
号kを出力する。例えばデータ取込信号h1 で取り込ま
れたデータが同期データk1 となるので、外部クロック
信号bから内部クロック信号dにデータを乗り換えるこ
とができる。そして、第2記憶回路8は図2fに示す引
延データ信号fを図2iに示すデータ取込信号iで取り
込み、図2gに示す保持信号gで示される時間だけ遅ら
せたのち、図2lに示す同期データ信号lを出力する。
例えばデータ取込信号i1 で取り込んだデータが同期デ
ータl1 となるので、外部クロック信号bから内部クロ
ック信号dにデータを乗り換えることができる。このよ
うに、保持信号gの指示により、図2(j)に示すよう
にロード信号jに同期した同期データ信号k、同期デー
タ信号lが得られるので、符号化回路9はロード信号j
の指示のもとで、同期データ信号k、同期データ信号l
の組み合わせで決まる1−7符号語を図2mに示すよう
にコード信号mを出力することができる。
す引延データ信号eを図2(h)に示すデータ取込信号
hを取り込み、図2(g)に示す保持信号gで示される
時間だけ遅らせたのち、図2(k)に示す同期データ信
号kを出力する。例えばデータ取込信号h1 で取り込ま
れたデータが同期データk1 となるので、外部クロック
信号bから内部クロック信号dにデータを乗り換えるこ
とができる。そして、第2記憶回路8は図2fに示す引
延データ信号fを図2iに示すデータ取込信号iで取り
込み、図2gに示す保持信号gで示される時間だけ遅ら
せたのち、図2lに示す同期データ信号lを出力する。
例えばデータ取込信号i1 で取り込んだデータが同期デ
ータl1 となるので、外部クロック信号bから内部クロ
ック信号dにデータを乗り換えることができる。このよ
うに、保持信号gの指示により、図2(j)に示すよう
にロード信号jに同期した同期データ信号k、同期デー
タ信号lが得られるので、符号化回路9はロード信号j
の指示のもとで、同期データ信号k、同期データ信号l
の組み合わせで決まる1−7符号語を図2mに示すよう
にコード信号mを出力することができる。
【0016】
【発明の効果】以上詳細に説明したように、本発明に係
る磁気ディスク装置の1−7符号化回路によれば、外部
データ信号に同期した外部クロック信号を2倍に引き延
ばし、外部書込信号で同期をとり、内部クロック信号を
3分周したクロックで2倍に引き延ばされたデータを取
り込み、またその2倍に引き延ばされたデータをロード
信号に同期して符号化回路に渡すことにより、同期化デ
イレイを減らし、書き込み動作開始時に発生する1−7
符号語の不連続性をなくすことができる効果がある。
る磁気ディスク装置の1−7符号化回路によれば、外部
データ信号に同期した外部クロック信号を2倍に引き延
ばし、外部書込信号で同期をとり、内部クロック信号を
3分周したクロックで2倍に引き延ばされたデータを取
り込み、またその2倍に引き延ばされたデータをロード
信号に同期して符号化回路に渡すことにより、同期化デ
イレイを減らし、書き込み動作開始時に発生する1−7
符号語の不連続性をなくすことができる効果がある。
【図面の簡単な説明】
【図1】本発明に係る磁気ディスク装置の1−7符号化
回路の一実施例を示すブロック図である。
回路の一実施例を示すブロック図である。
【図2】図1の各部の波形を示すタイミングチャートで
ある。
ある。
3 引延回路 6 クロック回路 7 第1記憶回路 8 第2記憶回路 9 符号化回路
Claims (1)
- 【特許請求の範囲】 【請求項1】 上位装置から送出される外部クロック信
号およびこの外部クロック信号に同期した外部データ信
号とを受け、第1の引き延ばした外部データ信号および
外部クロック信号の1周期だけ遅れた第2の引き延ばし
た外部データ信号を出力する引延回路と、上位装置から
送出される外部書込信号と下位装置から送出される内部
クロック信号を受け、外部書込信号に無関係に内部クロ
ック信号を分周して得られるロード信号、外部書込信号
に同期して内部クロック信号を分周して得られるデータ
取込信号、内部クロック信号を分周してデータ書込信号
より内部クロック信号の1周期分遅れたデータ取込信号
を出力し、ロード信号とデータ取込信号との位相関係お
よびロード信号と1周期分遅れたデータ取込信号との位
相関係により保持信号を出力するクロック回路と、第1
の引き延ばした外部信号とデータ取込信号を受け、保持
信号で示された時間だけ遅延された同期データ信号を出
力する第1の記憶回路と、第2の引き延ばした外部信号
と1周期分遅れたデータ取込信号を受け、保持信号で示
された時間だけ遅延された同期信号を出力する第2の記
憶回路と、前記ロード信号の指示のもとに第1の記憶回
路の同期信号と第2の記憶回路の同期信号との組合わせ
で決まる1−7符号語に変換して出力する符号化回路と
を備えたことを特徴とする磁気ディスク装置の1−7符
号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19612791A JPH0520799A (ja) | 1991-07-11 | 1991-07-11 | 磁気デイスク装置の1−7符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19612791A JPH0520799A (ja) | 1991-07-11 | 1991-07-11 | 磁気デイスク装置の1−7符号化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520799A true JPH0520799A (ja) | 1993-01-29 |
Family
ID=16352695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19612791A Pending JPH0520799A (ja) | 1991-07-11 | 1991-07-11 | 磁気デイスク装置の1−7符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520799A (ja) |
-
1991
- 1991-07-11 JP JP19612791A patent/JPH0520799A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2787725B2 (ja) | データ・クロックのタイミング合わせ回路 | |
| JPH02192337A (ja) | 位相調整回路 | |
| JPS60164A (ja) | テレビジヨンフレ−ム信号の同期回路 | |
| JPH04142649A (ja) | メモリ装置 | |
| JPH03127526A (ja) | 同期化装置 | |
| JPH0520799A (ja) | 磁気デイスク装置の1−7符号化回路 | |
| JPH0865173A (ja) | パラレルシリアル変換回路 | |
| JPS61288643A (ja) | 内部同期化装置 | |
| KR100466501B1 (ko) | 영상 신호처리 asic의 비디오 디코더 인터페이스 장치 | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| KR950009772Y1 (ko) | 데이타 변환회로 | |
| JP2000232371A (ja) | シリアル/パラレル変換回路 | |
| JP3031554B2 (ja) | 画像処理装置 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JP3493111B2 (ja) | 半導体集積回路装置 | |
| JPS59131214A (ja) | 信号遅延回路 | |
| JPH04129439A (ja) | マルチフレーム同期回路 | |
| JPH11341600A (ja) | 音声信号データの取り込み方法及び音声信号データ用インターフェース回路 | |
| JPH05315967A (ja) | デコード回路 | |
| JPH05218999A (ja) | 列変換回路 | |
| JPH0761051B2 (ja) | データ信号速度変換回路 | |
| JPS5994942A (ja) | 同期化受信回路 | |
| JPH08160939A (ja) | デジタルビデオデータ取込用バッファ回路 | |
| JPH01316820A (ja) | データ転送速度変換装置 | |
| JPH0380643A (ja) | 伝送路信号の遅延挿脱方式 |