JPH05211204A - 表面実装電子部品 - Google Patents

表面実装電子部品

Info

Publication number
JPH05211204A
JPH05211204A JP4165634A JP16563492A JPH05211204A JP H05211204 A JPH05211204 A JP H05211204A JP 4165634 A JP4165634 A JP 4165634A JP 16563492 A JP16563492 A JP 16563492A JP H05211204 A JPH05211204 A JP H05211204A
Authority
JP
Japan
Prior art keywords
lead
package
leads
chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4165634A
Other languages
English (en)
Other versions
JP2537325B2 (ja
Inventor
Akira Kitahara
明 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP4165634A priority Critical patent/JP2537325B2/ja
Priority to EP19930107675 priority patent/EP0569949A3/en
Priority to KR1019930008071A priority patent/KR930024126A/ko
Priority to US08/059,547 priority patent/US5440452A/en
Publication of JPH05211204A publication Critical patent/JPH05211204A/ja
Priority to US08/419,388 priority patent/US5568363A/en
Application granted granted Critical
Publication of JP2537325B2 publication Critical patent/JP2537325B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ＩＣチップを内蔵し、該ＩＣチップを包囲し
て、配線板へ接合されるべき複数本のリードの配列を設
けた表面実装電子部品において、複数本のリード２の配
線板に対する接合部21、21どうしを充分に離間させた上
で、リードピッチの狭小化を図ることが出来る表面実装
電子部品を提供する。 【構成】 複数本のリード２の配線板に対する接合部21
は、隣り合うリードの接合部21、21どうしが、互いにリ
ード配列方向へずれると共に、リード配列方向とは直交
する方向へ離間している。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線板へ接合されるべ
き複数本のリードを具えた表面実装電子部品に関し、更
に具体的には、これら複数本のリードの配線板に対する
接合部どうしを充分に離間させた上で、リードピッチの
狭小化を図ることが可能な表面実装電子部品に関するも
のである。
【０００２】
【従来の技術】近年のプリント配線板に対する電子部品
の高集積化に伴って、ＩＣパッケージの配線板への組立
方式は、複数本のリードを配線板の孔へ挿入するリード
挿入方式から、基板表面に形成したパッド(導体パター
ン)へ直接にリードを接合する表面実装方式が主流とな
りつつある。
【０００３】表面実装方式のＩＣパッケージとしては、
ＳＯＰ(Small Outline Package)、ＱＦＰ(Quad Flat Pa
ckage)、ＰＬＣＣ(Plastic Leaded Chip Carrier)、Ｔ
ＣＰ(Tape Carrier Package)等が知られている。
【０００４】図５８はＱＦＰの構造を示しており、該Ｉ
Ｃパッケージにおいては、ＩＣチップ(11)(ダイ)が樹脂
(12)によって封止されると共に、該封止樹脂(12)の周囲
４辺からは夫々複数本のリード(20)が外向きに突設さ
れ、ＩＣチップ(１)の各端子と各リード(20)のインナー
リード部(20a)とがワイヤー(13)によってボンディング
されている。そして、表面実装にて、各リード(20)のア
ウターリード部(20b)が配線板へ半田付けされることに
なる。
【０００５】又図５９はＳＯＰの外観を示しており、該
ＩＣパッケージにおいては、ＩＣチップが埋設されたモ
ールド樹脂(12)の両側部から、夫々複数本のリード(20)
が外向きに突出している。
【０００６】更に図６０はＴＣＰの外観を示しており、
フィルムキャリアテープ(500)上に形成した複数本のリ
ード(40)とＩＣチップ(31)とを接続し、該接続部を樹脂
(32)によって封止したものである。複数本のリード(40)
は、銅箔をエッチングして形成されている。
【０００７】斯種ＩＣパッケージを配線板へ表面実装す
る際、例えばＱＦＰやＳＯＰの場合は、配線板表面に、
実装すべきＩＣパッケージのリード本数及びピッチに対
応して、所定パターンの半田ペースト層をスクリーン印
刷等によって形成しておき、その後、半田ペースト層上
にＩＣパッケージのリードを押し付けて仮止めする。そ
して、リフロー炉内でのリフロー処理を経て半田ペース
ト層を溶融、固化せしめ、各リードを配線板に半田付け
接合するのである。
【０００８】又、ＴＣＰの場合は、配線板上の半田固化
層に各アウターリード部が重なる様にＴＣＰを設置し、
熱圧着ヘッドによってアウターリード部を下圧すると共
に加熱し、半田固化層を溶融せしめて、アウターリード
部を配線板に対して半田付け接合するのである。
【０００９】
【発明が解決しようとする課題】ところで、ＩＣパッケ
ージにおいては、ＩＣチップの多ピン化に伴ってリード
ピッチが益々狭小化しつつあり、最近では ０.５ｍｍリ
ードピッチのＱＦＰやＴＣＰが登場しており、更に ０.
３ｍｍ以下のリードピッチの実現へ向けて開発が進めら
れている。
【００１０】しかしながら、この様な多ピン化、狭リー
ドピッチ化に伴って、配線板上の半田ペースト層或いは
半田固化層の間隔も狭小化するから、表面実装における
半田量の調整が極めて微妙となり、半田量が適量を少し
でも越えると、溶融した半田が隣り合うリード間で連絡
して、半田ブリッジの問題が生じる。一方、半田量が不
足すると、半田不完全の問題が生じる。
【００１１】又、リードピッチの狭小化を図らんとし
て、各リードの幅や、配線板上のパッドの幅を狭小化す
ると、半田ペースト層のスクリーン印刷に用いるマスク
が微細な目を有するものとなるため、マスクに目詰りが
頻繁に発生したり、表面実装時にリードが半田固化層か
ら脱落する等の問題を生じる。
【００１２】従って、リードピッチの狭小化を進めるに
は、上述の表面実装時の半田付け不良及びマスク目詰り
の問題を解決することが不可欠となる。そこで本発明
は、複数本のリードの配線板に対する接合部どうしを充
分に離間させた上で、リードピッチの狭小化を図ること
が出来る表面実装電子部品を提供し、これによって、常
に良好な半田付け接合を可能とするとことを目的とす
る。
【００１３】又本発明は、各リードを適度な幅に維持し
た上で、リードピッチの狭小化を図ることが出来る表面
実装電子部品を提供し、これによって、頻繁なマスク目
詰りを防止することを目的とする。
【００１４】
【課題を解決する為の手段】本発明に係る表面実装電子
部品において、複数本のリードの配線板に対する接合部
は、隣り合うリードの接合部どうしが、互いにリード配
列方向へずれると共に、リード配列方向とは直交する方
向へ離間している。
【００１５】
【作用】リードピッチの狭小化によって、隣り合うリー
ドの接合部どうしの間隔は、リード配列方向には狭まる
が、リード配列方向とは直交する方向、即ちリード長手
方向の間隔は、リードピッチとは無関係に一定である。
ここで、半田ブリッジの発生は、隣接するリード接合部
どうしの最短距離によって左右され、該最短距離は、各
リード接合部のリード長手方向の間隔に応じて長くな
る。
【００１６】従って、各リードをマスク目詰りの生じな
い最小限の幅に形成すると共に、リード長手方向の接合
部どうしの間隔を半田ブリッジの生ずる虞れのない距離
だけ離した上で、リード間隔を狭めることにより、リー
ドピッチを狭小化を図ることが出来る。
【００１７】尚、表面実装後の半田接合部の検査におい
ては、半田接合部をリード配列方向とは直交する方向に
視線を向けて観察した場合、各リード毎の半田接合部
は、リード配列方向に位置をずらして並んでいるから、
全ての半田接合部についての正確な検査が可能である。
【００１８】
【発明の効果】本発明に係る表面実装電子部品において
は、リードピッチの狭小化を図った場合でも、各リード
の接合部どうしは互いに充分に離間しているから、配線
板上の半田層も、半田ブリッジの生じる虞れのない充分
な間隔に形成出来、表面実装における半田量の調整は容
易となる。これによって、過不足のない適正な半田量が
設定され、常に良好な半田付け接合が可能となる。
【００１９】又本発明に係る表面実装電子部品において
は、、各リードをマスク目詰りの虞れのない適度な幅に
形成した上で、リードピッチの狭小化を図ることが出来
る。
【００２０】
【実施例】以下、本発明の複数の実施例につき、図面に
沿って詳述する。図１乃至図３は、ＱＦＰであるＩＣパ
ッケージ(１)に本発明を実施した例を示しており、ＩＣ
チップ(11)を埋設した封止樹脂(12)の周壁から夫々複数
本のリード(２)が突設され、ＩＣチップ(11)とリード
(２)とはワイヤー(13)によってボンディングされてい
る。
【００２１】複数本のリード(２)は、隣り合うリードど
うしの一方が封止樹脂(12)から外向きに伸びると共に、
他方が封止樹脂(12)の裏面へ内向きに伸び、各リード
(２)の先端部に、配線板に対する半田接合部(21)が形成
されている。
【００２２】従って、複数本のリード(２)の各接合部(2
1)は、隣り合うリードの接合部(21)(21)どうしが、互い
にリード配列方向へ離間すると共に、リード配列方向と
は直交する方向にも離間することになる。
【００２３】図１２は、上記ＩＣパッケージ(１)を表面
実装する際、配線板(15)上に形成される半田ペースト層
(16)のパターンを示している。
【００２４】表面実装時に半田ブリッジが形成される虞
れの有無は、半田ペースト層(16)どうしの最短距離によ
って決るが、上記ＩＣパッケージ(１)においては、隣り
合うリードどうしが互いに逆向きに屈曲して、リード長
手方向の間隔ｄ2は充分に大きく設定されるから、隣り
合うリードどうしの半田ブリッジについては問題がな
い。
【００２５】従って、上記ＩＣパッケージ(１)において
は、同一方向に伸びる１本おきのリード群についてのリ
ード配列方向の間隔ｄ1が問題となるが、リードピッチ
ｐが狭小化した場合でも、前記間隔ｄ1は、リードピッ
チｐよりも充分に大きな値に設定することが出来るか
ら、半田ブリッジの虞れはない。
【００２６】又、表面実装後の半田接合部のカメラ検査
においては、図２の紙面に沿って左右及び上下方向から
半田接合部を観察し、更に図３の紙面上方からも半田接
合部を観察する。この場合、何れの方向からの観察にお
いても、半田接合部どうしが重なることはなく、全ての
半田接合部を２方向から正確に検査出来る。
【００２７】図４乃至図８は上記ＩＣパッケージ(１)の
製造工程を示している。図４(ａ)(ｂ)に示す如く、リー
ド部(23)及びタイバー(24)を含む所定のリードパターン
を形成したリードフレーム(22)上に、ＩＣチップ(11)を
搭載して、該ＩＣチップを樹脂(12)によって封止する。
【００２８】次に図５(ａ)(ｂ)の如く、上金型(25ａ)及
び下金型(25ｂ)を用いた打抜き加工によって、前記タイ
バー(24)を切断除去する。
【００２９】次に図６(ａ)(ｂ)の如く、上金型(26ａ)及
び下金型(26ｂ)を用いた切断及び折り曲げ加工によっ
て、複数のリード部(23)を１本おきに先端部にて切断す
ると共に、これらのリード部(23)を下方へ折り曲げる。
【００３０】続いて図７(ａ)(ｂ)の如く、折り曲げたリ
ード部(23)を曲げローラ(27)によって更に封止樹脂(12)
の裏面へ向けて折り曲げ、Ｌ字状のリード(２)に整形す
る。
【００３１】その後、図８(ａ)(ｂ)の如く、上金型(28
ａ)下金型(28ｂ)を用いた切断及び整形加工によって、
残りのリード部(23)を先端部にて切断すると共に、これ
らを従来と同様の形状を有するリード(２)に整形する。
この結果、図１乃至図３に示すＩＣパッケージ(１)が完
成する。
【００３２】図９は本発明に係るＩＣパッケージ(１)の
他の構成例を示しており、該ＩＣパッケージ(１)におい
ては、封止樹脂(12)内に２つのＩＣチップ(11)(11)が上
下２段に配置され、各ＩＣチップ(11)から夫々複数本の
リード(２)が外向きに突設されている。上段のＩＣチッ
プ(11)から導かれたリード(２)の先端部は、封止樹脂(1
2)から外向きに突出し、下段のＩＣチップ(11)から導か
れたリード(２)の先端部は、封止樹脂(12)の裏面へ内向
きに突出している。
【００３３】上記ＩＣパッケージ(１)は例えば、図１０
(ａ)に示す如く外向きに屈曲したリード(２ａ)を有する
第１のＩＣパッケージ(１ａ)と、図１０(ｂ)に示す如く
内向きに屈曲したリード(２ｂ)を有する第２のＩＣパッ
ケージ(１ｂ)とを上下に重ねて、これらを一体化するこ
とによって作製出来る。
【００３４】ここで、第１のＩＣパッケージ(１ａ)のリ
ード(２ａ)と、第２のＩＣパッケージ(１ｂ)のリード
(２ｂ)とは、配列ピッチは同一であるが、位相が２分の
１ピッチずれており、両ＩＣパッケージ(１ａ)(１ｂ)を
重ね合わせた状態で、上段のリード(２ａ)と下段のリー
ド(２ｂ)とは、リード配列方向に位置がずれることにな
る。尚、上段のリード(２ａ)と下段のリード(２ｂ)の相
対的な位置関係において、リード配列方向に一部の重複
があっても、大部分がずれていれば、半田接合部のカメ
ラ検査は可能である。
【００３５】又、図１１(ａ)(ｂ)に示すＩＣパッケージ
(１)は、封止樹脂(12)内の基板の表面にリードパターン
(７)を形成し、該リードパターン(７)上に複数個のＩＣ
チップ(11)等を接合配置したもので、上記のＩＣパッケ
ージと同様に、隣り合うリード(２)(２)どうしは、一方
が封止樹脂(12)から外向きに突出するとともに、他方が
封止樹脂(12)の裏面へ内向きに屈曲して伸びている。
【００３６】尚、封止樹脂(12)に突設されたリード(２)
の屈曲形状については、図１３(ａ)乃至(ｌ)に示す如く
種々の変形が可能であって、何れの例においても、側方
及び上方から観察した場合に、隣り合う２本のリード
(２)(２)の接合部(21)(21)の位置は、リード配列方向及
びリード長手方向にずれている。
【００３７】図１４乃至図１６は、本発明をＴＣＰに実
施した例を示している。本発明のＴＣＰ(３)は、ポリイ
ミド基材或いはガラス・エポキシ基材等からなる支持フ
ィルム(５)上に、ＩＣチップ(31)の周囲４方向へ延在す
る複数本の銅箔リード(４)が貼着されており、各リード
(４)のインナーリード部(42)がＩＣチップ(31)上のバン
プ(33)と接続され、該接続部は樹脂(32)によって封止さ
れている。
【００３８】支持フィルム(５)は、ＩＣチップ(31)が搭
載されたベース(51)と、該ベース(51)の各辺の両端部に
夫々突設されたアーム(53)と、同一方向に伸びる一対の
アーム(53)(53)の先端部を互いに連結する帯状のフレー
ム(52)とから構成される。ここで、支持フィルム(５)は
１枚のフィルムキャリアテープを切断して作製される
が、フレーム(52)はベース(51)及びアーム(53)から一
旦、切り離れた後、ベース(51)側へ接近させ、アーム(5
3)の先端部と重ね合わせて接着固定される。
【００３９】複数本のリード(４)は、支持フィルム(５)
上を外方へ伸びて先端部がフレーム(52)に連結固定され
た第１のリード(４ａ)と、ベース(51)の表面から裏面側
へ１８０度屈曲して先端部がベース(51)裏面へ接着テー
プ(45)によって連結固定された第２のリード(４ｂ)とか
ら構成され、第１のリード(４ａ)と第２のリード(４ｂ)
とは交互に設けられている。
【００４０】支持フィルム(５)のフレーム(52)に連結さ
れた第１のリード(４ａ)は、図１６の如くベース(51)と
フレーム(52)に挟まれた領域で、配線板側に膨らんだ円
弧状を呈して、該円弧部が配線板に対する接合部(41)を
形成している。又、支持フィルム(５)のベース(51)の裏
面に連結された第２のリード(４ｂ)は、その先端部が配
線板に対する接合部(41)を形成している。
【００４１】従って、複数本のリード(４)の接合部(41)
は、隣り合うリードの接合部どうしが、互いにリード配
列方向へ離間すると共に、リード配列方向とは直交する
方向にも離間することになる。
【００４２】上記ＴＣＰ(３)によれば、リードピッチの
狭小化を図った場合においても、隣り合う接合部(41)(4
1)どうしの間隔は充分に大きくなって、半田ブリッジが
回避されるばかりでなく、各リード(４)の先端部が支持
フィルム(５)に対して一体に連結されているから、従来
の如くリード先端が自由なＴＣＰに比べて、リード(４)
の構造強度が増大する。又、表面実装状態にて、支持フ
ィルム(５)を配線板へ接着固定すれば、各リードは配線
板上のパッドへ押圧され、確実な表面実装が可能であ
る。従って、表面実装時において、従来の如き熱圧着ヘ
ッドによるアウターリード部の下圧は省略出来、ＱＦＰ
等と共に一括リフローによるソルダリングが可能とな
る。尚、接合部(41)がベース(51)の裏面に固定されたリ
ード(４)は、図示の如く円弧状に屈曲して外方へ突出し
ているから、カメラ検査に支障はない。
【００４３】図１７は上記ＴＣＰ(３)の製造工程で作製
されるフィルムキャリアテープ(50)を示しており、該フ
ィルムキャリアテープ(50)には、インナーウィンドウ(5
5)及び、該インナーウィンドウ(55)を包囲して４つのア
ウターウィンドウ(56)が開設されている。
【００４４】又、フィルムキャリアテープ(50)上には、
銅箔をエッチングすることによって、インナーリード部
(42)及びアウターリード部(43)(44)からなるリードパタ
ーンが形成されている。前記第１のリードとなる第１ア
ウターリード部(43)は、アウターウィンドウ(56)を横断
して、先端部がアウターウィンドウ(56)の外縁まで伸び
ている。一方、前記第２のリードとなる第２アウターリ
ード部(44)は、アウターウィンドウ(56)内にて終端して
いる。各アウターリード部(43)(44)の先端部は幅広に形
成されている。該幅広部は、テストパッドとして利用す
る他、接着テープとの固定又は半田接合を容易にするた
めに設けたものである。
【００４５】上記フィルムキャリアテープ(50)上にＩＣ
チップを搭載して、インナーボンディング及び樹脂封止
を施した後、図１７の破線に沿って切断して、図１４に
示すベース(51)、フレーム(52)及びアーム(53)からなる
支持フィルム(５)を形成し、ＴＣＰの半製品を得る。
【００４６】尚、図３１は、本実施例におけるフィルム
キャリアテープ(50)の形状及び後述する３つの実施例
におけるフィルムキャリアテープ(50)の３つの形状
を合成して描いたものである。
【００４７】図１８(ａ)乃至(ｄ)及び図１９(ａ)(ｂ)
は、上記半製品から本実施例のＴＣＰを完成するまでの
工程を示している。尚、これらの図において、実線の矢
印は、各図に示す状態から次の動作方向を示している。
【００４８】図１８(ａ)(ｂ)の如く、第１及び第２曲げ
ローラ(35)(36)の支持アームによって、フレーム(52)に
連結された第１アウターリード部(43)を下方へ押し下げ
た状態で、吸着ノズル(38)に保持した接着テープ(45)を
第２アウターリード部(44)の先端部に貼付する。
【００４９】次に図１８(ｃ)の如く、第１曲げローラ(3
5)によって、第２アウターリード部(44)をリード整形ロ
ーラ(37)に巻き付けて１８０度折り返し、図１８(ｄ)の
如く第２アウターリード部(44)先端の接着テープ(45)を
ベース(51)に接着固定する。
【００５０】続いて図１９(ａ)の如く、第２曲げローラ
(36)によって、第１アウターリード部(43)の先端部を円
弧状に整形した後、図１９(ｂ)の如く、フレーム(52)の
両端部を押え具(39)によってアーム(53)上へ押圧し、接
着剤によってフレーム(52)の両端部を一対のアーム(53)
(53)の先端部に連結固定する。これによって、図１４乃
至図１６のＴＣＰ(３)が完成する。
【００５１】図２０乃至図２２は本発明のＴＣＰ(３)の
他の構成例を示している。該ＴＣＰ(３)においては、互
いに隣接する３本のリード(４)が１組となって、これら
３本のリードの各接合部(41)が互いにリード長手方向に
離間している。
【００５２】１組となる３本のリード(４)は、支持フィ
ルム(５)上を外方へ伸びて先端部がフレーム(52)に連結
固定された第１のリード(４ａ)と、ベース(51)の表面か
ら裏面側へ１８０度屈曲して先端部がベース(51)裏面へ
接着テープ(45)によって連結固定された第２のリード
(４ｂ)と、支持フィルム(５)のアウターウィンドウ(56)
内にて終端する第３のリード(４ｃ)とから構成され、該
第３のリード(４ｃ)は、同一方向へ伸びる一対のアーム
(53)(53)間に架設された接着テープ(47)へ連結固定され
ている。
【００５３】前記第１及び第３のリード(４ａ)(４ｃ)は
夫々、図２２の如く配線板側に膨らんだ円弧状を呈し
て、該円弧部が配線板に対する接合部(41)(41)を形成し
ている。又、前記第２のリード(４ｂ)は、その先端部が
配線板に対する接合部(41)を形成している。
【００５４】従って、複数本のリード(４)の接合部(41)
は、隣り合うリードの接合部どうしが、互いにリード配
列方向へ離間すると共に、リード配列方向とは直交する
方向にも離間することになる。
【００５５】本実施例においては、図３１のに示す形
状のフィルムキャリアテープ(50)を作製して、ＴＣＰの
半製品を得る。該フィルムキャリアテープ(50)において
は、前記第１のリードとなる第１アウターリード部(43)
が、アウターウィンドウ(56)を横断して、先端部がアウ
ターウィンドウ(56)の外縁まで伸びている。一方、前記
第２及び第３のリードとなる第２及び第３アウターリー
ド部(44)(46)は、アウターウィンドウ(56)内にて終端し
ている。各アウターリード部(43)(44)の先端部は幅広に
形成されている。
【００５６】図２３(ａ)(ｂ)(ｃ)及び図２４(ａ)(ｂ)
は、上記半製品から本実施例のＴＣＰを完成するまでの
工程を示している。図２３(ａ)(ｂ)に示す如く、テスト
ピンを兼ねた３本の押圧片(48ａ)(48ｂ)(48ｃ)によっ
て、第１、第２及び第３アウターリード部(43)(44)(46)
を、段違いに配置した３つの受け具(49ａ)(49ｂ)(49ｃ)
上へ押圧する。
【００５７】ここで、第２アウターリード部(44)及び第
３アウターリード部(46)が押圧されるべき受け具(49ｂ)
(49ｃ)上には、予め接着テープ(45)(47)が供給されてお
り、図２３(ｂ)の如く第２及び第３アウターリード部(4
4)(46)の各先端部は接着テープ(45)(47)に固定される。
【００５８】このとき、前記３本の押圧片(48ａ)(48ｂ)
(48ｃ)によって、ＩＣチップの動作テストが行なわれ
る。
【００５９】次に図２３(ｃ)の如く、３つの受け具(49
ａ)(49ｂ)(49ｃ)を水平方向に駆動して、フレーム(52)
をアーム(53)の先端部の下方へ移動させる。その後、矢
印で示す如く、２つの受け具(49ａ)(49ｃ)を上昇させ
て、接着テープ(47)の両端部を夫々一対のアーム(53)(5
3)の中間部に接着固定すると共に、フレーム(52)の両端
部を夫々一対のアーム(53)(53)の先端部に接着固定する
(図２４(ａ)参照)。
【００６０】続いて図２４(ａ)の如く、第１アウターリ
ード部(43)及び第３アウターリード部(46)を押圧片(48
ａ)(48ｃ)によって夫々円弧状に整形すると共に、第２
アウターリード部(44)を押圧片(48ｂ)によって下方へ折
り曲げる。
【００６１】最後に図２４(ｂ)の如く、第２アウターリ
ード部(44)を曲げローラ(34)によって更にベース(51)の
裏面へ向けて折り曲げ、第２アウターリード部(44)先端
の接着テープ(45)をベース(51)の裏面に接着固定する。
これによって図２０乃至図２２に示すＴＣＰ(３)が完成
する。
【００６２】図２５、図２６及び図２７は、本発明の更
に他のＴＣＰ(３)の構成例を示している。該ＴＣＰ(３)
の支持フィルム(５)には、４つのアウターウィンドウ(5
6)の内側に夫々ミドルウィンドウ(57)が開設されてお
り、両ウィンドウ(56)(57)間に中間帯(58)が形成されて
いる。
【００６３】１組となる２本のリードの内、第１のリー
ド(４ａ)は、支持フィルム(５)上を外方へ伸びてミドル
ウィンドウ(57)及びアウターウィンドウ(56)を横断し、
リード先端部がフレーム(52)に連結固定されている。
又、第２のリード(４ｂ)は、ミドルウィンドウ(57)内に
て、ベース(51)の表面から裏面側へ１８０度屈曲して、
リード先端部が、ベース(51)裏面へ接着固定されてい
る。
【００６４】該ＴＣＰ(３)においては、図２７に示す如
く、前記第１のリード(４ａ)がアウターウィンドウ(56)
内にて円弧状に屈曲し、該円弧部によって接合部(41)を
形成している。
【００６５】尚、ベース(51)裏面に固定された第２のリ
ード(４ｂ)は、図２６に示す如くリード先端部(41ａ)を
幅広に形成して、テストパッド兼用の接合部(41)とする
ことも出来る。
【００６６】上記ＴＣＰ(３)の製造に際しては、図３１
のに示す形状のフィルムキャリアテープ(50)を作製し
て、ＴＣＰの半製品を得る。該フィルムキャリアテープ
(50)においては、前記第１のリードとなる第１アウター
リード部(43)が、ミドルウィンドウ(57)及びアウターウ
ィンドウ(56)を横断し、先端部は更にフィルムキャリア
テープ(50)上を外方へ伸びて、先端部にテストパッド(4
0)を形成している。尚、第２のリード先端部(41ａ)を用
いて諸テストを行なうことも可能である。
【００６７】又、前記第２のリードとなる第２アウター
リード部(44)はミドルウィンドウ(57)にて終端してい
る。
【００６８】上記フィルムキャリアテープ(50)を切断し
て得た半製品から本実施例のＴＣＰ(３)を完成する工程
は、上述の実施例と同様に、押圧片やローラを用いて容
易に構成することが出来るので、説明を省略する。
【００６９】図２８、図２９及び図３０は、本発明のＴ
ＣＰ(３)の更に他の構成例を示している。該ＴＣＰ(３)
においては、支持フィルム(５)にアウターウィンドウ(5
6)を開設して、一対のアーム(53)(53)及びフレーム(52)
が形成されている。又、ＩＣチップ(11)から導かれた複
数本のリードは、支持フィルム(５)上を外方へ伸びて先
端部がフレーム(52)に連結固定された第１のリード(４
ａ)と、ベース(51)の表面から裏面側へ１８０度屈曲し
て先端部がベース(51)裏面へ接着固定された第２のリー
ド(４ｂ)とから構成されている。
【００７０】支持フィルム(５)のフレーム(52)に連結さ
れた第１のリード(４ａ)は、図３０の如く配線板側に膨
らんだ円弧状を呈して、該円弧部が配線板に対する接合
部(41)を形成している。又、支持フィルム(５)のベース
(51)の裏面に固定された第２のリード(４ｂ)は、その先
端部が配線板に対する接合部(41)を形成している。
【００７１】従って、複数本のリード(４)の接合部(41)
は、隣り合うリードの接合部どうしが、互いにリード配
列方向へ離間すると共に、リード配列方向とは直交する
方向にも離間することになる。
【００７２】上記ＴＣＰ(３)の製造に際しては、図３１
のに示す形状のフィルムキャリアテープ(50)を作製し
て、ＴＣＰの半製品を得る。該フィルムキャリアテープ
(50)においては、第１アウターリード部(43)及び第２ア
ウターリード部(44)の双方が、アウターウィンドウ(56)
を横断し、先端部は更にフィルムキャリアテープ(50)上
を外方へ伸びて、先端部に夫々テストパッド(40)を形成
している。
【００７３】又、第２アウターリード部(44)には、アウ
ターウィンドウ(56)の外縁の近傍に、細幅部(44ａ)が形
成されている。
【００７４】上記フィルムキャリアテープ(50)を用いた
ＴＣＰ製造工程においては、ＩＣチップ搭載後、各テス
トパッド(40)を用いてＩＣチップの動作テストを行な
う。
【００７５】その後、アウターウィンドウ(56)を伸びる
各リード(４)を押圧片によって同時に押圧する。これに
よって、第１のリード(４)は切断せず、第２のリード
(４)のみが前記細幅部(44ａ)にて切断することになる。
尚、第２のリード(４)の切断部近傍(41ｂ)は図示の如く
幅広に形成して、前記押圧による切断を容易にすること
も出来る。
【００７６】そして、上述の実施例と同様、フィルムキ
ャリアテープ(50)の切断、ローラ等を用いたリードフォ
ーミング工程を経て、図２８乃至図３０のＴＣＰ(３)を
完成するのである。
【００７７】図３２に示すＴＣＰ(３)は、上下２段にＩ
Ｃチップ(31)(31)を具え、これらのＩＣチップが封止樹
脂(32)によって一体化されている。該ＴＣＰは、一対の
ＴＣＰパッケージを上下に重ねて一体化することによっ
て作製出来る。
【００７８】上段のＩＣチップ(31)から導かれた第１の
リード(４ａ)は外方へ伸びてフレーム(52)に連結固定さ
れ、下段のＩＣチップ(31)から導かれた第２のリード
(４ｂ)は１８０度折り曲げられて、先端部が接着テープ
(45)を介してベース(51)の裏面に固定されている。
【００７９】又、上記第１のリード(４ａ)と第２のリー
ド(４ｂ)とは、リード配列方向に位相がずれており、こ
れによって、隣り合う接合部(41)(41)どうしは、リード
配列方向に離間すると共に、リード長手方向にも離間し
ている。
【００８０】図３３(ａ)(ｂ)(ｃ)(ｄ)、図３４(ａ)(ｂ)
(ｃ)(ｄ)、及び図３５(ａ)(ｂ)(ｃ)(ｄ)は、夫々リード
形状が異なる本発明ＴＣＰの変形例を示しており、いず
れのＴＣＰにおいても、隣り合うリードの接合部(41)(4
1)どうしは、リード配列方向に離間すると共に、リード
長手方向にも離間している。
【００８１】図３６、図３７及び図３８に示す表面実装
電子部品は、本発明の完成に至る過程で出願人が案出し
た新規なＩＣパッケージ構造を採用したものであって、
パッケージ本体の外面には、銅箔をエッチングして形成
したリードパターン(７)を具えている。以下、斯種ＩＣ
パッケージをフィルムリードパッケージ(６)と称する。
【００８２】フィルムリードパッケージ(６)は、図３８
の如く中央部が開口した基体(84)を具え、該基体(84)の
開口部にＩＣチップ(61)を収容すると共に、基体(84)の
外面をリードフィルム(８)によって包み込んている。
【００８３】リードフィルム(８)は、ベースフィルム(8
1)の表面に、外方へ向かって四方に伸びる複数本のリー
ドパターン(７)を形成したもので、各リードパターン
(７)のインナーリード部(72)がＩＣチップ(61)上のバン
プ(64)へインナーボンディングされ、該ボンディング部
を樹脂(63)にて封止している。
【００８４】又、リードパターン(７)は、インナーリー
ド部(72)から基体(84)の表面に沿って外方へ伸び、アウ
ターリード部(73)は、基体(84)の側面から裏面へ伸び
て、先端部に幅広の接合部(71)を形成している。
【００８５】前記複数本のリードパターン(７)の配線板
に対する接合部は、図３６に示す様に、隣接する接合部
(71)どうしが、リード配列方向に離間すると共に、リー
ド長手方向にも離間している。
【００８６】図３９及び図４０は、上記フィルムリード
パッケージ(６)の作製に用いる複合包装フィルム(80)を
示しており、絶縁性ベースフィルム(81)の表面に銅箔等
の導体フィルム(82)を貼着したものである。尚、図３９
において、一点鎖線は折曲げ線を示し、破線は必要に応
じて切断する場合の切断線を示している。
【００８７】ベースフィルム(81)の裏面には、図４０の
如く前記折曲げ線に沿って切込み(83)が凹設され、折曲
げ精度を担保している。該切込み(83)は、ベースフィル
ム(81)を最小限の厚さ、例えば１０〜３０μm程度の厚
さだけ残す深さに形成する。
【００８８】上記複合包装フィルム(80)の導体フィルム
(82)に対し、写真製版技術によるエッチングを施して、
図４１に示す如くインナーリード部(72)及びアウターリ
ード部(73)を有するリードパターン(７)を形成し、リー
ドフィルム(８)を得る。
【００８９】リードパターン(７)の形状は、例えば図３
９に二点鎖線で示す如く、アウターリード部(73)の一部
を幅広に形成して、該幅広部を接合部(71)とする。又、
接合部(71)から更に外方へ伸ばして、先端部にテストパ
ッド(74)を形成することも出来る。該テストパッド(74)
によって、配線板との半田接合の確実性も担保される。
【００９０】図４２に示す如く中央開口(85)を有するガ
ラス製の基体(84)を作製し、該基体(84)を図４３の如く
リードフィルム(８)によって包み込んで、リードフィル
ム(８)を基体(84)表面に接着剤等によって固定する。
【００９１】この様にして得られたフィルムリード枠体
(88)の開口(85)にＩＣチップを収容し、インナーボンデ
ィング、樹脂封止を施せば、図３６乃至図３８に示すフ
ィルムリードパッケージ(６)が完成する。尚、フィルム
リードパッケージ(６)には、複数個のＩＣチップを搭載
することも可能である。
【００９２】図４４(ａ)(ｂ)(ｃ)は、フィルムリードパ
ッケージ(６)の他の構成例における製造工程を示してい
る。図４４(ａ)の如く、比較的厚肉のベースフィルム(8
6)の裏面に、折曲げのための切込み(87)を凹設し、該ベ
ースフィルム(86)の表面に導体フィルム(82)を形成し
て、複合包装フィルム(80)を作製する。該切込み(87)も
前記同様に、ベースフィルム(81)を１０〜３０μm程度
の厚さだけ残す深さに形成する。
【００９３】その後、導体フィルム(82)にエッチングを
施して、図４４(ｂ)の如くリードパターン(７)を形成
し、リードフィルム(８)を得る。
【００９４】次に上記リードフィルム(８)を切込み(87)
に沿って折り曲げ、図４４(ｃ)の如くフィルムリード枠
体(89)を形成する。そして、該フィルムリード枠体(89)
に対して、前記同様にチップマウント、インナーボンデ
ィング、樹脂封止を施せば、基本的には図３６乃至図３
８と同一構造のフィルムリードパッケージ(６)が完成す
る。
【００９５】図４５は、他のフィルムリードパッケージ
(６)の構成例を示している。該フィルムリードパッケー
ジ(６)においては、リードパターン(７)が形成されたフ
ィルムリード枠体の表面にＩＣチップ(61)を搭載して、
該ＩＣチップ(61)とリードパターン(７)のインナーリー
ド部(72)とをワイヤー(62)によってボンディングしてい
る。又、ＩＣチップ(61)はインナーリード部(72)上にバ
ンプを介して直付けすることも可能である。
【００９６】図４６(ａ)は、上記フィルムリードパッケ
ージ(６)のフィルムリード枠体を形成するための複合包
装フィルム(80)を示しており、該複合包装フィルム(80)
にエッチングを施した後、切込み(87)に沿って折り曲げ
ることによって、図４６(ｂ)のフィルムリード枠体(89)
を得る。尚、リードパターン(７)は、エッチングに限ら
ず、印刷、メッキ等によっても容易に形成出来る。
【００９７】図５０は、フィルムリードパッケージ(６)
の更に他の構成例を示している。該フィルムリードパッ
ケージ(６)においては、リードパターン(７)が形成され
たフィルムリード枠体の表面にＩＣチップ(61)を搭載し
て、該ＩＣチップ(61)は、リードパターン(７)のインナ
ーリード部(72)へバンプ(64)を介して直付けされてい
る。
【００９８】図４７(ａ)(ｂ)、図４８及び図４９は、上
記フィルムリードパッケージ(６)の製造工程を示してい
る。先ず図４７(ａ)の如く周囲４箇所に夫々一対のスリ
ット(81ａ)(81ｂ)が開設されたベースフィルム(81)を作
製する。該スリット(81ａ)(81ｂ)の断面形状を図４９に
示す。
【００９９】その後、図４７(ｂ)の如く、該ベースフィ
ルムの表面に、アウターリード部の長さが交互に異なる
複数本のリードパターン(７)をエッチングによって形成
し、更に該リードパターン(７)のインナーリード部にバ
ンプを介してＩＣチップ(61)を搭載し、樹脂封止を施
す。この状態で、各リードの先端部に形成した拡大部を
利用して、ＩＣチップ(61)の動作テストを行なう。
【０１００】次に上記複合包装フィルム(80)に対して、
図４７(ｂ)の破線に沿う切断加工を施し、図４８及び図
４９に示すリードフィルム(８)を得る。該リードフィル
ム(８)においては、前記切断加工によってベースフィル
ムの周辺部が切り離されるが、リードパターン(７)によ
って連結状態は保たれることになる。
【０１０１】そして、該リードフィルム(８)を図５０の
如く折り畳んで、本実施例のフィルムリードパッケージ
(６)を完成する。該フィルムリードパッケージ(６)によ
れば、図４９から図５０の折曲げ工程にて、リードパタ
ーン(７)に無理な力が作用しない。尚、一対のスリット
(81ａ)(81ｂ)の断面形状は種々変更可能であり、何れか
一方のスリットを幅広に開設して、他方を省略すること
も可能である。
【０１０２】上述の各種フィルムリードパッケージ(６)
によれば、エッチング、印刷、メッキ等によって、極め
て微細なリード幅及びリード間隔(例えば４０μm)のリ
ードパターン(７)を精度良く形成することが可能であ
る。この様にリードピッチが狭小化した場合でも、上記
ベースフィルム(81)及び基体(84)を、配線板の基体と同
一資材によって形成することにより、温度変化に伴う伸
縮を均一化して、半田接合部の位置ずれを防止すること
が出来る。
【０１０３】更には、ベースフィルム(81)及び基体(84)
をＩＣチップとも同一膨張係数の資材(例えば、ガラ
ス、セラミック、フレキ等)とすれば、ＩＣチップをバ
ンプを介して直付けする際の位置ずれを防止することが
出来る。
【０１０４】尚、上記フィルムリードパッケージ(６)の
構造は、隣り合う接合部(71)(71)どうしがリード長手方
向にずれた本発明の表面実装電子部品に限らず、リード
配列方向に並ぶ接合部が一直線上に揃った従来の一般的
な表面実装電子部品にも採用出来るのは勿論である。
【０１０５】本発明に係る表面実装電子部品は、上述の
リードフレームからなるＱＦＰ、エッチングされた銅箔
からなるＴＣＰ及びフィルムリードパッケージの構造を
組み合わせて構成することも可能であって、斯種の組合
せパッケージ(９)の構成例について説明する。
【０１０６】図５１に示す組合せパッケージ(９)は、Ｑ
ＦＰ構造とフィルムリードパッケージ構造を組み合わせ
たもので、下段にはリードパターン(７)を具えたフィル
ムリードパッケージ構造、上段にはリード(２)を具えた
ＱＦＰ構造を配置して、ＩＣチップ(94)は、ワイヤー(9
6)によってリードパターン(７)及びリード(２)とボンデ
ィングされている。
【０１０７】リード(２)の接合部(21)とリードパターン
(７)の接合部(71)とは、リード配列方向に位相をずらし
て形成されると共に、リード長手方向にも離間してい
る。
【０１０８】上記組合せパッケージ(９)の製造において
は、図５２に示す如くリードパターン(７)を形成したフ
ィルムリード枠体(97)上に、リード部(23)及びタイバー
(24)を具えたリードフレーム(22)を設置し、ワイヤー(9
6)によるボンディング、樹脂封止を施した後、通常のＱ
ＦＰと同様にタイバーカット、リードフォーミングを施
す。
【０１０９】又図５３(ａ)(ｂ)に示す組合せパッケージ
(91)は、上下２段にＩＣチップ(94)(95)を配置し、上段
のＩＣチップ(94)はＱＦＰ構造とし、下段のＩＣチップ
(95)はフィルムリードパッケージ構造としたものであ
る。該組合せパッケージ(91)においても、図示の如く、
リード(２)の接合部(21)とリードパターン(７)の接合部
(71)とは、リード配列方向に位相をずらして形成される
と共に、リード長手方向にも離間している。
【０１１０】更に図５４に示す組合せパッケージ(92)
は、リード(２)を具えたリードフレーム構造と、リード
パターン(７)を具えたフィルムリードパッケージ構造を
形成したもので、ＩＣチップ(94)はバンプ(33)によって
リードパターン(７)のインナーリード部へボンディング
され、該リードパターン(７)のインナーリード部とリー
ド(２)とが直接に接合されている。
【０１１１】パッケージ本体の側面に突設された複数本
のリード(２)は、外向きに突出したリード(２)と、基板
(84)の表面から側面を経て裏面へ伸びたリードパターン
(７)とが交互に設けられ、隣り合う接合部(21)(71)どう
しが、リード配列方向に離間すると共に、リード長手方
向にも離間している。尚、該組合せパッケージ(92)の平
面図は図５３(ｂ)と同様である。
【０１１２】又、図５５及び図５６に示す組合せパッケ
ージ(93)は、同一平面上に、リードパターン(７)を具え
たフィルムリードパッケージ構造と、リード(４)を具え
たＴＣＰ構造を設けたもので、リードパターン(７)及び
リード(４)のインナーリード部が夫々ＩＣチップ(94)と
ボンディングされている。
【０１１３】フィルムリード枠体(97)の裏面には、図５
６に示す如くリードパターン(７)を接合部(71)から更に
伸ばして、リード先端部にテストパッド(74)を形成して
いる。該組合せパッケージ(93)においても、隣り合うリ
ード(４)とリードパターン(７)の接合部(41)(71)どうし
が、リード配列方向に離間すると共に、リード長手方向
にも離間している。
【０１１４】上記組合せパッケージ(93)の作製に際して
は、図５７に示す如く、フィルムリード枠体(97)を包囲
して、インナーウィンドウ(55)及びアウターウィンドウ
(56)が開設されたフィルムキャリアテープ(50)を設置す
る。
【０１１５】該フィルムキャリアテープ(50)において
は、前記ＩＣチップ(94)から導かれたリード(４)がイン
ナーウィンドウ(55)及びアウターウィンドウ(56)を横断
して外方へ伸び、アウターウィンドウ(56)の外縁に幅広
の接合部(41)が形成されている。該リード(４)は、接合
部(41)から更にフィルムキャリアテープ(50)上を外方へ
伸びて、先端部にテストパッド(74)が形成されている。
【０１１６】上記フィルムキャリアテープ(50)を図５７
の破線に沿って切断した後、図５５の如くリード(４)を
１８０度折り返し、フレーム(52)をベース(51)の裏面へ
接着固定して、組合せパッケージ(93)を完成するのであ
る。
【０１１７】上述の何れの実施例においても、複数本の
リードの配線板に対する接合部は、隣り合うリードの接
合部どうしが、リード配列方向とは直交する方向に間隔
をおいて形成されているから、リード幅をマスク目詰り
の発生しない最小限の値に設定した上で、前記間隔を適
度な大きさに設定することにより、半田ブリッジを防止
すると共に、リードピッチを０.３ｍｍ以下に狭小化す
ることが出来る。
【０１１８】又、配線板への表面実装後の半田接合部の
検査においては、各リード毎の半田接合部は、リード配
列方向に間隔をおいて、互いに重なることなく並んでい
るから、半田付け不良の有無を漏れなく検査することが
出来る。
【０１１９】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
【０１２０】例えば本発明は、ＳＯＰに実施することも
可能である。又、隣接するリード間の適所にハンダレジ
ストを施すことは常套手段であって、上記実施例では説
明を省略した。
【図面の簡単な説明】
【図１】本発明に係る表面実装電子部品であるＩＣパッ
ケージの裏面を示す斜視図である。
【図２】上記ＩＣパッケージの裏面図である。
【図３】上記ＩＣパッケージの断面図である。
【図４】上記ＩＣパッケージを製造するための樹脂封止
工程を示す図であって、(ａ)は平面、(ｂ)は側面から見
た図である。
【図５】タイバーカット工程を示す図であって、(ａ)は
平面、(ｂ)は側面から見た図である。
【図６】一方のリードについてのリード切断及び折曲げ
工程を示す図であって、(ａ)は平面、(ｂ)は側面から見
た図である。
【図７】前記一方のリードについてのリードフォーミン
グ工程を示す図であって、(ａ)は平面、(ｂ)は側面から
見た図である。
【図８】他方のリードについてのリード切断及びリード
フォーミング工程を示す図であって、(ａ)は平面、(ｂ)
は側面から見た図である。
【図９】ＩＣパッケージの他の構成例を示す断面図であ
る。
【図１０】上記ＩＣパッケージの作製に用いる２種類の
ＩＣパッケージの平面図である。
【図１１】ＩＣパッケージの更に他の構成例を示し、
(ａ)は平面、(ｂ)は断面を示す図である。
【図１２】配線板上に形成された半田ペースト層のパタ
ーンを示す平面図である。
【図１３】ＩＣパッケージのリード形状の各種変形例を
示す側面図である。
【図１４】本発明に係る表面実装電子部品であるＴＣＰ
の平面図である。
【図１５】上記ＴＣＰの裏面図である。
【図１６】上記ＴＣＰの要部を示す断面図である。
【図１７】上記ＴＣＰの製造に用いるフィルムキャリア
テープの平面図である。
【図１８】上記ＴＣＰの製造工程の前半を示す側面図で
ある。
【図１９】上記製造工程の後半を示す側面図である。
【図２０】ＴＣＰの他の構成例の要部を示す平面図であ
る。
【図２１】上記ＴＣＰの要部を示す裏面図である。
【図２２】上記ＴＣＰの要部を示す断面図である。
【図２３】上記ＴＣＰの製造工程の前半を示す側面図で
ある。
【図２４】上記製造工程の後半を示す側面図である。
【図２５】ＴＣＰの更に他の構成例の要部を示す平面図
である。
【図２６】上記ＴＣＰの要部を示す裏面図である。
【図２７】上記ＴＣＰの要部を示す断面図である。
【図２８】ＴＣＰの更に他の構成例の要部を示す平面図
である。
【図２９】上記ＴＣＰの要部を示す裏面図である。
【図３０】上記ＴＣＰの要部を示す断面図である。
【図３１】前記４種類のＴＣＰの製造に用いるフィルム
キャリアテープを合成して示す平面図である。
【図３２】ＴＣＰの他の構成例の要部を示す断面図であ
る。
【図３３】ＴＣＰのリード形状の各種変形例を示す一部
破断側面図である。
【図３４】他のリード形状の変形例を示す一部破断側面
図である。
【図３５】更に他のリード形状の変形例を示す一部破断
側面図である。
【図３６】本発明に係る表面実装電子部品であるフィル
ムリードパッケージの裏面を示す斜視図である。
【図３７】上記フィルムリードパッケージの平面図であ
る。
【図３８】上記フィルムリードパッケージの断面図であ
る。
【図３９】上記フィルムリードパッケージの製造に用い
る複合包装フィルムの平面図である。
【図４０】上記複合包装フィルムの断面図である。
【図４１】上記複合包装フィルムから作製されるリード
フィルムの断面図である。
【図４２】上記フィルムリードパッケージの製造に用い
る基体の断面図である。
【図４３】前記基体をリードフィルムによって包装して
なるフィルムリード枠体の断面図である。
【図４４】他のフィルムリード枠体の製造工程を示す断
面図である。
【図４５】フィルムリードパッケージの他の構成例を示
す断面図である。
【図４６】上記フィルムリードパッケージの製造工程を
示す断面図である。
【図４７】フィルムリードパッケージの更に他の構成例
における製造工程の前半を示す平面図である。
【図４８】上記製造工程の後半を示す平面図である。
【図４９】図４８に対応する断面図である。
【図５０】完成したフィルムリードパッケージの断面図
である。
【図５１】本発明に係る表面実装電子部品である組合せ
パッケージの要部を示す断面図である。
【図５２】上記組合せパッケージの製造工程の要部を示
す平面図である。
【図５３】他の組合せパッケージの構成例の要部を示
し、(ａ)は断面、(ｂ)は平面を示す図である。
【図５４】更に他の組合せパッケージの構成例の要部を
示す断面図である。
【図５５】更に他の組合せパッケージの構成例の要部を
示す断面図である。
【図５６】上記組合せパッケージの要部を示す裏面図で
ある。
【図５７】上記組合せパッケージの製造工程の要部を示
す平面図である。
【図５８】従来のＩＣパッケージであるＱＦＰの一部破
断斜視図である。
【図５９】従来のＩＣパッケージであるＳＯＰの斜視図
である。
【図６０】従来のＴＣＰの斜視図である。
【符号の説明】
(１) ＩＣパッケージ (２) リード (21) 接合部 (３) ＴＣＰ (４) リード (41) 接合部 (６) フィルムリードパッケージ (７) リードパターン (71) 接合部 (９) 組合せパッケージ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路を内蔵し、該半導体集積
    回路を包囲して、配線板へ接合されるべき複数本のリー
    ドの配列を設けた表面実装電子部品において、前記複数
    本のリードの配線板に対する接合部は、隣り合うリード
    の接合部どうしが、互いにリード配列方向へずれると共
    に、リード配列方向とは直交する方向へ離間しているこ
    とを特徴とする表面実装電子部品。
  2. 【請求項２】 少なくとも１個のＩＣチップ(11)を封止
    樹脂(12)内に収納し、該封止樹脂(12)の周辺から複数本
    のリード(２)を突設して、扁平なＩＣパッケージ(１)を
    構成している請求項１に記載の表面実装電子部品。
  3. 【請求項３】 封止樹脂(12)から外向きに伸びるリード
    (２)と、封止樹脂(12)の底面へ内向きに伸びるリード
    (２)とが交互に配列されている請求項２に記載の表面実
    装電子部品。
  4. 【請求項４】 絶縁性支持フィルム(５)の表面に、金属
    箔からなる複数本のリード(４)が四方へ延在して形成さ
    れ、該リードのインナーリード部(42)にＩＣチップ(31)
    を接合し、該リードのアウターリード部(43)(44)には、
    配線板に対する接合部(41)を形成して、テープキャリア
    パッケージを構成している請求項１に記載の表面実装電
    子部品。
  5. 【請求項５】 絶縁性支持フィルム(５)は、ＩＣチップ
    (31)が搭載されるべきベース(51)と、該ベース(51)の周
    囲に間隔をおいて配置されると共にベース(51)と一体に
    連結されたフレーム(52)とを具え、隣り合う２つのアウ
    ターリード部(43)(44)の内、一方の第１アウターリード
    部(43)は、ベース(51)上からフレーム(52)上へ伸びて、
    ベース(51)上面に連結固定され、ベース(51)とフレーム
    (52)に挟まれた領域に接合部(41)を形成し、他方の第２
    アウターリード部(44)は、ベース(51)とフレーム(52)の
    間にて略１８０度屈曲し、先端がベース(51)の裏面に連
    結固定され、該連結固定部の裏面に接合部(41)を形成し
    ている請求項４に記載の表面実装電子部品。
  6. 【請求項６】 少なくとも上下２段のテープキャリアパ
    ッケージを一体化して構成され、各テープキャリアパッ
    ケージには、絶縁性支持フィルム(５)の表面に、金属箔
    からなる複数本のリード(４)が四方へ延在して形成さ
    れ、該リードのインナーリード部(42)にＩＣチップ(31)
    を接合し、上段のＩＣチップ(31)から導かれたリード
    (４)は外向きに伸びて、その先端或いは近傍に、配線板
    に対する接合部(41)が形成され、下段のＩＣチップ(31)
    から導かれたリード(４)は略１８０度折り返されて、そ
    の先端或いは近傍に、配線板に対する接合部(41)が形成
    されている請求項１に記載の表面実装電子部品。
  7. 【請求項７】 中央部にＩＣチップ(61)を搭載した扁平
    なパッケージ本体を具え、該パッケージ本体には、金属
    箔からなる複数本のリードパターン(７)が、パッケージ
    本体の表面から側面を経て裏面へ延在して形成され、パ
    ッケージ本体の表面に形成されたインナーリード部(72)
    がＩＣチップ(61)とボンディングされ、パッケージ本体
    の裏面に伸びたアウターリード部(73)が、配線板に対す
    る接合部(71)を形成している請求項１に記載の表面実装
    電子部品。
  8. 【請求項８】 リードパターン(７)は、絶縁性のベース
    フィルム(81)上にエッチングによって形成され、該リー
    ドパターン(７)及びベースフィルム(81)からなるリード
    フィルム(８)によって、パッケージ本体を包み込んでい
    る請求項７に記載の表面実装電子部品。
  9. 【請求項９】 リードパターン(７)は、絶縁性のベース
    フィルム(81)上にエッチングによって形成され、該リー
    ドパターン(７)及びベースフィルム(81)からなるリード
    フィルム(８)の周辺部を、ベースフィルム(81)を内側へ
    向けて折り畳み、該ベースフィルム(81)によってパッケ
    ージ本体を形成している請求項７に記載の表面実装電子
    部品。
  10. 【請求項１０】 夫々少なくとも１個のＩＣチップを内
    蔵した複数のＩＣパッケージを上下に積層して一体化
    し、各ＩＣパッケージの周辺から伸びる複数本のリード
    は、ＩＣパッケージ毎に異なる形状を有すると共に、Ｉ
    Ｃパッケージの積層面に沿う方向へリードの位置がずれ
    ている請求項１に記載の表面実装電子部品。
  11. 【請求項１１】 少なくとも１個のＩＣチップ(94)を搭
    載すると共に周面に金属箔からなる複数本のリードパタ
    ーン(７)が形成された第１のパッケージ本体と、複数本
    のリード(２)が突設された第２のパッケージ本体を一体
    に具え、前記リードパターン(７)は、第１パッケージ本
    体の表面から側面を経て裏面へ延在し、パッケージ表面
    に形成されたインナーリード部がＩＣチップ(94)とボン
    ディングされ、パッケージ裏面に伸びたアウターリード
    部が配線板に対する接合部(71)を形成し、前記リード
    (２)は、基端部が前記ＩＣチップと接続されると共に、
    先端部が配線板に対する接合部(21)を形成し、リードパ
    ターン(７)とリード(２)とは、リード配列方向へ位置が
    ずれている請求項１に記載の表面実装電子部品。
  12. 【請求項１２】 ＩＣチップ(94)を包囲して、金属箔か
    らなる複数本のリードパターン(７)が形成された第１の
    枠体と、複数本のリード(２)が突設された第２の枠体を
    配置して、前記ＩＣチップ(94)及び第１、第２の枠体を
    一体化し、前記リードパターン(７)は、第１の枠体の表
    面から側面を経て裏面へ延在して、枠体の表面に形成さ
    れたインナーリード部がＩＣチップ(94)とボンディング
    され、枠体の裏面に伸びたアウターリード部が、配線板
    に対する接合部(71)を形成し、前記リード(２)は、第２
    の枠体から外向きに突出して、その先端に配線板に対す
    る接合部(21)を形成し、リードパターン(７)とリード
    (２)とは、リード配列方向へ位置がずれている請求項１
    に記載の表面実装電子部品。
  13. 【請求項１３】 ＩＣチップが設置されるべきインナー
    ウィンドウ(55)を包囲して複数のアウターウィンドウ(5
    6)が開設された非金属製フィルム(50)の表面に、金属箔
    をエッチング加工してなる複数本のリードパターンを形
    成し、インナーウィンドウ(55)から伸びてアウターウィ
    ンドウ(56)を横断し、アウターウィンドウ(56)の外縁ま
    で伸びる第１のリードパターンと、インナーウィンドウ
    (55)から伸びてアウターウィンドウ(56)内にて終端する
    第２のリードパターンとが交互に形成されているテープ
    キャリアパッケージ用のフレーム。
JP4165634A 1991-11-29 1992-06-24 表面実装電子部品と製法 Expired - Lifetime JP2537325B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4165634A JP2537325B2 (ja) 1991-11-29 1992-06-24 表面実装電子部品と製法
EP19930107675 EP0569949A3 (en) 1992-05-12 1993-05-11 Surface mount components and semifinished products thereof
KR1019930008071A KR930024126A (ko) 1992-05-12 1993-05-11 표면실장소자와 그의 반제품
US08/059,547 US5440452A (en) 1992-05-12 1993-05-12 Surface mount components and semifinished products thereof
US08/419,388 US5568363A (en) 1992-05-12 1995-04-10 Surface mount components and semifinished products thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-357376 1991-11-29
JP35737691 1991-11-29
JP4165634A JP2537325B2 (ja) 1991-11-29 1992-06-24 表面実装電子部品と製法

Publications (2)

Publication Number Publication Date
JPH05211204A true JPH05211204A (ja) 1993-08-20
JP2537325B2 JP2537325B2 (ja) 1996-09-25

Family

ID=26490295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4165634A Expired - Lifetime JP2537325B2 (ja) 1991-11-29 1992-06-24 表面実装電子部品と製法

Country Status (1)

Country Link
JP (1) JP2537325B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778930A (ja) * 1993-07-15 1995-03-20 Nec Corp 半導体装置およびその外部リード
EP0653789A3 (en) * 1993-11-16 1995-08-30 Ibm Electronic housing structure and its manufacture.
JP2022514456A (ja) * 2018-11-28 2022-02-14 日本テキサス・インスツルメンツ合同会社 内向きに湾曲したリードを含む集積回路パッケージ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50132647U (ja) * 1974-04-17 1975-10-31
JPS5769765A (en) * 1980-10-17 1982-04-28 Matsushita Electric Ind Co Ltd Sealed body of semiconductor device
JPS57148362A (en) * 1981-03-10 1982-09-13 Nec Corp Semiconductor device
JPS593549U (ja) * 1982-06-29 1984-01-11 富士通株式会社 半導体装置
JPS6025159U (ja) * 1983-07-28 1985-02-20 松下電子工業株式会社 リ−ドフレ−ム
JPS629652A (ja) * 1985-07-05 1987-01-17 Mitsubishi Electric Corp 半導体装置
JPS6242549A (ja) * 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 電子部品パツケ−ジ及びその製造方法
JPH0276849U (ja) * 1988-12-02 1990-06-13
JP3006831U (ja) * 1994-07-15 1995-01-31 パール金属株式会社 バーベキュー用コンロ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50132647U (ja) * 1974-04-17 1975-10-31
JPS5769765A (en) * 1980-10-17 1982-04-28 Matsushita Electric Ind Co Ltd Sealed body of semiconductor device
JPS57148362A (en) * 1981-03-10 1982-09-13 Nec Corp Semiconductor device
JPS593549U (ja) * 1982-06-29 1984-01-11 富士通株式会社 半導体装置
JPS6025159U (ja) * 1983-07-28 1985-02-20 松下電子工業株式会社 リ−ドフレ−ム
JPS629652A (ja) * 1985-07-05 1987-01-17 Mitsubishi Electric Corp 半導体装置
JPS6242549A (ja) * 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 電子部品パツケ−ジ及びその製造方法
JPH0276849U (ja) * 1988-12-02 1990-06-13
JP3006831U (ja) * 1994-07-15 1995-01-31 パール金属株式会社 バーベキュー用コンロ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778930A (ja) * 1993-07-15 1995-03-20 Nec Corp 半導体装置およびその外部リード
EP0653789A3 (en) * 1993-11-16 1995-08-30 Ibm Electronic housing structure and its manufacture.
JP2022514456A (ja) * 2018-11-28 2022-02-14 日本テキサス・インスツルメンツ合同会社 内向きに湾曲したリードを含む集積回路パッケージ

Also Published As

Publication number Publication date
JP2537325B2 (ja) 1996-09-25

Similar Documents

Publication Publication Date Title
US5568363A (en) Surface mount components and semifinished products thereof
JPWO1999035683A1 (ja) 半導体装置及びその製造方法並びに電子機器
US20030209815A1 (en) Semiconductor device and its manufacturing method
JPH0997856A (ja) 半導体装置
JPH04192596A (ja) 電子部品の表面実装構造
EP0482940A1 (en) Method of forming an electrical connection for an integrated circuit
EP3470366B1 (en) Reducing vibration of a mems installation on a printed circuit board
JP2537325B2 (ja) 表面実装電子部品と製法
EP1494319B1 (en) Flexible substrate and a connection method thereof that can achieve reliable connection
JPH06252334A (ja) 半導体装置
JPH07114216B2 (ja) フィルムキャリヤ型半導体装置の実装方法
JP2669756B2 (ja) 表面実装部品及びその半製品
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPS63311732A (ja) 半導体素子の実装方法
JP2595881B2 (ja) 表面実装型集積回路パッケージのリード端子の固着方法
KR0123425B1 (ko) 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법
JPH04329659A (ja) 混成集積回路装置およびその製造方法
JPH0810192Y2 (ja) 半導体の実装構造
JP2773707B2 (ja) 混成集積回路装置の製造方法
JPH05235108A (ja) フィルムキャリアテープの製造方法
JPH0629443A (ja) 混成集積回路の製造方法
JPH0513500A (ja) テープキヤリアパツケージ
JPH0563026A (ja) フイルムキヤリア半導体装置
JPH07147376A (ja) 半導体装置およびその製造に用いるリードフレームならびにその半導体装置を組み込んだ電子装置
JPH05167239A (ja) Ｔａｂパッケージの実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960514