JPH0521377B2 - - Google Patents
Info
- Publication number
- JPH0521377B2 JPH0521377B2 JP14916884A JP14916884A JPH0521377B2 JP H0521377 B2 JPH0521377 B2 JP H0521377B2 JP 14916884 A JP14916884 A JP 14916884A JP 14916884 A JP14916884 A JP 14916884A JP H0521377 B2 JPH0521377 B2 JP H0521377B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- terminal
- station
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 38
- 230000015654 memory Effects 0.000 claims description 18
- 238000012546 transfer Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000002408 directed self-assembly Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000013481 data capture Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Description
（産業上の利用分野）
本発明は、１台のデータステーシヨンに複数の
端末装置を接続するデータウエイシステムのデー
タ伝送方式に関する。 （従来の技術） データウエイシステムは、多数の端末装置（計
算機も含む）間をデータステーシヨンと伝送路で
リング状、バス状、ポイントツーポイントに構成
したデータウエイで結合し、分散化あるいは階層
化した端末装置間のデータ授受を可能にする。第
２図はリング状データウエイシステムを示し、端
末装置１1〜１4は夫々データステーシヨン２1〜
２4と結合され、各ステーシヨン間は伝送路３1〜
３4でリング状に結合される。そして、各データ
ステーシヨン２1〜２4はステーシヨンアドレスが
振り分けられ、データの送信側になる端末装置
（ソース）から受信側になる端末装置（デイステ
イネーシヨン）へのデータ転送は送信データに送
信元ステーシヨンアドレスと受信先ステーシヨン
アドレスを付加して送信元ステーシヨンからリン
グ状伝送路に乗せ、受信側ステーシヨンは受信デ
ータに付属の受信先アドレスが自局のアドレスと
一致したときに当該データを取込んで当該ステー
シヨンに結合する端末装置に受信データの転送を
行なう。 このようなデータウエイシステムはネツトワー
クを構成するデータステーシヨンに１台の端末装
置しか接続できない。また、ポイントツーポイン
トの多重化装置は第３図に示すように１対のデー
タステーシヨン４1，４2間を伝送路５で結合し、
両ステーシヨン４1，４2には複数の端末装置６1
〜６o，７1〜７oを夫々結合することができるが、
端末装置間のデータ伝送はソース側とデイステイ
ネーシヨン側とが１対１に固定されるものであつ
た。 こうしたシステムに対して、第４図に示すよう
に各データステーシヨン２1〜２4に複数の端末装
置８1〜８o，９1〜９o，１０1，１０2，１１を接
続するデータウエイシステムは、伝送路の効率的
利用やシステム機能向上を図ることができる。こ
のシステムにおけるデータ伝送は、送信データに
送信元ステーシヨンアドレス、送信先ステーシヨ
ンアドレスを付属させるに加えて少なくとも当該
ステーシヨンアドレスのどの端末装置へのデータ
伝送かを示すターミナルアドレスを付属させ、受
信先ステーシヨンには各端末装置に共通のバツフ
アを設け、データ受信後に受信データの転送先端
末装置をターミナルアドレスから識別した後に当
該端末装置にデータ転送を行なう。 （発明が解決しようとする問題点） 各ステーシヨンに複数台の端末装置を接続する
データウエイシステムにおいては、受信側ステー
シヨンは当該ステーシヨンアドレスの一致を判別
した後、どの端末装置へのデータ伝送かをターミ
ナルアドレスで識別したのち当該端末装置にデー
タ転送するという二段階の識別処理を必要とす
る。このため、データ転送効率が悪く高速伝送を
難しくする問題があつた。 本発明は１つのデータステーシヨンに接続され
る自局内複数の端末装置間及び自局と他局の両ス
テーシヨンに夫々接続される任意の端末装置間の
データ伝送をブロツク単位で効率良くかつ高速に
行なうことができるデータ伝送方式を提供するこ
とを目的とする。 （問題点を解決するための手段と作用） 送信側から伝送するフレームに送信先のステー
シヨンアドレスのほかにターミナルアドレスを付
属させ、受信側データステーシヨンにはアドレス
バス、データバス、コントロールバスのほかにタ
ーミナルアドレスバスを設け、ステーシヨンアド
レスの一致検出後ターミナルアドレスをそのレジ
スタに書込む手段及び受信データを受信バツフア
メモリに転送する毎に転送先のメモリアドレスを
アドレスバスに出力すると同時にターミナルアド
レスレジスタの内容をターミナルアドレスバスに
出力する手段を含む通信制御部を設け、ターミナ
ルアドレスバス上のアドレスデータが結合する端
末装置のアドレスに一致するときにアドレスバス
に指定された受信バツフアのメモリエリアにデー
タを書込む端末インターフエース部を設け、デー
タ転送に並列して転送先端末装置を指定する。 （実施例） 第１図Ａは本発明の一実施例を示すデータステ
ーシヨンのブロツク図を示し、第１図Ｂに端末イ
ンターフエース部と通信制御部の受信回路構成を
示す。 第１図Ａにおいて、１台のデータステーシヨン
１２に複数の端末装置１３1〜１３oが接続され、
リング状伝送路１４によつて他局のデータステー
シヨンさらには該ステーシヨンから端末装置に接
続されるリング状データウエイシステムに構成さ
れる。データステーシヨン１２と伝送路１４間で
授受する伝送データのフレームフオーマツトは下
記のようにされる。
端末装置を接続するデータウエイシステムのデー
タ伝送方式に関する。 （従来の技術） データウエイシステムは、多数の端末装置（計
算機も含む）間をデータステーシヨンと伝送路で
リング状、バス状、ポイントツーポイントに構成
したデータウエイで結合し、分散化あるいは階層
化した端末装置間のデータ授受を可能にする。第
２図はリング状データウエイシステムを示し、端
末装置１1〜１4は夫々データステーシヨン２1〜
２4と結合され、各ステーシヨン間は伝送路３1〜
３4でリング状に結合される。そして、各データ
ステーシヨン２1〜２4はステーシヨンアドレスが
振り分けられ、データの送信側になる端末装置
（ソース）から受信側になる端末装置（デイステ
イネーシヨン）へのデータ転送は送信データに送
信元ステーシヨンアドレスと受信先ステーシヨン
アドレスを付加して送信元ステーシヨンからリン
グ状伝送路に乗せ、受信側ステーシヨンは受信デ
ータに付属の受信先アドレスが自局のアドレスと
一致したときに当該データを取込んで当該ステー
シヨンに結合する端末装置に受信データの転送を
行なう。 このようなデータウエイシステムはネツトワー
クを構成するデータステーシヨンに１台の端末装
置しか接続できない。また、ポイントツーポイン
トの多重化装置は第３図に示すように１対のデー
タステーシヨン４1，４2間を伝送路５で結合し、
両ステーシヨン４1，４2には複数の端末装置６1
〜６o，７1〜７oを夫々結合することができるが、
端末装置間のデータ伝送はソース側とデイステイ
ネーシヨン側とが１対１に固定されるものであつ
た。 こうしたシステムに対して、第４図に示すよう
に各データステーシヨン２1〜２4に複数の端末装
置８1〜８o，９1〜９o，１０1，１０2，１１を接
続するデータウエイシステムは、伝送路の効率的
利用やシステム機能向上を図ることができる。こ
のシステムにおけるデータ伝送は、送信データに
送信元ステーシヨンアドレス、送信先ステーシヨ
ンアドレスを付属させるに加えて少なくとも当該
ステーシヨンアドレスのどの端末装置へのデータ
伝送かを示すターミナルアドレスを付属させ、受
信先ステーシヨンには各端末装置に共通のバツフ
アを設け、データ受信後に受信データの転送先端
末装置をターミナルアドレスから識別した後に当
該端末装置にデータ転送を行なう。 （発明が解決しようとする問題点） 各ステーシヨンに複数台の端末装置を接続する
データウエイシステムにおいては、受信側ステー
シヨンは当該ステーシヨンアドレスの一致を判別
した後、どの端末装置へのデータ伝送かをターミ
ナルアドレスで識別したのち当該端末装置にデー
タ転送するという二段階の識別処理を必要とす
る。このため、データ転送効率が悪く高速伝送を
難しくする問題があつた。 本発明は１つのデータステーシヨンに接続され
る自局内複数の端末装置間及び自局と他局の両ス
テーシヨンに夫々接続される任意の端末装置間の
データ伝送をブロツク単位で効率良くかつ高速に
行なうことができるデータ伝送方式を提供するこ
とを目的とする。 （問題点を解決するための手段と作用） 送信側から伝送するフレームに送信先のステー
シヨンアドレスのほかにターミナルアドレスを付
属させ、受信側データステーシヨンにはアドレス
バス、データバス、コントロールバスのほかにタ
ーミナルアドレスバスを設け、ステーシヨンアド
レスの一致検出後ターミナルアドレスをそのレジ
スタに書込む手段及び受信データを受信バツフア
メモリに転送する毎に転送先のメモリアドレスを
アドレスバスに出力すると同時にターミナルアド
レスレジスタの内容をターミナルアドレスバスに
出力する手段を含む通信制御部を設け、ターミナ
ルアドレスバス上のアドレスデータが結合する端
末装置のアドレスに一致するときにアドレスバス
に指定された受信バツフアのメモリエリアにデー
タを書込む端末インターフエース部を設け、デー
タ転送に並列して転送先端末装置を指定する。 （実施例） 第１図Ａは本発明の一実施例を示すデータステ
ーシヨンのブロツク図を示し、第１図Ｂに端末イ
ンターフエース部と通信制御部の受信回路構成を
示す。 第１図Ａにおいて、１台のデータステーシヨン
１２に複数の端末装置１３1〜１３oが接続され、
リング状伝送路１４によつて他局のデータステー
シヨンさらには該ステーシヨンから端末装置に接
続されるリング状データウエイシステムに構成さ
れる。データステーシヨン１２と伝送路１４間で
授受する伝送データのフレームフオーマツトは下
記のようにされる。
【表】
即ち、伝送データには伝送する情報フイールド
Ｉのほかに、送信先データステーシヨンアドレス
DSA、送信先ターミナルアドレスDTA、コント
ロールフイールドＣ、送信元データステーシヨン
アドレスSSA、送信元ターミナルアドレスSTA
からなる交換用情報とフレームの中味を示す情報
と、データチエツク用のフレームチエツクシーケ
ンスFCSと、フレーム同期用のフラグシーケンス
Ｆとを付属させる。 データステーシヨン１２は、伝送路１４上の信
号とステーシヨン内の電気信号を相互変換するト
ランシーバ部１５と、トランシーバ部１５の直列
入出力信号と内部バス１６上の並列信号とを相互
変換する通信制御部１７と、端末装置１３1〜１
３oとの情報交換及び伝送手順を実行するための
プロトコル処理等を行なう伝送制御部１８と、デ
ータ送受信用のバツフアを持ち伝送速度によつて
規定されるデータ転送速度と端末装置のデータ転
送速度の差を吸収する機能を持つ端末インターフ
エース部１９1〜１９oとを具え、通信制御部１７
と伝送制御部１８とインターフエース部１９1〜
１９oは内部バス１６で結合されてその間の情報
交換がなされる。 こうした構成において、データ伝送の送信元ス
テーシヨンは、端末装置からの送信要求を受付け
た伝送制御部１８が当該端末装置からの送信デー
タＩのほかに送信先ステーシヨンアドレスDSA
や送信先ターミナルアドレスDTA、さらに送信
元のアドレスSSA，STA、コントロールフイー
ルドＣ等を付加して前記フオーマツトのデータを
通信制御部１７で直列データに変換及びトランシ
ーバ部１５で伝送信号に変換して伝送路１４上に
乗せる。 このデータを受信する送信先データステーシヨ
ンは、受信フレームを直列／並列（Ｓ／Ｐ）変換
し、DSAと自局アドレスの一致をチエツクし、
一致しなければデータの取込みを中止し、一致し
ていればフレームの終了まで直列／並列変換して
データの取込みを行なう。これらDSAと自局ア
ドレスの一致でフレームを取込むのは従来の受信
処理と同様にされる。これに加えて、送信先デー
タステーシヨンではDSAと自局アドレスの一致
検出後、ターミナルアドレスDTAを使つて転送
すべき端末装置へ直列／並列変換と同時にデータ
転送する。このため、通信制御部１７にはＳ／Ｐ
変換回路、並列／直列（Ｐ／Ｓ）変換回路のほか
にインターフエース部１９1〜１９oの送受信バツ
フアとＰ／Ｓ，Ｓ／Ｐ変換回路の間でデータの
DMA（Direct Memory Access）転送を行なう
回路を具える。 データステーシヨンの受信回路は第１図Ｂに示
すように構成される。内部バス１６にはアドレス
バス、データバス及びコントロールバスからなる
第１の内部バス１６1のほかにターミナルアドレ
スバス１６2を持つ。ターミナルアドレスバス１
６2は内部バスに接続される複数の端末装置を
DTA又はSTAから判別するのに使用される。 通信制御部１７は、アドレス一致検出後、受信
データのうちDTAデータをＳ／Ｐ変換回路２０
からDTAレジスタ２１に格納すると同時に伝送
制御部１８に内部バス１６の使用権を要求信号Ｉ
で要求し、伝送制御部１８から許可信号Ｊを得た
のちDMA制御回路２２を駆動する。DMA制御
回路２２はＳ／Ｐ変換回路２０からのデータをデ
ータバスバツフア２３に（高速伝送時には遅延用
バツフア２０Ａを介して）取込ませると共に、イ
ンターフエース部１９1〜１９oの受信バツフアメ
モリ２４の受信データメモリエリアのアドレス指
定のためのアドレスバスバツフア２５のアドレス
データセツト及びDTAレジスタ２１の内容をタ
ーミナルアドレスバスバツフア２６にセツトし、
夫々のバツフア２３，２５，２６の内容をコント
ロールバスバツフア２７にセツトする書込み指令
WRによつてアドレスバス、データバス及びター
ミナルバスに出力させる。この制御は受信データ
を転送する毎に行なわれ、メモリアドレスの更新
及びターミナルアドレスの更新がなされる。 インターフエース部１９1〜１９oは、１９oに
代表して示すように、バス１６1，１６2との結合
にデータバスバツフア２８、アドレスバスバツフ
ア２９、ターミナルアドレスバスバツフア３０及
びコントロールバスバツフア３１を有して通信制
御部１７側からのデータを取込む。インターフエ
ース部１９1〜１９oにはターミナルアドレスの一
致検出回路３２を有し、バツフア３０からのター
ミナルアドレスDTAとの一致を検出するとバツ
フア２９からのアドレスデータが指定するメモリ
２４のメモリエリアにデータを書込む。このアド
レス指定にはバツフア２９のアドレスデータを取
込む受信バツフアセレクタ３３の出力と一致検出
回路３２の出力とによつてバツフアメモリ２４の
メモリセレクト信号を得る。受信バツフアメモリ
２４に書込まれたデータは書込終了後に端末装置
１３1〜１３oに取込まれる。 このようなデータ受信により、１台のデータス
テーシヨンに複数の端末装置が接続されていても
所望の端末装置へのデータ転送ができ、データ転
送に並列して転送先端末装置が指定されることで
ステーシヨンと端末装置が１対１の伝送システム
と同等の伝送速度を得ることができる。 なお、データの送信に際しては送信元のターミ
ナルアドレスが送信元で認識されているため、送
信データが格納されているインターフエース部の
ターミナルアドレス及びメモリアドレスはDTA
レジスタを用いなくともDMA制御回路のアドレ
スレジスタに書込むだけで良い。また自局内の端
末装置間のデータ転送には伝送制御部１８の処理
のもとにバス１６1，１６2を介して受信バツフア
メモリ間のデータ転送を行なわせる。 また、実施例ではリング状のデータウエイシス
テムの場合を示すが、その他にバス状のデータウ
エイシステムやポイントツーポイントの多重化装
置にも適用できるのは勿論である。 （発明の効果） 本発明によれば、伝送するフレームに送信先の
ステーシヨンアドレスのほかにターミナルアドレ
スを付属させ、データステーシヨンの内部バスと
してターミナルアドレスバスを追加し、受信側デ
ータステーシヨンではデータステーシヨンアドレ
スの一致検出と共にターミナルアドレスデータを
取込み、受信データを端末装置に転送するのにタ
ーミナルアドレスで指定された端末装置のインタ
ーフエース部の受信バツフアに書込むようにした
ため、複数の端末装置に対する選択処理を並列に
して高速データ伝送を可能とする。
Ｉのほかに、送信先データステーシヨンアドレス
DSA、送信先ターミナルアドレスDTA、コント
ロールフイールドＣ、送信元データステーシヨン
アドレスSSA、送信元ターミナルアドレスSTA
からなる交換用情報とフレームの中味を示す情報
と、データチエツク用のフレームチエツクシーケ
ンスFCSと、フレーム同期用のフラグシーケンス
Ｆとを付属させる。 データステーシヨン１２は、伝送路１４上の信
号とステーシヨン内の電気信号を相互変換するト
ランシーバ部１５と、トランシーバ部１５の直列
入出力信号と内部バス１６上の並列信号とを相互
変換する通信制御部１７と、端末装置１３1〜１
３oとの情報交換及び伝送手順を実行するための
プロトコル処理等を行なう伝送制御部１８と、デ
ータ送受信用のバツフアを持ち伝送速度によつて
規定されるデータ転送速度と端末装置のデータ転
送速度の差を吸収する機能を持つ端末インターフ
エース部１９1〜１９oとを具え、通信制御部１７
と伝送制御部１８とインターフエース部１９1〜
１９oは内部バス１６で結合されてその間の情報
交換がなされる。 こうした構成において、データ伝送の送信元ス
テーシヨンは、端末装置からの送信要求を受付け
た伝送制御部１８が当該端末装置からの送信デー
タＩのほかに送信先ステーシヨンアドレスDSA
や送信先ターミナルアドレスDTA、さらに送信
元のアドレスSSA，STA、コントロールフイー
ルドＣ等を付加して前記フオーマツトのデータを
通信制御部１７で直列データに変換及びトランシ
ーバ部１５で伝送信号に変換して伝送路１４上に
乗せる。 このデータを受信する送信先データステーシヨ
ンは、受信フレームを直列／並列（Ｓ／Ｐ）変換
し、DSAと自局アドレスの一致をチエツクし、
一致しなければデータの取込みを中止し、一致し
ていればフレームの終了まで直列／並列変換して
データの取込みを行なう。これらDSAと自局ア
ドレスの一致でフレームを取込むのは従来の受信
処理と同様にされる。これに加えて、送信先デー
タステーシヨンではDSAと自局アドレスの一致
検出後、ターミナルアドレスDTAを使つて転送
すべき端末装置へ直列／並列変換と同時にデータ
転送する。このため、通信制御部１７にはＳ／Ｐ
変換回路、並列／直列（Ｐ／Ｓ）変換回路のほか
にインターフエース部１９1〜１９oの送受信バツ
フアとＰ／Ｓ，Ｓ／Ｐ変換回路の間でデータの
DMA（Direct Memory Access）転送を行なう
回路を具える。 データステーシヨンの受信回路は第１図Ｂに示
すように構成される。内部バス１６にはアドレス
バス、データバス及びコントロールバスからなる
第１の内部バス１６1のほかにターミナルアドレ
スバス１６2を持つ。ターミナルアドレスバス１
６2は内部バスに接続される複数の端末装置を
DTA又はSTAから判別するのに使用される。 通信制御部１７は、アドレス一致検出後、受信
データのうちDTAデータをＳ／Ｐ変換回路２０
からDTAレジスタ２１に格納すると同時に伝送
制御部１８に内部バス１６の使用権を要求信号Ｉ
で要求し、伝送制御部１８から許可信号Ｊを得た
のちDMA制御回路２２を駆動する。DMA制御
回路２２はＳ／Ｐ変換回路２０からのデータをデ
ータバスバツフア２３に（高速伝送時には遅延用
バツフア２０Ａを介して）取込ませると共に、イ
ンターフエース部１９1〜１９oの受信バツフアメ
モリ２４の受信データメモリエリアのアドレス指
定のためのアドレスバスバツフア２５のアドレス
データセツト及びDTAレジスタ２１の内容をタ
ーミナルアドレスバスバツフア２６にセツトし、
夫々のバツフア２３，２５，２６の内容をコント
ロールバスバツフア２７にセツトする書込み指令
WRによつてアドレスバス、データバス及びター
ミナルバスに出力させる。この制御は受信データ
を転送する毎に行なわれ、メモリアドレスの更新
及びターミナルアドレスの更新がなされる。 インターフエース部１９1〜１９oは、１９oに
代表して示すように、バス１６1，１６2との結合
にデータバスバツフア２８、アドレスバスバツフ
ア２９、ターミナルアドレスバスバツフア３０及
びコントロールバスバツフア３１を有して通信制
御部１７側からのデータを取込む。インターフエ
ース部１９1〜１９oにはターミナルアドレスの一
致検出回路３２を有し、バツフア３０からのター
ミナルアドレスDTAとの一致を検出するとバツ
フア２９からのアドレスデータが指定するメモリ
２４のメモリエリアにデータを書込む。このアド
レス指定にはバツフア２９のアドレスデータを取
込む受信バツフアセレクタ３３の出力と一致検出
回路３２の出力とによつてバツフアメモリ２４の
メモリセレクト信号を得る。受信バツフアメモリ
２４に書込まれたデータは書込終了後に端末装置
１３1〜１３oに取込まれる。 このようなデータ受信により、１台のデータス
テーシヨンに複数の端末装置が接続されていても
所望の端末装置へのデータ転送ができ、データ転
送に並列して転送先端末装置が指定されることで
ステーシヨンと端末装置が１対１の伝送システム
と同等の伝送速度を得ることができる。 なお、データの送信に際しては送信元のターミ
ナルアドレスが送信元で認識されているため、送
信データが格納されているインターフエース部の
ターミナルアドレス及びメモリアドレスはDTA
レジスタを用いなくともDMA制御回路のアドレ
スレジスタに書込むだけで良い。また自局内の端
末装置間のデータ転送には伝送制御部１８の処理
のもとにバス１６1，１６2を介して受信バツフア
メモリ間のデータ転送を行なわせる。 また、実施例ではリング状のデータウエイシス
テムの場合を示すが、その他にバス状のデータウ
エイシステムやポイントツーポイントの多重化装
置にも適用できるのは勿論である。 （発明の効果） 本発明によれば、伝送するフレームに送信先の
ステーシヨンアドレスのほかにターミナルアドレ
スを付属させ、データステーシヨンの内部バスと
してターミナルアドレスバスを追加し、受信側デ
ータステーシヨンではデータステーシヨンアドレ
スの一致検出と共にターミナルアドレスデータを
取込み、受信データを端末装置に転送するのにタ
ーミナルアドレスで指定された端末装置のインタ
ーフエース部の受信バツフアに書込むようにした
ため、複数の端末装置に対する選択処理を並列に
して高速データ伝送を可能とする。
第１図Ａは本発明の一実施例を示すデータステ
ーシヨン構成図、第１図Ｂは第１図Ａにおける受
信回路構成図、第２図は従来のリング状データウ
エイシステム構成図、第３図はポイントツーポイ
ントの多重化装置構成図、第４図は本発明方式に
おけるデータウエイシステム構成図である。 １1，１4…端末装置、２1，２4…データステー
シヨン、３1，３4…伝送路、８1，８o，９1，９o，
１０1，１０2，１１…端末装置、１２…データス
テーシヨン、１３1，１３o…端末装置、１４…伝
送路、１５…トランシーバ部、１６…内部バス、
１７…通信制御部、１８…伝送制御部、１９1，
１９o…端末インターフエース部、２０…Ｓ／Ｐ
変換回路、２１…DTAレジスタ、２２…DMA制
御回路、２３，２８…データバスバツフア、２４
…受信バツフアメモリ、２５，２９…アドレスバ
スバツフア、２６，３０…ターミナルアドレスバ
スバツフア、２７，３１…コントロールバスバツ
フア、３２…ターミナルアドレス一致検出回路、
３３…受信バツフアセレクタ。
ーシヨン構成図、第１図Ｂは第１図Ａにおける受
信回路構成図、第２図は従来のリング状データウ
エイシステム構成図、第３図はポイントツーポイ
ントの多重化装置構成図、第４図は本発明方式に
おけるデータウエイシステム構成図である。 １1，１4…端末装置、２1，２4…データステー
シヨン、３1，３4…伝送路、８1，８o，９1，９o，
１０1，１０2，１１…端末装置、１２…データス
テーシヨン、１３1，１３o…端末装置、１４…伝
送路、１５…トランシーバ部、１６…内部バス、
１７…通信制御部、１８…伝送制御部、１９1，
１９o…端末インターフエース部、２０…Ｓ／Ｐ
変換回路、２１…DTAレジスタ、２２…DMA制
御回路、２３，２８…データバスバツフア、２４
…受信バツフアメモリ、２５，２９…アドレスバ
スバツフア、２６，３０…ターミナルアドレスバ
スバツフア、２７，３１…コントロールバスバツ
フア、３２…ターミナルアドレス一致検出回路、
３３…受信バツフアセレクタ。
Claims (1)
- １ 各データステーシヨン間を伝送路で結合し、
各データステーシヨンに複数の端末装置を接続
し、各端末装置間でデータ伝送するデータウエイ
システムにおいて、送信元端末装置は伝送するフ
レームに送信先のステーシヨンアドレスとターミ
ナルアドレスのデータを付属させ、データステー
シヨンは内部バスにアドレスバス、データバス、
コントロールバスからなるバスのほかにターミナ
ルアドレスバスを有し、受信側データステーシヨ
ンは前記ステーシヨンアドレスの一致検出後デー
タの取込みを開始すると共に受信フレームのター
ミナルアドレスをターミナルアドレスレジスタに
書込む手段及び受信データを受信バツフアメモリ
に転送する毎に転送先のメモリアドレスを前記ア
ドレスバスに出力すると同時に前記ターミナルア
ドレスレジスタの内容を前記ターミナルアドレス
バスに出力する手段を含む通信制御部と、前記タ
ーミナルアドレスバス上のアドレスデータが結合
する端末装置のアドレスに一致するときに前記ア
ドレスバスに指定された受信バツフアのメモリエ
リアにデータを書込む端末インターフエース部と
を備えたことを特徴とするデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14916884A JPS6128253A (ja) | 1984-07-18 | 1984-07-18 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14916884A JPS6128253A (ja) | 1984-07-18 | 1984-07-18 | デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6128253A JPS6128253A (ja) | 1986-02-07 |
| JPH0521377B2 true JPH0521377B2 (ja) | 1993-03-24 |
Family
ID=15469280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14916884A Granted JPS6128253A (ja) | 1984-07-18 | 1984-07-18 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128253A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ZA883232B (en) * | 1987-05-06 | 1989-07-26 | Dowd Research Pty Ltd O | Packet switches,switching methods,protocols and networks |
-
1984
- 1984-07-18 JP JP14916884A patent/JPS6128253A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6128253A (ja) | 1986-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61212940A (ja) | マルチネツトワ−クシステムのデ−タ伝送方法 | |
| JPH08116348A (ja) | 高速通信装置 | |
| US6192409B1 (en) | X.25 network connection for X.25 protocol communication used in a full electronic switching system | |
| JPS59114941A (ja) | プログラマブルコントロ−ラ | |
| WO2001050216A2 (en) | Communication bus for a multi-processor system | |
| JPS6128253A (ja) | デ−タ伝送方式 | |
| JPS626361A (ja) | 複数プロセツサ間デ−タ転送方式 | |
| KR100227335B1 (ko) | 다수 시스템 사이의 데이타 전달방법 | |
| JPH01129548A (ja) | 通信制御装置 | |
| CN100456273C (zh) | PCI-Express通信系统及其通信方法 | |
| JPS63269643A (ja) | 端末制御装置 | |
| JPH05324545A (ja) | バス制御装置 | |
| JPS589620B2 (ja) | 対等通信システム | |
| JPH036766A (ja) | マルチプロセッサ装置における同報通信方式 | |
| JPH03127203A (ja) | プログラマブルコントローラの通信方法 | |
| JPS62278843A (ja) | プロトコル変換装置 | |
| JPS6118240A (ja) | 時分割方向制御デ−タ通信方式 | |
| JPS6388928A (ja) | 情報伝送方式 | |
| JPS62133555A (ja) | Ｄｍａアドレス制御方式 | |
| WO1993022727A1 (en) | Multiprocessing system with multiple-channel communication | |
| JPH01133444A (ja) | システムバス制御装置 | |
| JPH10271127A (ja) | データ授受方式 | |
| JPH05296542A (ja) | 空気調和機の中継通信装置 | |
| JPS6119056B2 (ja) | ||
| JPS6143047A (ja) | デ−タ伝送のビジ−監視方式 |