JPH03127203A - プログラマブルコントローラの通信方法 - Google Patents
プログラマブルコントローラの通信方法Info
- Publication number
- JPH03127203A JPH03127203A JP1266531A JP26653189A JPH03127203A JP H03127203 A JPH03127203 A JP H03127203A JP 1266531 A JP1266531 A JP 1266531A JP 26653189 A JP26653189 A JP 26653189A JP H03127203 A JPH03127203 A JP H03127203A
- Authority
- JP
- Japan
- Prior art keywords
- message
- signal
- signals
- storage means
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Programmable Controllers (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラマブルコントローラの通信方法に関し
、詳しくは、10クラマブルコントローラとメツセージ
交換により通信を行う通信方法に関する。
、詳しくは、10クラマブルコントローラとメツセージ
交換により通信を行う通信方法に関する。
従来のプログラマブルコントローラと周辺機器の接続構
成を第4図に示す。
成を第4図に示す。
第4図において、プログラマブルコントローラの中でシ
ーケンスプログラムを実行する10セツサモジユール駒
とプロセッサモジュール渕から通信される接点情報を制
御対象機器へ転送するメツセージモジュール(入出力イ
ンターフェースモジュール)とが入出力インターフェー
ス54,619介してそれぞれバス接t5c”れている
。このバスはたとえば、外部アドレスバス71.M部デ
ータバス72゜外部制御バス(不図示)から構成される
。外部アドレスバス71は複数のアドレス信号組からな
り、外部データバス72を伝速される情報の入出力イン
タフェース61上の格納位置(アドレス)を指定する信
号を転送する。外部データバス72は、制御対象機器に
送信すべき情報信号(接点信号)およびメツセージモジ
ュール印に動作指示(メツセージを伝達)する制御信号
を転送する。制御バスは富I−ド/ライト信号、同期信
号等送受信に関わる指示信号を転送する。フ”ロセッサ
モジュール側印の入出力インタフェース馴はバススイッ
チとして機能し、中央演算処理袋ft(CPU)5xの
指示により70セツサ関内のバスと上記外部バスを接続
する。
ーケンスプログラムを実行する10セツサモジユール駒
とプロセッサモジュール渕から通信される接点情報を制
御対象機器へ転送するメツセージモジュール(入出力イ
ンターフェースモジュール)とが入出力インターフェー
ス54,619介してそれぞれバス接t5c”れている
。このバスはたとえば、外部アドレスバス71.M部デ
ータバス72゜外部制御バス(不図示)から構成される
。外部アドレスバス71は複数のアドレス信号組からな
り、外部データバス72を伝速される情報の入出力イン
タフェース61上の格納位置(アドレス)を指定する信
号を転送する。外部データバス72は、制御対象機器に
送信すべき情報信号(接点信号)およびメツセージモジ
ュール印に動作指示(メツセージを伝達)する制御信号
を転送する。制御バスは富I−ド/ライト信号、同期信
号等送受信に関わる指示信号を転送する。フ”ロセッサ
モジュール側印の入出力インタフェース馴はバススイッ
チとして機能し、中央演算処理袋ft(CPU)5xの
指示により70セツサ関内のバスと上記外部バスを接続
する。
メツセージモジュール1Fli160の入出力インター
フェース61は第5図のよつに、複数のレジスタZoo
。
フェース61は第5図のよつに、複数のレジスタZoo
。
101およびデコーダから構成され、制御バスのリード
ライト信号によりデータバス72上の情報信号を所定の
レジスタに書き込むか又は所定のレジスタから情報信号
を読出し、データバス72に出力する。このとき、デコ
ーダ102がアドレス信号を識別することにより読み書
き(アクセス)対象のレジスタを動作可能状態に設定す
る。上記レジスタには複数の一般情報用レジスタ100
と1個の制御信号格納用レジスタ101が設Cヶられて
いる。
ライト信号によりデータバス72上の情報信号を所定の
レジスタに書き込むか又は所定のレジスタから情報信号
を読出し、データバス72に出力する。このとき、デコ
ーダ102がアドレス信号を識別することにより読み書
き(アクセス)対象のレジスタを動作可能状態に設定す
る。上記レジスタには複数の一般情報用レジスタ100
と1個の制御信号格納用レジスタ101が設Cヶられて
いる。
このような構成においてプロセッサモジュール側印から
メツセージモジュール印へ情報信号を送信する手順を次
に説明する。
メツセージモジュール印へ情報信号を送信する手順を次
に説明する。
W、4図において、CPU51は入出力インタフェース
馴に対してバス接続の指示を行う。次に、制御レジスタ
101を指定するアドレス信号を内部アドレスバス馴に
出力し、同時に送信を行う旨のメツセージ信号を内部デ
ータバス団に出力する。また、ライト信号を内部制御バ
スに出力する。この結果、メツセージ信号がメツセージ
モジュールω内の制御データ用レジスタ101に畜き込
まれる。
馴に対してバス接続の指示を行う。次に、制御レジスタ
101を指定するアドレス信号を内部アドレスバス馴に
出力し、同時に送信を行う旨のメツセージ信号を内部デ
ータバス団に出力する。また、ライト信号を内部制御バ
スに出力する。この結果、メツセージ信号がメツセージ
モジュールω内の制御データ用レジスタ101に畜き込
まれる。
この書き込みに応答して通信制御回路63ではこのレジ
スタからメジセージ信号を読出して受信可能か否かを判
定し、判定結果を制御用レジスタ101に書き込む。一
定時間の後、CPU51はリード信号およびアドレス信
号を発生し、制御データ用レジスタ101から受信状態
の可否を示すメジセージ信号(ACK信号)を読出す。
スタからメジセージ信号を読出して受信可能か否かを判
定し、判定結果を制御用レジスタ101に書き込む。一
定時間の後、CPU51はリード信号およびアドレス信
号を発生し、制御データ用レジスタ101から受信状態
の可否を示すメジセージ信号(ACK信号)を読出す。
受信可のときには、CPU51は情報信号、アドレス信
号およびライト信号を更新的に発生することにより複数
の情報信号を対応のレジスタ100に書き込む。
号およびライト信号を更新的に発生することにより複数
の情報信号を対応のレジスタ100に書き込む。
通信制御回路63では情報信号の送信の終了を待って、
−数情報用レジスタ100から読出した情報信号を入出
力インタフェース62を介して制御対象機器へ送信する
。入出力インタフェース62では情報信号のレベル変換
を行う。なお、他の信号伝送方式に変換して信号出力す
る入出力インターフェース62も知られている。このよ
うなプロセッサモジュール印とメツセージモジュール印
との間において、送信されるメジセージ信号には受信確
認用信号、データおよび信号線の異常の有無を確認する
ための信号、送信終了指示信号等複数のメツセージ信号
が用いられている。これらのメジセージ信号はピクトコ
ードを特定のものとすることによりその内容を表し、制
御データ用レジスタ101を共用する他の制御信号や一
般情報信号との違いを識別するようにしている。
−数情報用レジスタ100から読出した情報信号を入出
力インタフェース62を介して制御対象機器へ送信する
。入出力インタフェース62では情報信号のレベル変換
を行う。なお、他の信号伝送方式に変換して信号出力す
る入出力インターフェース62も知られている。このよ
うなプロセッサモジュール印とメツセージモジュール印
との間において、送信されるメジセージ信号には受信確
認用信号、データおよび信号線の異常の有無を確認する
ための信号、送信終了指示信号等複数のメツセージ信号
が用いられている。これらのメジセージ信号はピクトコ
ードを特定のものとすることによりその内容を表し、制
御データ用レジスタ101を共用する他の制御信号や一
般情報信号との違いを識別するようにしている。
〔発明が解決しようとする!4!題〕
しかしながら、従来この種の10グラマプルコントロー
ラの通信方法では複数のメジセージ信号やその他の制御
信号を、データバスを利用して転送するので、情報の種
類の識別のために、2種類の制御信号について同一のコ
ードを使用することができない。その結果、メツセージ
信号のa類を多く設ける程、他の信号の数は減らさなけ
ればならないという不具合があった。
ラの通信方法では複数のメジセージ信号やその他の制御
信号を、データバスを利用して転送するので、情報の種
類の識別のために、2種類の制御信号について同一のコ
ードを使用することができない。その結果、メツセージ
信号のa類を多く設ける程、他の信号の数は減らさなけ
ればならないという不具合があった。
このような不具合を解消するために、メツセージ信号の
迷信順を固定し、メツセージ信号の立置によりメジセー
ジ信号を示す通信方法も提案されている。しかしながら
、この通信方法ではメツセージ信号の送信順を可変とし
たり、メソセージ信号のみの送信ができない。この結果
、たとえば信号線の異常確認を行いたい場合、意味を持
たない情報信号をも同時に作成しなければならず、送信
処理時間が長くなるという不具合がこの通信方法にはあ
った。
迷信順を固定し、メツセージ信号の立置によりメジセー
ジ信号を示す通信方法も提案されている。しかしながら
、この通信方法ではメツセージ信号の送信順を可変とし
たり、メソセージ信号のみの送信ができない。この結果
、たとえば信号線の異常確認を行いたい場合、意味を持
たない情報信号をも同時に作成しなければならず、送信
処理時間が長くなるという不具合がこの通信方法にはあ
った。
そこで本発明の目的は、上述の点に鑑みて、同一コード
を用いてメジセージ信号と他の制御信号を送信可能で、
かつ、任意のタイミングで送信することが可能なプロク
ラマブルコントローラの通借方法を提供することにある
。
を用いてメジセージ信号と他の制御信号を送信可能で、
かつ、任意のタイミングで送信することが可能なプロク
ラマブルコントローラの通借方法を提供することにある
。
このような目的を達成するために本発明は、プログラマ
ブルコントローラ本体とその周辺機器との間でメツセー
ジ交換を行うことにより一般情報1g号の迭受信を行う
7゛ログラマブルコントローラの通信方法において、前
記周辺機器に一般情報信号用の第1記憶手段および前記
メツセージ交換にのみ用いるメツセージ信号用の第2記
憶手段を設け、前記フ゛ログラマブルコントローラ本体
は、前記第1記憶手段および第2記憶手段をアドレス指
定することにより選択し、当該選択した記憶手段に、対
応する信号の読出し又は書き込みを行ない、前記周辺機
器は、前記第2記憶手段に格納されたメツセージ交換号
を読出し識別し、当該識別したメツセージ信号に対応す
る応答信号第2記憶手段に書き込むことを特徴とする。
ブルコントローラ本体とその周辺機器との間でメツセー
ジ交換を行うことにより一般情報1g号の迭受信を行う
7゛ログラマブルコントローラの通信方法において、前
記周辺機器に一般情報信号用の第1記憶手段および前記
メツセージ交換にのみ用いるメツセージ信号用の第2記
憶手段を設け、前記フ゛ログラマブルコントローラ本体
は、前記第1記憶手段および第2記憶手段をアドレス指
定することにより選択し、当該選択した記憶手段に、対
応する信号の読出し又は書き込みを行ない、前記周辺機
器は、前記第2記憶手段に格納されたメツセージ交換号
を読出し識別し、当該識別したメツセージ信号に対応す
る応答信号第2記憶手段に書き込むことを特徴とする。
さらに、本発明の第2紀憶手段は前記プログラマブルコ
ントローラ本体からのメンセージ信号を受信記憶する受
信用記憶部と、前記10グラマプルコントローラ本体へ
応答送信する応答信号を記憶する送信用記憶部とヲ具工
、前記プログラマブルコントローラ本体は前記受信用記
憶部にメツセージ信号を書き込んだ後、前記受信用記憶
部の応答信号を読出すことを特徴とする。
ントローラ本体からのメンセージ信号を受信記憶する受
信用記憶部と、前記10グラマプルコントローラ本体へ
応答送信する応答信号を記憶する送信用記憶部とヲ具工
、前記プログラマブルコントローラ本体は前記受信用記
憶部にメツセージ信号を書き込んだ後、前記受信用記憶
部の応答信号を読出すことを特徴とする。
〔作用コ
ベ発明では、メツセージ16号送受信用の記憶手段を別
速設けること;こより、メツセージ信号と一役情報信号
に同一コードを使用してもその情報を格納する記憶手段
が異なる。こθ)ため、周辺!・1器側では一役情報信
号とメツセージ信号との違いを1識別する必要がなく、
また、10グラマプルコントローラ本体側ではメンセー
ジ信号と一般1゛#報用の信号を別個に通信できるので
、メンセージ信号をff:意所望のタイミンクで送信す
ることができる。
速設けること;こより、メツセージ信号と一役情報信号
に同一コードを使用してもその情報を格納する記憶手段
が異なる。こθ)ため、周辺!・1器側では一役情報信
号とメツセージ信号との違いを1識別する必要がなく、
また、10グラマプルコントローラ本体側ではメンセー
ジ信号と一般1゛#報用の信号を別個に通信できるので
、メンセージ信号をff:意所望のタイミンクで送信す
ることができる。
また、第2記憶手段を通信用記憶部と受信用記憶部に分
割することにより、メツセージ信号においても同一コー
ドを用いて送信メンセージ信号と応答(メツセージ)信
号に意味の違いを持たせることができる。
割することにより、メツセージ信号においても同一コー
ドを用いて送信メンセージ信号と応答(メツセージ)信
号に意味の違いを持たせることができる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
本実施例のフロセッサモジュールとメツセージモジュー
ルとの通信に際し、装置′uc或は第4図および第5区
に示す回路構成とほぼ同様のものを使用することができ
るので、本発明と促米例との相追点についてQ)み説明
する。
ルとの通信に際し、装置′uc或は第4図および第5区
に示す回路構成とほぼ同様のものを使用することができ
るので、本発明と促米例との相追点についてQ)み説明
する。
箒1図は入出力インターフェース61のアドレス構成を
示す。
示す。
第1図において、入出力インターフェース61の複数の
レジスタにはIf □ II〜11311のアドレスが
割り狛てられており、アドレスIf OIf〜I+ 2
5 ’lが一般情報信号用、アドレスI’ 26 II
〜l’ 2911が制御信号用に分割されている。
レジスタにはIf □ II〜11311のアドレスが
割り狛てられており、アドレスIf OIf〜I+ 2
5 ’lが一般情報信号用、アドレスI’ 26 II
〜l’ 2911が制御信号用に分割されている。
アドレスあはメツセージモジュール印からフ”ロセクサ
モシュール加に送信すべき特定の制御信号。
モシュール加に送信すべき特定の制御信号。
本ν11においては通信用メツセージ信号を格納する領
域である。
域である。
アドレス部は70セプサモジー−ル力から受信する特定
の制御信号9本例においては通信用メツセージ信号であ
る。
の制御信号9本例においては通信用メツセージ信号であ
る。
アドレス団は送信すべき他の制御信号を格納する領域で
あり、アドレス四は受信すべき他の制御信号を格納する
領域である。
あり、アドレス四は受信すべき他の制御信号を格納する
領域である。
次に本発明実施例におけるプロセッサモジーール504
こ対してメツセージモジュールから送信する通信手順を
第2図および第3区を用いて説明する。
こ対してメツセージモジュールから送信する通信手順を
第2図および第3区を用いて説明する。
第2図および第3図は本発明実施例のメツセージ信号の
種類オよびそのコードフォーマットを示す。
種類オよびそのコードフォーマットを示す。
フ”ロセ、サモジュールのCPU51はメツセージモジ
ュール関門の受信用特定制御データレジスタ42(アド
レスl+2711 )を指定し、通信開始を指すメツセ
ージ信号1’ 11000000 ” (ピクトコード
iごついて第2区参照)を書き込む。
ュール関門の受信用特定制御データレジスタ42(アド
レスl+2711 )を指定し、通信開始を指すメツセ
ージ信号1’ 11000000 ” (ピクトコード
iごついて第2区参照)を書き込む。
メツセージモジュール52の通信ff1lJ御回路63
ではこの書き込みに応答して送信用特定制御レジスタ4
1に受信可能および信号線およびデータの異常無しを示
す応答のメツセージ信号”11110000” (ビッ
トコードについては第3図参照)を書き込む。
ではこの書き込みに応答して送信用特定制御レジスタ4
1に受信可能および信号線およびデータの異常無しを示
す応答のメツセージ信号”11110000” (ビッ
トコードについては第3図参照)を書き込む。
一定時間後にプロセッサモジュール印のCP U51が
送信用特定制御レジスタ41からの応答メツセージを読
出す。CP U 51はメツセージモジュール印が受信
可能であることを確認した後、一般データ用レジスタ群
40のアドレスII □ II〜112511に接点信
号を順次書き込む。接点信号の舎さ込みが終了すると、
CPU51は通信の終了を示すメツセージ信号を受信用
特定データ制御データレジスタ42に書き込む。メツセ
ージ七ジェールωの通信制御回路63はこの誉き込みに
応じて受信内容を細別した後、応答メツセージ信号を送
信用特定制御レジスタ41に薔き込み受信処理を終了す
る。また10セ、サモジュール駒のCP U、51側で
もこの応答信号に応じて送信処理を終了する。
送信用特定制御レジスタ41からの応答メツセージを読
出す。CP U 51はメツセージモジュール印が受信
可能であることを確認した後、一般データ用レジスタ群
40のアドレスII □ II〜112511に接点信
号を順次書き込む。接点信号の舎さ込みが終了すると、
CPU51は通信の終了を示すメツセージ信号を受信用
特定データ制御データレジスタ42に書き込む。メツセ
ージ七ジェールωの通信制御回路63はこの誉き込みに
応じて受信内容を細別した後、応答メツセージ信号を送
信用特定制御レジスタ41に薔き込み受信処理を終了す
る。また10セ、サモジュール駒のCP U、51側で
もこの応答信号に応じて送信処理を終了する。
なお、上述のメツセージ信号以外の送信用制御データ、
受信用制御データや、アドレスの指定のない情報信号の
送受信については従来、同様レジスタ42 、44を用
いて送受信を行う。
受信用制御データや、アドレスの指定のない情報信号の
送受信については従来、同様レジスタ42 、44を用
いて送受信を行う。
以上、説明したように本実施例ではメツセージ信号を専
用に格納しておくレジスタ41 、42を別途設け、情
報信号の格納位置を指定することにより一般データ信号
とメツセージ信号を識別する。このため、一般用データ
信号およびメツセージ信号に同一のビットコードを使用
しても問題がなくなる。
用に格納しておくレジスタ41 、42を別途設け、情
報信号の格納位置を指定することにより一般データ信号
とメツセージ信号を識別する。このため、一般用データ
信号およびメツセージ信号に同一のビットコードを使用
しても問題がなくなる。
さらに本実施例では受(M用メツセージ信号のレジスタ
41と送信用(応答用)メツセージ信号のレジスタ42
とを別個に設けているので、メツセージ信号においても
送信用と受信J■」とに同一のビットコードを用いても
異なった意味を持たせることができる。
41と送信用(応答用)メツセージ信号のレジスタ42
とを別個に設けているので、メツセージ信号においても
送信用と受信J■」とに同一のビットコードを用いても
異なった意味を持たせることができる。
サラニ、メツセージモジュール6Ll側の通信1〃1j
御回路63は受信用レジスタ42 、44への信号を書
き込みを監視しておけばよく、従来例のように受信信号
のtillの職別処理を行う必要かないので、受信処理
時間が短縮化される。また、フロセッサモジ島−ル5(
l IJでは任意のタイミングでメツセージ信号を送る
ことが可能となる。
御回路63は受信用レジスタ42 、44への信号を書
き込みを監視しておけばよく、従来例のように受信信号
のtillの職別処理を行う必要かないので、受信処理
時間が短縮化される。また、フロセッサモジ島−ル5(
l IJでは任意のタイミングでメツセージ信号を送る
ことが可能となる。
なお1本実施例ではメツセージモジュールωの入出力イ
ンターフェース61をレジスタにより構成下る例を示し
たが、ランダムアクセスメモリ(RaM ) 。
ンターフェース61をレジスタにより構成下る例を示し
たが、ランダムアクセスメモリ(RaM ) 。
ラッチ回路を用いてもよく、送受信するデータのビット
構成により所望の記憶素子を用いるとよい。
構成により所望の記憶素子を用いるとよい。
また、本実施例ではメツセージ信号の格納用レジスタと
して迷信用と受信用に分けているがメ。
して迷信用と受信用に分けているがメ。
セージ信号のm、%llが少ないときは1個のレジスタ
で速受(Jを行ってもよい。この場合は、送信用と受信
用のピクトコードを同一コードで違う意味を打たせるこ
とはできなくなる。
で速受(Jを行ってもよい。この場合は、送信用と受信
用のピクトコードを同一コードで違う意味を打たせるこ
とはできなくなる。
さらに、本実m例で周辺機器として情報の入出力勘作を
行うメツセージモジュールを例に挙げたが、メツセージ
通信を行う機器、たとえばプログラミング4felil
やプログラマブルコントローラの制御対象機器に本発明
を通用可能なことは言うまでもない。
行うメツセージモジュールを例に挙げたが、メツセージ
通信を行う機器、たとえばプログラミング4felil
やプログラマブルコントローラの制御対象機器に本発明
を通用可能なことは言うまでもない。
以上説明したように本発明によれば、同がコードを用い
てA植の信号を送信することができ、かつ、これら信号
の送信タイミングに何等の制約を受けることがないので
、メツセージ交換および一般情報信号の伝送に必要な信
号線を減少することが可能であり、また、第1記憶手段
、第2記憶手段にそれぞれ、メツセージ信号および一般
情報信号が格納されるので、周辺機器側で信号の種類の
識別を行うが必要がなく、以て、受信処理時間が短縮化
されるという効果が得られる。
てA植の信号を送信することができ、かつ、これら信号
の送信タイミングに何等の制約を受けることがないので
、メツセージ交換および一般情報信号の伝送に必要な信
号線を減少することが可能であり、また、第1記憶手段
、第2記憶手段にそれぞれ、メツセージ信号および一般
情報信号が格納されるので、周辺機器側で信号の種類の
識別を行うが必要がなく、以て、受信処理時間が短縮化
されるという効果が得られる。
第1図は本発明実施例のメツセージモジュールの入出力
インターフェースにおけるアドレス構成を示す説明図、
第2図は本発明実施例の70セ。 サモジ、−ルの送信メツセージのフォーマットを示す説
明図、第3図は本発明実施例の10セ、サモジュールの
受信メツセージのフォーマットを示す説明図、第4図は
従来例の接続構成を示すブロック図、第5図は従来例の
入出力インターフェース61の回路構成を示すブロック
図である。 却:プロセッサモジエール、51:CPU。 54.61:入出力インターフェース、63=通信制御
回路、100ニ一般情報用レジスタ、101:制御デー
タ用レジスタ。 第 (2) 7バイト(εビ、7ト) 篤2 図 名 四
インターフェースにおけるアドレス構成を示す説明図、
第2図は本発明実施例の70セ。 サモジ、−ルの送信メツセージのフォーマットを示す説
明図、第3図は本発明実施例の10セ、サモジュールの
受信メツセージのフォーマットを示す説明図、第4図は
従来例の接続構成を示すブロック図、第5図は従来例の
入出力インターフェース61の回路構成を示すブロック
図である。 却:プロセッサモジエール、51:CPU。 54.61:入出力インターフェース、63=通信制御
回路、100ニ一般情報用レジスタ、101:制御デー
タ用レジスタ。 第 (2) 7バイト(εビ、7ト) 篤2 図 名 四
Claims (1)
- 1)プログラマブルコントローラ本体とその周辺機器と
の間でメッセージ交換を行うことにより一般情報信号の
送受信を行うプログラマブルコントローラの通信方法に
おいて、前記周辺機器に一般情報信号用の第1記憶手段
および前記メッセージ交換にのみ用いるメッセージ信号
用の第2記憶手段を設け、前記プログラマブルコントロ
ーラ本体は、前記第1記憶手段および前記第2記憶手段
をアドレス指定することにより選択し、当該選択した記
憶手段に対応する信号の読出し又は書き込みを行ない、
前記周辺機器は、前記第2記憶手段に格納されたメッセ
ージ信号を読出して識別し、当該識別したメッセージ信
号に対応する応答信号を前記第2記憶手段に書込むこと
を特徴とするプログラマブルコントローラの通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266531A JP2576236B2 (ja) | 1989-10-13 | 1989-10-13 | プログラマブルコントローラの通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266531A JP2576236B2 (ja) | 1989-10-13 | 1989-10-13 | プログラマブルコントローラの通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127203A true JPH03127203A (ja) | 1991-05-30 |
| JP2576236B2 JP2576236B2 (ja) | 1997-01-29 |
Family
ID=17432174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1266531A Expired - Lifetime JP2576236B2 (ja) | 1989-10-13 | 1989-10-13 | プログラマブルコントローラの通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576236B2 (ja) |
-
1989
- 1989-10-13 JP JP1266531A patent/JP2576236B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2576236B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255760A (ja) | 制御システム | |
| KR20010091900A (ko) | 비동기 및 동기 프로토콜을 갖는 멀티-포트로된 메모리 | |
| JP3659481B2 (ja) | Plc用表示システムおよびplcと表示器とのデータ通信方法 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| US6442643B1 (en) | System and method for resolving data transfer incompatibilities between PCI and Non-PCI buses | |
| JPH0471060A (ja) | 半導体集積回路 | |
| JP2546901B2 (ja) | 通信制御装置 | |
| JPS6217879Y2 (ja) | ||
| TWI247997B (en) | Serial and parallel interchange circuit system for addressing data | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPS6367702B2 (ja) | ||
| JPS608949A (ja) | 汎用インタ−フエ−スバスアナライザ | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| KR890702154A (ko) | 컴퓨터 주변장치 제어기 | |
| JP2830802B2 (ja) | Atmクロスコネクト装置 | |
| CN114020493A (zh) | 一种数据分享的方法、装置及系统 | |
| JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
| JPH04107595A (ja) | 表示システム | |
| JPH01133444A (ja) | システムバス制御装置 | |
| JPH0521377B2 (ja) | ||
| JPS61120262A (ja) | メモリ間インテリジエントdma制御装置 | |
| JPH036766A (ja) | マルチプロセッサ装置における同報通信方式 | |
| JPH0259845A (ja) | 通信制御回路 | |
| JPH04102957A (ja) | データ通信方式 | |
| JP2000101587A (ja) | Atm装置およびatm物理レイヤ制御処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |