JPH0521468U - 回路基板 - Google Patents

Abstract

(57)【要約】 【目的】 基板上に形成された抵抗体にクラックが生じ
にくい厚膜回路基板を提供する。 【構成】 回路基板は、表面に厚膜導体パターン２が形
成されたガラスセラミック基板本体１と、前記厚膜導体
パターン２に接続されるように前記ガラスセラミック基
板本体１上に形成され、かつ前記ガラスセラミック基板
本体１よりも熱膨張係数が大きい抵抗体３とを備えてい
る。厚膜導体パターン２はガラスセラミック基板本体１
上に金属ペーストを塗布して焼成されたもので、導体パ
ターン２の膜厚は３〜９μｍである。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、回路基板、特に、基板本体上に抵抗体が配置された厚膜回路基板に 関する。

【０００２】

【従来の技術】

従来の厚膜回路基板として、単層または多層のセラミック基板の表面に形成さ れた導体パターンと、互いに間隔を隔てて対向する導体パターンの端部上に跨が って形成された抵抗体とを有するものがある。図５に、そのような導体パターン ２１の端部及び抵抗体３１を示す。

【０００３】 導体パターン２１は、基板本体２０上に金属ペーストを塗布し焼成して形成さ れたものであり、厚みは通常１２μｍ程度に設定される。抵抗体３１は、抵抗体 ペーストを導体パターン２１の端部に跨がるように塗布し、焼成して形成された ものである。

【０００４】

【考案が解決しようとする課題】

前記従来の厚膜回路基板においては、抵抗体３１が焼結してバルク状態になっ た後、温度が下がりだすと抵抗体３１が収縮する。このとき、基板本体２０の熱 膨張率が抵抗体３１の熱膨張率より一般に小さいので、抵抗体３１には図５に示 す矢印方向の応力が生じる。すると、抵抗体３１は強度が弱いので、図５で示す Ａ点に応力が集中して微小なクラックが生じる。抵抗体３１にクラックが生じる と、所望の抵抗値が得られなくなる。

【０００５】 また、最近では厚膜回路基板の高密度化要求に応えるために、基板本体２０上 に直接ＩＣチップを実装する構成が採用されている。その場合には、ＩＣチップ と熱膨張率を合わすために、基板本体２０として熱膨張率の低いガラスセラミッ ク基板やムライト基板が使用される。これらの基板本体２０においては、抵抗体 ３１の熱膨張率よりはるかに小さい熱膨張率を有することになるので、収縮時に 発生する応力がさらに大きくなり、抵抗体３１にクラックがより生じやすくなる 。

【０００６】 本考案の目的は、抵抗体にクラックが生じにくい厚膜回路基板を提供すること にある。

【０００７】

【課題を解決するための手段】

本考案に係る回路基板は表面に厚膜導体パターンが形成されたガラスセラミッ ク基板と、前記パターンに接続されるように前記基板上に形成され、かつ前記基 板よりも熱膨張係数が大きい抵抗体とを備えている。導体パターンは基板本体上 に金属ペーストを塗布して焼成されたもので、導体パターンの膜厚は３〜９μｍ である。

【０００８】

【作用】

本考案に係る厚膜回路基板では、抵抗体と接触する導体パターンの膜厚が従来 より薄くなっている。このため抵抗体の端部は膜厚が相対的に厚くなる。また、 導体パターンの膜厚が薄いので、導体パターンの基板側部分と表面側部分との間 の熱収縮量の差が小さい。したがって、抵抗体の焼成時に、収縮する抵抗体に大 きな応力が集中しなくなり、抵抗体にクラックが生じにくくなる。

【０００９】

【実施例】

図１，図２及び図３は、本考案の一実施例としての厚膜回路基板を示している 。 図において、この厚膜回路基板のガラスセラミック基板本体１は、薄板状の部 材であり、熱膨張係数が３〜６×１０^-6／℃程度である。ガラスセラミック基板 本体１上には、銅等の導体パターン２と、間隔を隔てて対向する導体パターン２ の端部上に跨がるように形成された抵抗体３とが形成されている。

【００１０】 なお、ガラスセラミック本体１の熱膨張係数が３〜６×１０^-6／℃程度（例え ば４×１０^-6／℃）であるのに対し、抵抗体３の熱膨張係数が７×１０^-6／℃程 度であり、抵抗体３の係数が大変大きくなっている。導体パターン２の熱膨張係 数は、例えば１７×１０^-6／℃である。また、導体パターン２の膜厚は３〜９μ ｍ、より好ましくは４〜７μｍである。そして、抵抗体３の膜厚は６〜１５μｍ 、より好ましくは８〜１２μｍである。

【００１１】 次に、前記厚膜回路基板の製造方法について説明する。最初にガラスセラミッ クのグリーンシートを積層化し、得られた積層体を焼成してガラスセラミック基 板本体１を得る。このガラスセラミック基板本体１の表面に、たとえばスクリー ン印刷により、配線パターン用の導電性材料を配置して焼成する。 次に、抵抗体３の材料である抵抗体ペーストを、基板本体１上にかつ導体パタ ーン２の端部に跨がるように配置して焼成する。焼成の際、抵抗体３は焼結しバ ルク状態となる。そして温度が下がりだすと、抵抗体３は収縮を始める。このと き抵抗体３は前記の各材料の熱膨張率の差により各部の応力が集中するＡ点にお いて、下記の式（１）に示された力Ｆの大きさの程度によりクラックを生じる。

【００１２】

【数１】

【００１３】 上式において、Δｔは降温時の温度変化量、α_R は抵抗体の熱膨張係数、α_S はガラスセラミック基板の熱膨張係数、α_C は導体パターンの熱膨張係数である 。Ｋは導体パターン２の膜厚に応じて変化する係数であり、導体パターン２が薄 くなると小さくなる関係にある。 なお、導体パターン２とガラスセラミック基板本体１との境界面において、導 体パターン２は、ガラスセラミック基板本体１を形成するガラス成分と強固に固 着しており、導体パターン２を形成する銅の延性もあり、降温時においてもガラ スセラミック基板本体１と同一の収縮をするので、導体パターン２とガラスセラ ミック基板本体１間の熱収縮における関係は考慮しなくも良い。

【００１４】 式（１）において、導体パターン２の膜厚が薄くなると（９μｍ程度以下）係 数Ｋは小さくなるので、式（１）の第２項の値が小さくなる。この結果、抵抗体 ３の受ける力Ｆが小さくなって、抵抗体３にはクラックが生じにくくなる。 導体パターン２が薄くなると係数Ｋが小さくなるのは、次の理由によると考え られる。

【００１５】 図４に示すように、導体パターン２のガラスセラミック基板１側部分はガラス セラミック基板１に密着しているので、ガラスセラミック基板１と同一の収縮を する。一方、導体パターン２の上面側部分はガラスセラミック基板１からの規制 を強く受けず、導体パターン２本体の収縮をする傾向が強くなる。したがって、 導体パターン２のガラスセラミック基板１側部分と上面側部分との間には収縮差 ｌが生じる。この差ｌは、導体パターン２の膜厚に応じて変化し、膜厚が薄くな れば小さくなる。係数Ｋと収縮差ｌとの間には強い相関があり、その結果膜厚と 係数Ｋとの間に強い相関が生じる。

【００１６】 なお、係数Ｋが充分小さくなって発生する応力が小さくなり、抵抗体３のクラ ック発生を実質的に防止できるようになるのは、本考案者の検討結果によれば、 導体パターン２が９μｍ以下のときであった。但し、導体パターン２が３μｍ以 下となれば断線の問題が生じるので、導体パターン２の膜厚の範囲は３〜９μｍ が好ましい。

【００１７】 本実施例においては、導体パターン２の抵抗体３と接触する部分の膜厚が３〜 ９μｍであり、従来より薄く形成されているので、抵抗体３には大きな応力が生 じず、抵抗体３にはクラックが生じにくくなる。この結果、熱膨張率の小さいガ ラスセラミック基板本体１上に、一般的な抵抗体ペーストを使用した熱膨張率の 大きい抵抗体３を形成することが可能となり、安定した所望の抵抗値を示す安価 な回路基板を得ることができる。 〔実験例〕 熱膨張率が５．５×１０^-6／℃のガラスセラミック多層基板上にデュポン社の Ｎｏ．９１５３からなる銅ペーストを４００メッシュのメッシュスクリーンで印 刷し、Ｎ₂ ガス中で９００℃で１時間焼成した。さらに、デュポン社のＮｏ．６ ４００からなる抵抗体ペーストを３００メッシュのメッシュスクリーンで印刷し 、Ｎ₂ ガス中で９００℃で１時間焼成した。導体パターンの膜厚を変化させ、ク ラックの発生を目視で検査した結果を表１に示す。

【００１８】

【表１】

【００１９】 表１から明らかなように導体パターンの膜厚を９μｍ以下に設定すれば、クラ ックの発生を抑えることができる。

【００２０】

【考案の効果】

本考案に係る厚膜回路基板では、導体パターンの膜厚が３〜９μｍに設定され ている。したがって、抵抗体の焼成後に温度が下降するときに大きな応力が生じ ず、抵抗体にクラックが生じにくくなる。

【図面の簡単な説明】

【図１】本考案の一実施例としての厚膜回路基板の斜視
概略図。

【図２】パターン端部及び抵抗体の平面図。

【図３】図２のIII −III 断面部分図。

【図４】図３の要部拡大図。

【図５】従来例の図３に相当する図。

【符号の説明】

１ ガラスセラミック基板本体 ２ 導体パターン ３ 抵抗体

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】表面に厚膜導体パターンが形成されたガラ
   スセラミック基板と、前記パターンに接続されるように
   前記基板上に形成されかつ前記基板よりも熱膨張係数が
   大きい抵抗体とを備えた回路基板において、 前記厚膜導体パターンの膜厚を３〜９μｍとしたことを
   特徴とする回路基板。