JPH0521590A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPH0521590A JPH0521590A JP17368191A JP17368191A JPH0521590A JP H0521590 A JPH0521590 A JP H0521590A JP 17368191 A JP17368191 A JP 17368191A JP 17368191 A JP17368191 A JP 17368191A JP H0521590 A JPH0521590 A JP H0521590A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- semiconductor single
- crystal plate
- groove
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 238000002955 isolation Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000013078 crystal Substances 0.000 claims abstract description 53
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000000926 separation method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 6
- 238000007796 conventional method Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 反りが小さく、素子形成可能域は広い誘電体
分離基板を得ることのできる方法を提供する。 【構成】 表面に分離用溝３が形成され溝形成面が絶縁
膜４で覆われた素子形成用半導体単結晶板２の前記溝形
成面の上に支持体用半導体単結晶板６を貼り合わせてお
いて、前記素子形成用半導体単結晶板２の溝形成面とは
反対の面を前記分離用溝３の底が露出するまで研磨する
ことにより、前記支持体の上に互いに電気的に絶縁分離
された複数の素子形成用半導体単結晶領域を現出させる
ようにする誘電体分離基板の製造方法。
分離基板を得ることのできる方法を提供する。 【構成】 表面に分離用溝３が形成され溝形成面が絶縁
膜４で覆われた素子形成用半導体単結晶板２の前記溝形
成面の上に支持体用半導体単結晶板６を貼り合わせてお
いて、前記素子形成用半導体単結晶板２の溝形成面とは
反対の面を前記分離用溝３の底が露出するまで研磨する
ことにより、前記支持体の上に互いに電気的に絶縁分離
された複数の素子形成用半導体単結晶領域を現出させる
ようにする誘電体分離基板の製造方法。
Description
【０００１】
【産業上の利用分野】この発明は、誘電体（絶縁層）分
離基板の製造方法に関する。
離基板の製造方法に関する。
【０００２】
【従来の技術】半導体装置製造用の誘電体分離基板（以
下、適宜「ＤＩ基板」と言う）は、互いに電気的に絶縁
分離された素子形成用半導体単結晶領域（以下、適宜
「半導体島状領域」と言う）が支持体上に複数設けられ
てなる構成になっている。従来、誘電体分離基板には反
りが大きいという問題があった。これは、支持体はポリ
シリコン（多結晶シリコン）であるのに対して半導体島
状領域は単結晶であって、形成材料が一方は多結晶で他
方は単結晶と性状の大きく相違するものであったからで
ある。
下、適宜「ＤＩ基板」と言う）は、互いに電気的に絶縁
分離された素子形成用半導体単結晶領域（以下、適宜
「半導体島状領域」と言う）が支持体上に複数設けられ
てなる構成になっている。従来、誘電体分離基板には反
りが大きいという問題があった。これは、支持体はポリ
シリコン（多結晶シリコン）であるのに対して半導体島
状領域は単結晶であって、形成材料が一方は多結晶で他
方は単結晶と性状の大きく相違するものであったからで
ある。
【０００３】そこで、以下のようにして、反りの少ない
誘電体分離基板を得る方法が提案されている。まず、図
８にみるように、２枚の半導体単結晶板８１，８２を絶
縁膜用の酸化膜８３を介して貼り合わせる。一方の半導
体単結晶板８１は素子形成用であり、他方の半導体単結
晶板８２は支持体用である。ついで、図９にみるよう
に、素子形成用の半導体単結晶板８１の表面を研磨し薄
くした後、図１０にみるように、素子形成用の半導体単
結晶板８１の残りの部分に酸化膜８３に達する分離用Ｖ
溝８４を異方性エッチングにより形成する。
誘電体分離基板を得る方法が提案されている。まず、図
８にみるように、２枚の半導体単結晶板８１，８２を絶
縁膜用の酸化膜８３を介して貼り合わせる。一方の半導
体単結晶板８１は素子形成用であり、他方の半導体単結
晶板８２は支持体用である。ついで、図９にみるよう
に、素子形成用の半導体単結晶板８１の表面を研磨し薄
くした後、図１０にみるように、素子形成用の半導体単
結晶板８１の残りの部分に酸化膜８３に達する分離用Ｖ
溝８４を異方性エッチングにより形成する。
【０００４】その後、図１１にみるように、Ｖ溝形成面
を絶縁膜用の酸化膜８５で覆ってから、図１２にみるよ
うに、ポリシリコンの埋立材８５でＶ溝８４を埋め立
て、最後に、図１３にみるように、Ｖ溝形成面側から研
磨して素子形成用半導体島状領域８１ａの表面を露出さ
せれば、ＤＩ基板８０が得られる。このＤＩ基板８０
は、素子形成用半導体島状領域８１ａが同じ性状の半導
体単結晶の支持体で支持される構成であるために反りが
少ない。
を絶縁膜用の酸化膜８５で覆ってから、図１２にみるよ
うに、ポリシリコンの埋立材８５でＶ溝８４を埋め立
て、最後に、図１３にみるように、Ｖ溝形成面側から研
磨して素子形成用半導体島状領域８１ａの表面を露出さ
せれば、ＤＩ基板８０が得られる。このＤＩ基板８０
は、素子形成用半導体島状領域８１ａが同じ性状の半導
体単結晶の支持体で支持される構成であるために反りが
少ない。
【０００５】
【発明が解決しようとする課題】しかしながら、上記誘
電体分離基板８０は、反りは小さいのであるが、素子形
成可能域も小さいという欠点がある。素子形成用半導体
島状領域８１ａの表面積（露出面の面積）が小さいので
ある。各半導体島状領域８１ａは、底が広くて表面が狭
くなる形状であるため、素子形成可能域を決める表面積
が狭くなってしまい、実用的とは言えないのである。
電体分離基板８０は、反りは小さいのであるが、素子形
成可能域も小さいという欠点がある。素子形成用半導体
島状領域８１ａの表面積（露出面の面積）が小さいので
ある。各半導体島状領域８１ａは、底が広くて表面が狭
くなる形状であるため、素子形成可能域を決める表面積
が狭くなってしまい、実用的とは言えないのである。
【０００６】この発明は、上記事情に鑑み、反りが小さ
く、素子形成可能域は広い誘電体分離基板を得ることの
できる方法を提供することを課題とする。
く、素子形成可能域は広い誘電体分離基板を得ることの
できる方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】前記課題を解決するた
め、この発明の誘電体分離基板の製造方法では、表面に
分離用溝が形成され溝形成面が絶縁膜で覆われた素子形
成用半導体単結晶板の前記溝形成面の上に支持体用半導
体単結晶板を貼り合わせておいて、前記素子形成用半導
体単結晶板の溝形成面とは反対の面を前記分離用溝の底
が露出するまで研磨することにより、前記支持体の上に
互いに電気的に絶縁分離された複数の素子形成用半導体
単結晶領域を現出させるようにしている。
め、この発明の誘電体分離基板の製造方法では、表面に
分離用溝が形成され溝形成面が絶縁膜で覆われた素子形
成用半導体単結晶板の前記溝形成面の上に支持体用半導
体単結晶板を貼り合わせておいて、前記素子形成用半導
体単結晶板の溝形成面とは反対の面を前記分離用溝の底
が露出するまで研磨することにより、前記支持体の上に
互いに電気的に絶縁分離された複数の素子形成用半導体
単結晶領域を現出させるようにしている。
【０００８】この発明では、普通、請求項２のように、
支持体用半導体単結晶板の溝を埋立材で埋めておいてか
ら、支持体用半導体単結晶板を貼り合わせる。通常、埋
立材の埋め跡を研磨して平らにしてから支持体用半導体
単結晶板を貼り合わせるようにする。また、支持体用半
導体単結晶板を貼り合わせる場合、張り合わせ面に酸化
膜を介在させる場合と介在させない場合とがある。後者
の酸化膜を介在させない場合は工程数が少なくて済むと
いう利点がある。
支持体用半導体単結晶板の溝を埋立材で埋めておいてか
ら、支持体用半導体単結晶板を貼り合わせる。通常、埋
立材の埋め跡を研磨して平らにしてから支持体用半導体
単結晶板を貼り合わせるようにする。また、支持体用半
導体単結晶板を貼り合わせる場合、張り合わせ面に酸化
膜を介在させる場合と介在させない場合とがある。後者
の酸化膜を介在させない場合は工程数が少なくて済むと
いう利点がある。
【０００９】この発明における素子形成用や支持体用の
半導体単結晶板としては、例えばシリコン単結晶板が用
いられ、埋立材としては、例えばポリシリコンが用いら
れるが、これらに限らないことは言うまでもない。
半導体単結晶板としては、例えばシリコン単結晶板が用
いられ、埋立材としては、例えばポリシリコンが用いら
れるが、これらに限らないことは言うまでもない。
【００１０】
【作用】この発明で得られるＤＩ基板は、半導体島状領
域と支持体が共に半導体単結晶と同じ性状の材料で出来
ているために反りが小さい。この発明で得られるＤＩ基
板は、各半導体島状領域が、表面側が広く底にいくほど
狭くなるという従来とは逆の形状であるため、素子形成
可能域を決める表面積が広く、これに伴って素子可能域
が拡がったのである。これは、この発明の方法では、溝
形成面（溝の開口のある面）と反対の面（溝の底が位置
する断面）が半導体島状領域の表面となるようＤＩ基板
を作製するからである。
域と支持体が共に半導体単結晶と同じ性状の材料で出来
ているために反りが小さい。この発明で得られるＤＩ基
板は、各半導体島状領域が、表面側が広く底にいくほど
狭くなるという従来とは逆の形状であるため、素子形成
可能域を決める表面積が広く、これに伴って素子可能域
が拡がったのである。これは、この発明の方法では、溝
形成面（溝の開口のある面）と反対の面（溝の底が位置
する断面）が半導体島状領域の表面となるようＤＩ基板
を作製するからである。
【００１１】すなわち、分離用溝は表面から底に向かう
に従って狭くなっており、溝形成面（溝の開口のある
面）と反対の面（溝の底が位置する断面）との間で、素
子形成可能域となる半導体単結晶の占める面積を比較す
ると、後者の方が広い。それで、後者の溝形成面と反対
の面が半導体島状領域の表面となるように研磨する場合
は、後者の溝形成面が半導体島状領域の表面となるよう
に研磨していた従来の場合に比べ、素子形成可能域とな
る半導体単結晶域が広く、その結果、素子形成可能域が
拡がることとなったのである。
に従って狭くなっており、溝形成面（溝の開口のある
面）と反対の面（溝の底が位置する断面）との間で、素
子形成可能域となる半導体単結晶の占める面積を比較す
ると、後者の方が広い。それで、後者の溝形成面と反対
の面が半導体島状領域の表面となるように研磨する場合
は、後者の溝形成面が半導体島状領域の表面となるよう
に研磨していた従来の場合に比べ、素子形成可能域とな
る半導体単結晶域が広く、その結果、素子形成可能域が
拡がることとなったのである。
【００１２】
【実施例】以下、この発明の実施例の一例で誘電体分離
基板を作製する時の様子を図面を参照しながら詳しく説
明する。勿論、この発明は下記の実施例に限らない。 −実施例１− 実施例１では以下のようにしてＤＩ基板を得た。
基板を作製する時の様子を図面を参照しながら詳しく説
明する。勿論、この発明は下記の実施例に限らない。 −実施例１− 実施例１では以下のようにしてＤＩ基板を得た。
【００１３】まず、図２に示す素子形成用の半導体単結
晶板２、すなわち、表面に分離用Ｖ溝３が形成され溝形
成面が絶縁層４で覆われた単結晶板２を、以下のように
して準備する。最初に、半導体単結晶板２の片面に、図
１にみるように、異方性エッチングで分離用Ｖ溝３を形
成し、ついで、半導体単結晶板２のＶ溝形成面を絶縁膜
用の酸化膜（例えば、ＳｉＯ2 膜）４で覆うのである。
晶板２、すなわち、表面に分離用Ｖ溝３が形成され溝形
成面が絶縁層４で覆われた単結晶板２を、以下のように
して準備する。最初に、半導体単結晶板２の片面に、図
１にみるように、異方性エッチングで分離用Ｖ溝３を形
成し、ついで、半導体単結晶板２のＶ溝形成面を絶縁膜
用の酸化膜（例えば、ＳｉＯ2 膜）４で覆うのである。
【００１４】つぎに、図３にみるように、ポリシリコン
（埋立材５）を堆積しＶ溝３を埋めてから埋め跡を研磨
して平らにする。そして、その上に支持体用の半導体単
結晶板を張り合わせる。すなわち、図４にみるように、
酸化膜（例えば、ＳｉＯ2 膜）７を介して支持体用の半
導体単結晶板６を貼り合わせるのである。酸化膜を埋立
材の表面と支持体用の半導体単結晶板の張り合わせ側表
面の両方もしくは片方に予め形成しておいて接合するよ
うにする。
（埋立材５）を堆積しＶ溝３を埋めてから埋め跡を研磨
して平らにする。そして、その上に支持体用の半導体単
結晶板を張り合わせる。すなわち、図４にみるように、
酸化膜（例えば、ＳｉＯ2 膜）７を介して支持体用の半
導体単結晶板６を貼り合わせるのである。酸化膜を埋立
材の表面と支持体用の半導体単結晶板の張り合わせ側表
面の両方もしくは片方に予め形成しておいて接合するよ
うにする。
【００１５】最後に、図５にみるように、素子形成用の
半導体単結晶板２の裏面（分離用溝形成面と反対の面）
側から分離用Ｖ溝３の底が露出するまで研磨すれば、Ｄ
Ｉ基板１が得られる。得られたＤＩ基板１では互いに電
気的に絶縁分離された半導体島状領域１ａ・・・複数が
支持体上に現出している。各半導体島状領域１ａは表面
側が底側より大きい形状をしており、素子形成可能域が
広くなっている。勿論、半導体島状領域１ａと支持体は
同じ半導体単結晶で出来ており、反りが少ないことは言
うまでもない。
半導体単結晶板２の裏面（分離用溝形成面と反対の面）
側から分離用Ｖ溝３の底が露出するまで研磨すれば、Ｄ
Ｉ基板１が得られる。得られたＤＩ基板１では互いに電
気的に絶縁分離された半導体島状領域１ａ・・・複数が
支持体上に現出している。各半導体島状領域１ａは表面
側が底側より大きい形状をしており、素子形成可能域が
広くなっている。勿論、半導体島状領域１ａと支持体は
同じ半導体単結晶で出来ており、反りが少ないことは言
うまでもない。
【００１６】−実施例２−
実施例２では、実施例１と同様、図１〜３にみるように
して、素子形成用の半導体単結晶板２のＶ溝３を埋立材
５で埋めてから埋め跡を研磨して平らにしておいて、つ
ぎに、実施例１とは異なり、図６にみるように、酸化膜
を介さずに支持体用の半導体単結晶板６を埋立材５に直
に貼り合わせる。
して、素子形成用の半導体単結晶板２のＶ溝３を埋立材
５で埋めてから埋め跡を研磨して平らにしておいて、つ
ぎに、実施例１とは異なり、図６にみるように、酸化膜
を介さずに支持体用の半導体単結晶板６を埋立材５に直
に貼り合わせる。
【００１７】続いて、図７にみるように、素子形成用の
半導体単結晶板２の裏面（分離用溝形成面と反対の面）
側から分離用Ｖ溝３の底が露出するまで研磨すれば、Ｄ
Ｉ基板１が得られる。得られたＤＩ基板１では、やは
り、互いに電気的に絶縁分離された半導体島状領域１ａ
・・・複数が支持体上に現出している。各半導体島状領
域１ａは表面側が底側より大きい形状をしており、素子
形成可能域が広くなっている。
半導体単結晶板２の裏面（分離用溝形成面と反対の面）
側から分離用Ｖ溝３の底が露出するまで研磨すれば、Ｄ
Ｉ基板１が得られる。得られたＤＩ基板１では、やは
り、互いに電気的に絶縁分離された半導体島状領域１ａ
・・・複数が支持体上に現出している。各半導体島状領
域１ａは表面側が底側より大きい形状をしており、素子
形成可能域が広くなっている。
【００１８】実施例２の場合を実施例１の場合と比較す
ると、素子形成用の半導体単結晶板２と支持体用の半導
体単結晶板６の間に酸化膜を介在させないため、酸化膜
形成工程が不要となった分だけ工程数が減るという利点
がある。
ると、素子形成用の半導体単結晶板２と支持体用の半導
体単結晶板６の間に酸化膜を介在させないため、酸化膜
形成工程が不要となった分だけ工程数が減るという利点
がある。
【００１９】
【発明の効果】以上に述べたように、この発明で得られ
るＤＩ基板は、半導体島状領域と支持体が共に同じ性状
の材料で出来ているために反りが小さく、しかも、各半
導体島状領域の表面積が大きいために素子可能域が拡が
っており、非常に実用的である。
るＤＩ基板は、半導体島状領域と支持体が共に同じ性状
の材料で出来ているために反りが小さく、しかも、各半
導体島状領域の表面積が大きいために素子可能域が拡が
っており、非常に実用的である。
【図１】実施例１での分離用溝形成工程説明用の断面図
である。
である。
【図２】実施例１での溝形成面を覆う酸化膜形成工程説
明用の断面図である。
明用の断面図である。
【図３】実施例１での分離用溝埋立工程説明用の断面図
である。
である。
【図４】実施例１での支持体用の半導体単結晶板貼合工
程説明用の断面図である。
程説明用の断面図である。
【図５】実施例１で得られたＤＩ基板をあらわす断面図
である。
である。
【図６】実施例２での支持体用の半導体単結晶板貼合工
程説明用の断面図である。
程説明用の断面図である。
【図７】実施例２で得られたＤＩ基板をあらわす断面図
である。
である。
【図８】従来方法での半導体単結晶板貼合工程説明用の
断面図である。
断面図である。
【図９】従来方法での半導体単結晶板の表面研磨工程説
明用の断面図である。
明用の断面図である。
【図10】従来方法での分離用溝形成工程説明用の断面図
である。
である。
【図11】従来方法での分離用溝形成面を覆う酸化膜形成
工程説明用の断面図である。
工程説明用の断面図である。
【図12】従来方法での分離用溝埋立工程説明用の断面図
である。
である。
【図13】従来方法で得られたＤＩ基板をあらわす断面図
である。
である。
１ 誘電体分離基板
１ａ 素子形成用半導体単結晶領域（半導体島状領域）
２ 素子形成用半導体単結晶板
３ 分離用Ｖ溝
４ 絶縁膜用の酸化膜
５ 溝埋立材
６ 支持体用半導体単結晶板
７ 酸化膜
Claims (2)
- 【請求項１】 表面に分離用溝が形成され溝形成面が絶
縁膜で覆われた素子形成用半導体単結晶板の前記溝形成
面の上に支持体用半導体単結晶板を貼り合わせておい
て、前記素子形成用半導体単結晶板の溝形成面とは反対
の面を前記分離用溝の底が露出するまで研磨することに
より、前記支持体の上に互いに電気的に絶縁分離された
複数の素子形成用半導体単結晶領域を現出させるように
する誘電体分離基板の製造方法。 - 【請求項２】 支持体用半導体単結晶板の溝を埋立材で
埋めておいてから、支持体用半導体単結晶板を貼り合わ
せる請求項１記載の誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17368191A JPH0521590A (ja) | 1991-07-15 | 1991-07-15 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17368191A JPH0521590A (ja) | 1991-07-15 | 1991-07-15 | 誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521590A true JPH0521590A (ja) | 1993-01-29 |
Family
ID=15965132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17368191A Pending JPH0521590A (ja) | 1991-07-15 | 1991-07-15 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521590A (ja) |
-
1991
- 1991-07-15 JP JP17368191A patent/JPH0521590A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2654332B2 (ja) | Ｓｏｉ型集積回路及びその形成方法 | |
| JPH08213549A (ja) | 集積回路の製造方法 | |
| US5336634A (en) | Dielectrically isolated substrate and a process for producing the same | |
| JPS6348180B2 (ja) | ||
| JP3006425B2 (ja) | 半導体装置及びその製造方法 | |
| US5573972A (en) | Method for manufacturing a silicon bonded wafer | |
| US5907783A (en) | Method of fabricating silicon-on-insulator substrate | |
| US6677193B2 (en) | Method of producing semiconductor device and its structure | |
| JPH0521590A (ja) | 誘電体分離基板の製造方法 | |
| JPS6276646A (ja) | 半導体装置の製造方法 | |
| JP3141621B2 (ja) | 誘電体分離構造を備えた半導体基板 | |
| US7153756B1 (en) | Bonded SOI with buried interconnect to handle or device wafer | |
| JPH02177433A (ja) | 半導体基板の製法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JP2643015B2 (ja) | 完全誘電体分離基板の製造方法 | |
| JPH02260442A (ja) | 誘電体分離型半導体基板 | |
| KR100511900B1 (ko) | 에스오아이 기판의 제조방법 | |
| JP3595092B2 (ja) | 半導体装置の製造方法 | |
| JPH02246259A (ja) | 半導体装置およびその製造方法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10209270A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH05129173A (ja) | 半導体基板およびその製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPH0330356A (ja) | 絶縁層分離基板の製造方法 |