JPH05218093A - 電界効果トランジスタとその製造方法 - Google Patents
電界効果トランジスタとその製造方法Info
- Publication number
- JPH05218093A JPH05218093A JP1606092A JP1606092A JPH05218093A JP H05218093 A JPH05218093 A JP H05218093A JP 1606092 A JP1606092 A JP 1606092A JP 1606092 A JP1606092 A JP 1606092A JP H05218093 A JPH05218093 A JP H05218093A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- contact resistance
- electron
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000000725 suspension Substances 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 34
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021642 ultra pure water Inorganic materials 0.000 description 3
- 239000012498 ultrapure water Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 電界効果トランジスタとその製造方法におい
て困難であったウエットエッチングによるしきい値電圧
の制御を確実に行い、均一なしきい値電圧を得る。 【構成】 リセス型電界効果トランジスタの構造におい
て、リセスエッチング停止層としてＡｌＡｓ層を、２Ｄ
ＥＧＦＥＴにおいては電子供給層上に、またＭＥＳＦＥ
Ｔにおいては動作層上に形成する。これにより、ウエッ
トエッチングを行う際に、コンタクト抵抗低減用キャッ
プ層下の電子供給層あるいは動作層をエッチングするこ
となく、ウェハ内均一なしきい値電圧を得ることができ
る。また、ゲート電極を形成する直前にＡｌＡｓ層を簡
単に選択エッチングすることができるので、ゲート電極
から電子供給層への電子の移動を妨げることもない。
て困難であったウエットエッチングによるしきい値電圧
の制御を確実に行い、均一なしきい値電圧を得る。 【構成】 リセス型電界効果トランジスタの構造におい
て、リセスエッチング停止層としてＡｌＡｓ層を、２Ｄ
ＥＧＦＥＴにおいては電子供給層上に、またＭＥＳＦＥ
Ｔにおいては動作層上に形成する。これにより、ウエッ
トエッチングを行う際に、コンタクト抵抗低減用キャッ
プ層下の電子供給層あるいは動作層をエッチングするこ
となく、ウェハ内均一なしきい値電圧を得ることができ
る。また、ゲート電極を形成する直前にＡｌＡｓ層を簡
単に選択エッチングすることができるので、ゲート電極
から電子供給層への電子の移動を妨げることもない。
Description
【０００１】
【産業上の利用分野】本発明は、リセス型電界効果トラ
ンジスタとその製造方法に関する。
ンジスタとその製造方法に関する。
【０００２】
【従来の技術】２次元電子ガス電界効果トランジスタ
（以降、２ＤＥＧＦＥＴと記載する）はヘテロ接合界面
に蓄積した２次元電子ガスを利用した電界効果トランジ
スタであり、優れた高速性と低雑音性を有しており、超
低雑音高周波用増幅素子として実用化されている。ま
た、２ＤＥＧＦＥＴを用いた集積回路等の研究開発が盛
んに行われている。
（以降、２ＤＥＧＦＥＴと記載する）はヘテロ接合界面
に蓄積した２次元電子ガスを利用した電界効果トランジ
スタであり、優れた高速性と低雑音性を有しており、超
低雑音高周波用増幅素子として実用化されている。ま
た、２ＤＥＧＦＥＴを用いた集積回路等の研究開発が盛
んに行われている。
【０００３】図３に２ＤＥＧＦＥＴの代表的な一例とし
て従来のＡｌＧａＡｓ／ＧａＡｓ系２ＤＥＧＦＥＴの模
式的構造図を示す。
て従来のＡｌＧａＡｓ／ＧａＡｓ系２ＤＥＧＦＥＴの模
式的構造図を示す。
【０００４】図において、半絶縁性のＧａＡｓ基板３１
上に、アンドープＧａＡｓバッファ層３２、アンドープ
ＧａＡｓ電子走行層３３、不純物ドープＡｌＧａＡｓ電
子供給層３４、不純物ドープＧａＡｓコンタクト抵抗低
減用キャップ層３５が、エピタキシャル成長法により、
順次積層されている。そして、電子供給層３４の中央部
表面上にゲート電極３６が形成され、キャップ層３５上
にソースおよびドレイン電極３７，３８がそれぞれ設け
られている。
上に、アンドープＧａＡｓバッファ層３２、アンドープ
ＧａＡｓ電子走行層３３、不純物ドープＡｌＧａＡｓ電
子供給層３４、不純物ドープＧａＡｓコンタクト抵抗低
減用キャップ層３５が、エピタキシャル成長法により、
順次積層されている。そして、電子供給層３４の中央部
表面上にゲート電極３６が形成され、キャップ層３５上
にソースおよびドレイン電極３７，３８がそれぞれ設け
られている。
【０００５】一方、金属・半導体電界効果トランジスタ
（以降、ＭＥＳＦＥＴと記載する）は古くから研究され
ている超高周波・超高速デバイスの最も一般的な素子で
あり、現在実用化が図られているＦＥＴの大半をしめ、
大規模集積回路を研究開発するに至っている。
（以降、ＭＥＳＦＥＴと記載する）は古くから研究され
ている超高周波・超高速デバイスの最も一般的な素子で
あり、現在実用化が図られているＦＥＴの大半をしめ、
大規模集積回路を研究開発するに至っている。
【０００６】図４にＭＥＳＦＥＴの代表的な一例として
従来のＧａＡｓ系ＭＥＳＦＥＴの模式的構造図を示す。
従来のＧａＡｓ系ＭＥＳＦＥＴの模式的構造図を示す。
【０００７】図において、半絶縁性のＧａＡｓ基板４１
上に、アンドープＧａＡｓバッファ層４２、不純物ドー
プＧａＡｓ動作層４３、不純物ドープＧａＡｓコンタク
ト抵抗低減用キャップ層４４が、エピタキシャル成長法
により、順次積層されている。そして、動作層４３の中
央部表面上にゲート電極４５が形成され、キャップ層４
４上にソースおよびドレイン電極４６，４７がそれぞれ
設けられている。
上に、アンドープＧａＡｓバッファ層４２、不純物ドー
プＧａＡｓ動作層４３、不純物ドープＧａＡｓコンタク
ト抵抗低減用キャップ層４４が、エピタキシャル成長法
により、順次積層されている。そして、動作層４３の中
央部表面上にゲート電極４５が形成され、キャップ層４
４上にソースおよびドレイン電極４６，４７がそれぞれ
設けられている。
【０００８】ここで、図３および図４に示されるように
２ＤＥＧＦＥＴおよびＭＥＳＦＥＴにおいては、しきい
値電圧を規定する方法としてリセス構造が用いられてい
る。図３および図４に示されるリセス構造の形成は、ゲ
ート電極形成部の不純物ドープＧａＡｓコンタクト抵抗
低減用キャップ層３４および４４をフォトレジストパタ
ーン等をマスクに用いてエッチングにより除去し、ゲー
ト電極をリセス内に形成している。
２ＤＥＧＦＥＴおよびＭＥＳＦＥＴにおいては、しきい
値電圧を規定する方法としてリセス構造が用いられてい
る。図３および図４に示されるリセス構造の形成は、ゲ
ート電極形成部の不純物ドープＧａＡｓコンタクト抵抗
低減用キャップ層３４および４４をフォトレジストパタ
ーン等をマスクに用いてエッチングにより除去し、ゲー
ト電極をリセス内に形成している。
【０００９】
【発明が解決しようとする課題】ところで、図３および
図４に示す２ＤＥＧＦＥＴにおけるリセス構造は、Ｇａ
Ａｓコンタクト抵抗低減用キャップ層の除去を行うため
に、エッチング液として例えば、Ｈ2 ＳＯ4 −Ｈ2 Ｏ2
系が用いられている。しかし、エッチング液の濃度，温
度，攪拌条件等の条件によりエッチング率は変化する。
しかもＧａＡｓとＡｌＧａＡｓとのエッチング率の選択
比がとれないために、電子供給層であるＡｌＧａＡｓ層
までエッチングされてしまい、またＭＥＳＦＥＴにおい
ても動作層までエッチングされてしまう。このことが原
因となり、しきい値電圧の制御が均一にできず、面内に
おいて８％程度の誤差がでてきてしまうという問題があ
った。
図４に示す２ＤＥＧＦＥＴにおけるリセス構造は、Ｇａ
Ａｓコンタクト抵抗低減用キャップ層の除去を行うため
に、エッチング液として例えば、Ｈ2 ＳＯ4 −Ｈ2 Ｏ2
系が用いられている。しかし、エッチング液の濃度，温
度，攪拌条件等の条件によりエッチング率は変化する。
しかもＧａＡｓとＡｌＧａＡｓとのエッチング率の選択
比がとれないために、電子供給層であるＡｌＧａＡｓ層
までエッチングされてしまい、またＭＥＳＦＥＴにおい
ても動作層までエッチングされてしまう。このことが原
因となり、しきい値電圧の制御が均一にできず、面内に
おいて８％程度の誤差がでてきてしまうという問題があ
った。
【００１０】本発明の目的は、上記問題点を解決するた
めに、ＡｌＡｓ層をリセスエッチング停止層として２Ｄ
ＥＧＦＥＴにおいては電子供給層上、またＭＥＳＦＥＴ
においては動作層に設けることにより、確実にエッチン
グを電子供給層上または動作層上で止め、しきい値電圧
の制御性良い半導体装置を提供することにある。
めに、ＡｌＡｓ層をリセスエッチング停止層として２Ｄ
ＥＧＦＥＴにおいては電子供給層上、またＭＥＳＦＥＴ
においては動作層に設けることにより、確実にエッチン
グを電子供給層上または動作層上で止め、しきい値電圧
の制御性良い半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、半導体基板
と、この半導体基板上に形成されたバッファ層と、この
バッファ層に隣接する真性半導体からなる電子走行層
と、この電子走行層を構成する真性半導体が有する電子
親和力より小さい電子親和力を有し不純物がドープされ
た半導体から成る、前記電子走行層上に積層された電子
供給層と、この電子供給層上に積層されたコンタクト抵
抗低減用キャップ層とで構成され、前記電子供給層上に
ショットキー接合のゲート電極を形成する際に、前記コ
ンタクト抵抗低減用キャップ層のゲート電極部分をエッ
チング除去することにより得られるリセス構造を有する
２次元電子ガス電界効果トランジスタにおいて、ＡｌＡ
ｓ層をリセスエッチング停止層として前記電子供給層と
前記コンタクト抵抗低減用キャップ層との間に形成した
ことを特徴とする。
と、この半導体基板上に形成されたバッファ層と、この
バッファ層に隣接する真性半導体からなる電子走行層
と、この電子走行層を構成する真性半導体が有する電子
親和力より小さい電子親和力を有し不純物がドープされ
た半導体から成る、前記電子走行層上に積層された電子
供給層と、この電子供給層上に積層されたコンタクト抵
抗低減用キャップ層とで構成され、前記電子供給層上に
ショットキー接合のゲート電極を形成する際に、前記コ
ンタクト抵抗低減用キャップ層のゲート電極部分をエッ
チング除去することにより得られるリセス構造を有する
２次元電子ガス電界効果トランジスタにおいて、ＡｌＡ
ｓ層をリセスエッチング停止層として前記電子供給層と
前記コンタクト抵抗低減用キャップ層との間に形成した
ことを特徴とする。
【００１２】また本発明は、半導体基板と、この半導体
基板上に形成されたバッファ層と、このバッファ層に隣
接する動作層と、この動作層上に積層されたコンタクト
抵抗低減用キャップ層とで構成され、前記動作層上にシ
ョットキー接合のゲート電極を形成する際に、前記コン
タクト抵抗低減用キャップ層のゲート電極部分をエッチ
ングにより除去することにより得られるリセス構造を有
する金属・半導体電界効果トランジスタにおいて、Ａｌ
Ａｓ層をリセスエッチング停止層として前記動作層と前
記コンタクト抵抗低減用キャップ層との間に形成したこ
とを特徴とする。
基板上に形成されたバッファ層と、このバッファ層に隣
接する動作層と、この動作層上に積層されたコンタクト
抵抗低減用キャップ層とで構成され、前記動作層上にシ
ョットキー接合のゲート電極を形成する際に、前記コン
タクト抵抗低減用キャップ層のゲート電極部分をエッチ
ングにより除去することにより得られるリセス構造を有
する金属・半導体電界効果トランジスタにおいて、Ａｌ
Ａｓ層をリセスエッチング停止層として前記動作層と前
記コンタクト抵抗低減用キャップ層との間に形成したこ
とを特徴とする。
【００１３】本発明の電界効果トランジスタの製造方法
は、ゲート電極を形成する前にエッチング停止層を選択
的に除去する工程を含むことを特徴とする。
は、ゲート電極を形成する前にエッチング停止層を選択
的に除去する工程を含むことを特徴とする。
【００１４】
【作用】本発明においては、例えばリセスエッチング停
止層としてＡｌＡｓを用いることにより、隣接する電子
供給層または動作層をエッチングすることなく、しきい
値電圧の面内での誤差が３％以内に抑えることができる
均一な制御が実現される。このエッチング停止層として
用いるＡｌＡｓ層はＧａＡｓやＡｌＧａＡｓと格子定数
に殆ど差がないので、結晶成長において、全く問題がな
い。また、ゲート電極を形成する前に超純水により、よ
く洗浄することによって、エッチング停止層として用い
た潮解性のあるＡｌＡｓ層のみを選択的に除去する工程
を含むことにより、ゲート電極から電子供給層への電子
の移動を妨げることなく実現することができる。
止層としてＡｌＡｓを用いることにより、隣接する電子
供給層または動作層をエッチングすることなく、しきい
値電圧の面内での誤差が３％以内に抑えることができる
均一な制御が実現される。このエッチング停止層として
用いるＡｌＡｓ層はＧａＡｓやＡｌＧａＡｓと格子定数
に殆ど差がないので、結晶成長において、全く問題がな
い。また、ゲート電極を形成する前に超純水により、よ
く洗浄することによって、エッチング停止層として用い
た潮解性のあるＡｌＡｓ層のみを選択的に除去する工程
を含むことにより、ゲート電極から電子供給層への電子
の移動を妨げることなく実現することができる。
【００１５】
【実施例】以下本発明の実施例を図面を用いて説明す
る。
る。
【００１６】（実施例１）ここでは一例としてＡｌＧａ
Ａｓ／ＧａＡｓ系の２ＤＥＧＦＥＴについての実施例を
説明するが、この材料に限るものではなく、電子供給層
上にエッチング停止層として例えば１００オングストロ
ーム程度の厚さのＡｌＡｓ層を形成することにより、確
実に不純物ドープＧａＡｓコンタクト抵抗低減用キャッ
プ層の選択エッチングを行い、能動層を削ることなくエ
ッチングを停止することができるものである。
Ａｓ／ＧａＡｓ系の２ＤＥＧＦＥＴについての実施例を
説明するが、この材料に限るものではなく、電子供給層
上にエッチング停止層として例えば１００オングストロ
ーム程度の厚さのＡｌＡｓ層を形成することにより、確
実に不純物ドープＧａＡｓコンタクト抵抗低減用キャッ
プ層の選択エッチングを行い、能動層を削ることなくエ
ッチングを停止することができるものである。
【００１７】図１に実施例の素子断面を表す。図１に示
すように、半絶縁性ＧａＡｓ基板１１上に次の各層がエ
ピタキシャル成長により形成されている。 １２：アンドープＧａＡｓバッファ層 １３：アンドープＧａＡｓ電子走行層 １４：不純物ドープＡｌ0.3 Ｇａ0.7 Ａｓ電子供給層 １５：アンドープＡｌＡｓエッチング停止層（厚さ１０
０オングストローム程度） １６：不純物ドープＧａＡｓコンタクト抵抗低減用キャ
ップ層 ここで、不純物ドープＧａＡｓコンタクト抵抗低減用キ
ャップ層１６はオーミック・コンタクトを良好になすた
めの層である。
すように、半絶縁性ＧａＡｓ基板１１上に次の各層がエ
ピタキシャル成長により形成されている。 １２：アンドープＧａＡｓバッファ層 １３：アンドープＧａＡｓ電子走行層 １４：不純物ドープＡｌ0.3 Ｇａ0.7 Ａｓ電子供給層 １５：アンドープＡｌＡｓエッチング停止層（厚さ１０
０オングストローム程度） １６：不純物ドープＧａＡｓコンタクト抵抗低減用キャ
ップ層 ここで、不純物ドープＧａＡｓコンタクト抵抗低減用キ
ャップ層１６はオーミック・コンタクトを良好になすた
めの層である。
【００１８】次に、成長基板表面にオーミック・コンタ
クト用金属からなるソースおよびドレイン電極１７，１
８がリフトオフ法等により形成され、加熱などを施す合
金法により、２次元電子ガスが形成されるアンドープＧ
ａＡｓ電子走行層１３に接触されている。次に、ソース
およびドレイン電極１７および１８間の不純物ドープＧ
ａＡｓコンタクト抵抗低減用キャップ層１６が部分的に
エッチング除去され、その部分にショットキー接合用金
属からなるゲート電極１９が形成されている。このゲー
ト電極１９を形成する直前に超純水により、よく洗浄す
ることによって、潮解性のあるＡｌＡｓのみを簡単に且
つ確実に選択的にエッチング除去することができる。こ
れにより、従来同様、能動層上に直接ゲート電極を形成
することができるので、ゲート電極から電子供給層への
電子の移動を妨げることもない。
クト用金属からなるソースおよびドレイン電極１７，１
８がリフトオフ法等により形成され、加熱などを施す合
金法により、２次元電子ガスが形成されるアンドープＧ
ａＡｓ電子走行層１３に接触されている。次に、ソース
およびドレイン電極１７および１８間の不純物ドープＧ
ａＡｓコンタクト抵抗低減用キャップ層１６が部分的に
エッチング除去され、その部分にショットキー接合用金
属からなるゲート電極１９が形成されている。このゲー
ト電極１９を形成する直前に超純水により、よく洗浄す
ることによって、潮解性のあるＡｌＡｓのみを簡単に且
つ確実に選択的にエッチング除去することができる。こ
れにより、従来同様、能動層上に直接ゲート電極を形成
することができるので、ゲート電極から電子供給層への
電子の移動を妨げることもない。
【００１９】以上の実施例は、ＡｌＧａＡｓのＡｌ組成
比を０．３としたがこれに限らないことは言うまでもな
い。また、エッチング停止層の厚さも適宜変えることが
できる。
比を０．３としたがこれに限らないことは言うまでもな
い。また、エッチング停止層の厚さも適宜変えることが
できる。
【００２０】（実施例２）ここでは一例としてＧａＡｓ
系のＭＥＳＦＥＴについての実施例を説明するが、この
材料に限るものではなく、電子供給層上にエッチング停
止層として臨界膜厚以下の厚さのＡｌＡｓ層を形成する
ことにより、確実に不純物ドープＧａＡｓコンタクト抵
抗低減用キャップ層の選択エッチングを行うことができ
るものである。
系のＭＥＳＦＥＴについての実施例を説明するが、この
材料に限るものではなく、電子供給層上にエッチング停
止層として臨界膜厚以下の厚さのＡｌＡｓ層を形成する
ことにより、確実に不純物ドープＧａＡｓコンタクト抵
抗低減用キャップ層の選択エッチングを行うことができ
るものである。
【００２１】図２に本発明の実施例の素子断面を表す。
図２に示すように、半絶縁性ＧａＡｓ基板２１上に次の
各層がエピタキシャル成長により形成されている。 ２２：アンドープＧａＡｓバッファ層 ２３：不純物ドープＧａＡｓ動作層 ２４：ＡｌＡｓエッチング停止層（厚さ１００オングス
トローム程度） ２５：不純物ドープＧａＡｓコンタクト抵抗低減用キャ
ップ層 ここで、不純物ドープＧａＡｓコンタクト抵抗低減用キ
ャップ層２５はオーミック・コンタクトを良好になすた
めの層である。
図２に示すように、半絶縁性ＧａＡｓ基板２１上に次の
各層がエピタキシャル成長により形成されている。 ２２：アンドープＧａＡｓバッファ層 ２３：不純物ドープＧａＡｓ動作層 ２４：ＡｌＡｓエッチング停止層（厚さ１００オングス
トローム程度） ２５：不純物ドープＧａＡｓコンタクト抵抗低減用キャ
ップ層 ここで、不純物ドープＧａＡｓコンタクト抵抗低減用キ
ャップ層２５はオーミック・コンタクトを良好になすた
めの層である。
【００２２】次に、成長基板表面にオーミック・コンタ
クト用金属からなるソースおよびドレイン電極２６，２
７がリフトオフ法等により形成され、ソースおよびドレ
イン電極２６および２７間の不純物ドープＧａＡｓコン
タクト抵抗低減用キャップ層２５が部分的にエッチング
除去され、その部分にショットキー接合用金属からなる
ゲート電極２８が形成されている。
クト用金属からなるソースおよびドレイン電極２６，２
７がリフトオフ法等により形成され、ソースおよびドレ
イン電極２６および２７間の不純物ドープＧａＡｓコン
タクト抵抗低減用キャップ層２５が部分的にエッチング
除去され、その部分にショットキー接合用金属からなる
ゲート電極２８が形成されている。
【００２３】このゲート電極２８を形成する直前に超純
水により、よく洗浄することによって、潮解性のあるＡ
ｌＡｓのみを簡単に且つ確実に選択的にエッチング除去
することができる。これにより、従来同様、能動層上に
直接ゲート電極を形成することができるので、ゲート電
極か電子供給層への電子の移動を妨げることもない。
水により、よく洗浄することによって、潮解性のあるＡ
ｌＡｓのみを簡単に且つ確実に選択的にエッチング除去
することができる。これにより、従来同様、能動層上に
直接ゲート電極を形成することができるので、ゲート電
極か電子供給層への電子の移動を妨げることもない。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
従来リセス構造を形成する際のウエットエッチングにお
いて問題になっていた選択エッチングを、エッチング停
止層としてＡｌＡｓ層を形成することにより確実に電子
供給層上で停止させ、しきい値電圧の制御を面内誤差３
％以下に均一に行うことができる。しかも簡単にエッチ
ング停止層を選択的に除去することによりゲート電極か
ら電子供給層への電子の移動を妨げることもない。
従来リセス構造を形成する際のウエットエッチングにお
いて問題になっていた選択エッチングを、エッチング停
止層としてＡｌＡｓ層を形成することにより確実に電子
供給層上で停止させ、しきい値電圧の制御を面内誤差３
％以下に均一に行うことができる。しかも簡単にエッチ
ング停止層を選択的に除去することによりゲート電極か
ら電子供給層への電子の移動を妨げることもない。
【図１】本発明の２ＤＥＧＦＥＴの実施例を示す素子構
造の断面図である。
造の断面図である。
【図２】本発明のＭＥＳＦＥＴの実施例を示す素子構造
の断面図である。
の断面図である。
【図３】従来の２ＤＥＧＦＥＴの素子構造の断面図であ
る。
る。
【図４】従来のＭＥＳＦＥＴの素子構造の断面図であ
る。
る。
１１，２１ ＧａＡｓ基板 １２，２２ アンドープＧａＡｓバッファ層 １３ アンドープＧａＡｓ電子走行層 １４ 不純物ドープＡｌ0.3 Ｇａ0.7 Ａｓ電子供給層 １５ アンドープＡｌＡｓエッチング停止層 １６ 不純物ドープＧａＡｓコンタクト抵抗低減用キャ
ップ層 １７，２６ ソース電極 １８，２７ ドレイン電極 １９，２８ ゲート電極 ２３ 不純物ドープＧａＡｓ動作層 ２４ アンドープＡｌＡｓエッチング停止層 ２５ 不純物ドープＧａＡｓコンタクト抵抗低減用キャ
ップ層
ップ層 １７，２６ ソース電極 １８，２７ ドレイン電極 １９，２８ ゲート電極 ２３ 不純物ドープＧａＡｓ動作層 ２４ アンドープＡｌＡｓエッチング停止層 ２５ 不純物ドープＧａＡｓコンタクト抵抗低減用キャ
ップ層
Claims (3)
- 【請求項１】半導体基板と、この半導体基板上に形成さ
れたバッファ層と、このバッファ層に隣接する真性半導
体からなる電子走行層と、この電子走行層を構成する真
性半導体が有する電子親和力より小さい電子親和力を有
し不純物がドープされた半導体から成る、前記電子走行
層上に積層された電子供給層と、この電子供給層上に積
層されたコンタクト抵抗低減用キャップ層とで構成さ
れ、前記電子供給層上にショットキー接合のゲート電極
を形成する際に、前記コンタクト抵抗低減用キャップ層
のゲート電極部分をエッチング除去することにより得ら
れるリセス構造を有する２次元電子ガス電界効果トラン
ジスタにおいて、ＡｌＡｓ層をリセスエッチング停止層
として前記電子供給層と前記コンタクト抵抗低減用キャ
ップ層との間に形成したことを特徴とする電界効果トラ
ンジスタ。 - 【請求項２】半導体基板と、この半導体基板上に形成さ
れたバッファ層と、このバッファ層に隣接する動作層
と、この動作層上に積層されたコンタクト抵抗低減用キ
ャップ層とで構成され、前記動作層上にショットキー接
合のゲート電極を形成する際に、前記コンタクト抵抗低
減用キャップ層のゲート電極部分をエッチングにより除
去することにより得られるリセス構造を有する金属・半
導体電界効果トランジスタにおいて、ＡｌＡｓ層をリセ
スエッチング停止層として前記動作層と前記コンタクト
抵抗低減用キャップ層との間に形成したことを特徴とす
る電界効果トランジスタ。 - 【請求項３】請求項１または２記載の電界効果トランジ
スタの製造方法において、ゲート電極を形成する前に前
記エッチング停止層を選択的に除去する工程を含むこと
を特徴とする電界効果トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1606092A JPH05218093A (ja) | 1992-01-31 | 1992-01-31 | 電界効果トランジスタとその製造方法 |
| US07/990,343 US5352909A (en) | 1991-12-19 | 1992-12-14 | Field effect transistor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1606092A JPH05218093A (ja) | 1992-01-31 | 1992-01-31 | 電界効果トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218093A true JPH05218093A (ja) | 1993-08-27 |
Family
ID=11906033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1606092A Pending JPH05218093A (ja) | 1991-12-19 | 1992-01-31 | 電界効果トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147289A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
-
1992
- 1992-01-31 JP JP1606092A patent/JPH05218093A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147289A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271547B1 (en) | Double recessed transistor with resistive layer | |
| JPH0714853A (ja) | シリコン基板上の化合物半導体装置とその製造方法 | |
| USRE36185E (en) | Method of fabricating Group III-V compound semiconductor devices using selective etching | |
| US5352909A (en) | Field effect transistor and method for manufacturing the same | |
| JPH10199896A (ja) | 半導体装置の製造方法および半導体装置 | |
| US5231040A (en) | Method of making a field effect transistor | |
| JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
| JPH033935B2 (ja) | ||
| JP3380139B2 (ja) | 高電子移動度トランジスタおよびその製造方法 | |
| JPH05218093A (ja) | 電界効果トランジスタとその製造方法 | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP3084820B2 (ja) | 化合物半導体装置 | |
| JP2985456B2 (ja) | 電界効果トランジスタ | |
| EP0394590A2 (en) | Field effect transistors and method of making a field effect transistor | |
| JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0969611A (ja) | 半導体装置およびその製造方法 | |
| JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 | |
| JP2668418B2 (ja) | 半導体装置 | |
| JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH10270463A (ja) | 電界効果トランジスタ | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPH0357228A (ja) | 化合物半導体装置 | |
| JPH01265573A (ja) | 半導体装置の製造方法 | |
| JP3109097B2 (ja) | 電界効果トランジスタの製造方法およびエッチング方法 |