JPH05218127A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH05218127A
JPH05218127A JP4227135A JP22713592A JPH05218127A JP H05218127 A JPH05218127 A JP H05218127A JP 4227135 A JP4227135 A JP 4227135A JP 22713592 A JP22713592 A JP 22713592A JP H05218127 A JPH05218127 A JP H05218127A
Authority
JP
Japan
Prior art keywords
chip
lead
semiconductor device
bonding
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4227135A
Other languages
English (en)
Inventor
Jong Young Park
鍾 永 朴
Hag Jo Jung
鶴 朝 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH05218127A publication Critical patent/JPH05218127A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/077—Connecting of TAB connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H10W72/709—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 チップのボンディングパッドをスクライブ
線上のチップの端部分に形成することにより、チップと
リードとを直接ボンディングさせることのできる半導体
装置及びその製造方法を提供する。 【構成】 チップのボンディングパッドに接合される接
続端子のリードの接合面のティップ部位に所定厚さのア
ルミニウムを蒸着させ、チップのボンディングパッドの
位置をスクライブ線上のチップ端部分に位置させる。 【効果】 チップとリード間の界面の接合性を向上させ
ることができ、パンブや金ボールの使用が不要となりチ
ップとリードとを直接ボンディングすることができる。
また、従来のＴＡＢ方式によるバンプの厚さよりも更に
薄型化となり、組立工程の単純化による生産性向上と原
価節減及び高信頼性を必要とする微細間隔化パッケージ
だけでなく全パッケージに適用させることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関するもので、特に組立工程から外部端子と連結
するために使用されるチップのボンディングパッドの位
置を変更してチップのパッドとリードフレームのリード
を直接ボンディングすることができるようにした半導体
装置及びその製造方法に関するものである。
【０００２】
【従来の技術】最近の電子機器は高機能化、大容量化、
小型化及び薄形化で代表される軽薄短小化傾向にあり、
半導体集積回路素子はこれに対応して多機能化、多ピン
（highpin）化、高速化、高信頼性及び表面実装形で進
展されている。
【０００３】このような傾向により半導体パッケージ
（package ）は、薄形パッケージ化、外部リード（Outl
ead ）の微細間隔化、多ピン化に焦点を合わせて開発さ
れており、このようなパッケージの中で代表的なＴＱＦ
Ｐ（Thin Quad Flat Package）、ＴＳＯＰ（Thin Small
Outline Packagae ）、ＴＡＢ（Tape Automated Bondi
ng）は脚光を受けている。
【０００４】このような高密度集積回路素子を能率的に
配線基板にボンディングする技術開発が要望されている
中で、半導体集積回路素子の多数の電極端子をワイヤの
ない配線基板にボンディングするＴＡＢ方式やリードが
直接チップ（Chip）のボンディングパッド（Bonding Pa
d ）に直接ボンディングされるボンディング技術等が開
発され発展し、電子機器の性能向上に対応し製造工程を
単純化させることを可能にしている。
【０００５】前記ＴＡＢ方式は図６（Ａ），（Ｂ）に図
示したように半導体素子上の電極端子の方に金属突起
（バンプ）１を形成させた後接合させるようにチップボ
ンディング（Chip Bump Bonding ）方法と、図７
（Ａ），（Ｂ）に図示したようにＴＡＢテープのリード
３とチップ１０のボンディングパッド４とのあいだにバ
ンプ１を介してチップ１０とパターン間の電気的連結が
できるように接合させるリードバンプボンディング（Le
ad Bump Bonding ）方法とがある。
【０００６】更に、図８（Ａ），（Ｂ）に図示したよう
にＴＡＢテープのリード３の形状をバンプ１のように加
工して接合させるメサバンプボンディング（Mesa Bump
Bonding ）方法がある。
【０００７】また、図９（Ａ），（Ｂ），（Ｃ）に図示
したように、バンプを形成しないでワイヤボンディング
（Write Bonding ）時に使用されるワイヤ（Wire）によ
り作られる金ボール（AU Ball ）５をチップ１０のボン
ディングパッド４あるいはＴＡＢテープのリード３に形
成して直接ボンディングする方法もある。
【０００８】しかし、この場合にはＴＡＢテープのリー
ド３やチップ１０のボンディングパッド４に金ボール５
を造らなければならないため、金ボール５を形成させる
ための別の工程が必要となるので、前記ＴＡＢ方式に比
べて追加工程が必要となり工程が複雑になる。
【０００９】従って、前記の方法によるとチップ１０の
ボンディングパッド４とリード３とをボンディングする
ためにはチップ１０やリード３にバンプ１や金ボール５
を形成させた後ボンディング工程を実施する。
【００１０】前記の方法は図１０に図示したようにチッ
プ１０のボンディングパッド１３がスクライブ線（Scri
be line ）１５上に位置している。そして、前記ボンデ
ィングパッド１３は保護膜（passivation ）の表面より
下方に位置している。従って、外部端子を連結するため
にはボンディングパッド４やリード３に保護膜の厚さよ
り厚いバンプ１や金ボール５を形成させてボンディング
したり、かつメサバンプのようにリード３の形状を加工
してボンディング工程を実施していた。
【００１１】従って、従来技術によるとチップ１０のボ
ンディングパッド１３がスクライブ線１５上に位置せず
にチップ１０の保護膜より下方に位置しているため、リ
ード３のティップ（Tip ）部位が直接チップ１０のボン
ディングパッド１３にボンディングされない問題点があ
る。そして、リード３やチップ１０のパッド４部分にバ
ンプ１や金ボール５を形成させた後ボンディングしなけ
ればならないのでバンプ１の形成時においても複雑な工
程が必要で製作コストが高くなる問題点を持つようにな
る。
【００１２】
【発明が解決しようとする課題】前記問題点を解決する
ために、本発明はチップのボンディングパッドをスクラ
イブ線上のチップの端部分（Edge）に形成することによ
り、チップとリードとを直接ボンディングさせることの
できる半導体装置及びその製造方法を提供することを目
的としている。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に本発明は、チップとリードとを直接ボンディングする
半導体装置において、ウェーハスクライブ線上のチップ
の端部分に位置したボンディングパッドとリードとを直
接ボンディングさせることがてきるように構成されたこ
とを特徴としている。
【００１４】また、前記目的を達成するために本発明
は、チップとリードとを直接ボンディングする半導体装
置の製造方法において、ウェーハスクライブ線にそって
チップを切断する工程と、接続されるリードの一面にア
ルミニウムを蒸着する工程と、切断されたチップのスク
ライブ線上の端部分に位置したパッドと前記リードとを
直接ボンディングする工程とから成ることを特徴とす
る。
【００１５】
【作用】チップとリードとを直接的にボンディングする
方法において、チップのボンディングパッドに接合され
る接続端子のリードの接合面のティップ部位に所定厚さ
のアルミニウムを蒸着させ、チップのボンディングパッ
ドの位置をスクライブ線上のチップの端部分に位置させ
る。
【００１６】チップとリード間の界面の接合性を向上さ
せることができ、バンプや金ボールの使用が不要となり
チップとリードとを直接ボンディングすることができ
る。
【００１７】
【実施例】本発明の実施例を図面を参照して詳細に説明
する。
【００１８】図１は本発明によるボンディングパッドの
位置を示す図面であり、チップ３１のスクライブ線３３
上の端部分にボンディングパッド３５を形成することに
よりチップとリードとを直接ボンディングすることを可
能にしている。
【００１９】前記のように直接ボンディングするために
は図２及び図３に図示したようにボンディングパッド３
５の切断された側面が露出されなければならない。この
ようにするためには組立工程からボンディングパッド３
５と隣接ボンディングパッドの間隔（Ｌ）を５μｍ〜４
０μｍ内外で形成させ鋸引き（Sawing）時に、鋸引きブ
レード（Sawing blade）あるいはレーザーカッター（La
ser Cutter）により鋸引き幅（Sawing Width）３９が一
側面へ１５μｍ、両側面へ３０μｍ内外程度になるよう
に鋸引きする必要がある。
【００２０】これにより保護膜や回路配線に接続されな
くても直接ボンディング工程が可能となる。従って、リ
ードやチップのパツドにバンプや金ボールを形成させな
い状態からもボンディング工程を実施してリードとボン
ディングパッドとを直接ボンディングすることができ
る。
【００２１】一般にチップのボンディングパッドの位置
は回路配線及び保護膜の下方に位置しボンディングパッ
ドはアルミニウム（Ａｌ）により構成されるが、リード
ボンディング時に低い温度及び低い圧力下からはリード
とボンディングパッドとの合金の末形成による接合不良
及びクレータリング（cratering ）が発生するためクレ
ータリング現象等の不良を防止するためにアルミニウム
メタルを従来の厚さより厚く形成しなければならない。
【００２２】そして、図４に図示したようにチップのボ
ンディングパッド３５とリード４１間の接合時の結合力
を向上させるためにＴＡＢテープやリードフレームのリ
ード４１の一面にアルミニウム４３を数十μｍ程度蒸着
してアルミニウム材質のボンディングパッド３５とアル
ミニウムメタルと相互に拡散されるようにし、図５に図
示したように熱を加えずに圧力と超音波エネルギ５０で
ボンディングする方式の超音波（Ultra-Sonic ）法でチ
ップ３１の端部分に形成されたボンディングパッド３５
にリード４１を直接ボンディングする。
【００２３】従って、本発明ではボンディングパッド３
５をスクライブ線上のチップ３１の端部分に位置させ、
ボンディングパッド３５に接合されるリード４１の一面
にアルミニウムが蒸着されたリード４１とチップ３１を
直接ボンディングすることができる。
【００２４】
【発明の効果】本発明は従来のＴＡＢ方式と比較してバ
ンプの厚さ位に薄型化ができ、組立工程の単純化により
生産性向上と原価節減及び高信頼性を必要とする微細間
隔化パッケージばかりでなく、全パッケージ組立工程に
適用させることのできる利点がある。
【図面の簡単な説明】
【図１】本発明によるボンディングパッドの位置を示し
た平面図である。
【図２】本発明による共通パッドの切断を示した平面図
である。
【図３】本発明による共通パッドの切断を示した断面図
である。
【図４】本発明によるリードフレームの蒸着層を示した
断面図である。
【図５】本発明によるボンディング工程を示した断面図
である。
【図６】（Ａ），（Ｂ）は従来のＴＡＢ方式によるボン
ディング工程を示した第１の平面図である。
【図７】（Ａ），（Ｂ）は従来のＴＡＢ方式によるボン
ディング工程を示した第２の平面図である。
【図８】（Ａ），（Ｂ）は従来のＴＡＢ方式によるボン
ディング工程を示した第３の平面図である。
【図９】（Ａ）〜（Ｃ）は従来の直接ボンディング工程
を示した平面図である。
【図１０】従来の直接ボンディングパッドの位置を示し
た平面図である。
【符号の説明】
１ 金属突起（バンブ） ３ ＴＡＢテープのリード ４ ボンディングパッド ５ 金ボール １０ チップ １３ ボンディングパッド １５ スクライブ線 ３１ チップ ３３ スクライブ線 ３５ ボンディングパッド ３９ 鋸引き幅 ４１ リード ４３ アルミニウム ５０ 超音波エネルギー

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 チップとリードとを直接ボンディングす
    る半導体装置において、ウェーハスクライブ線上の前記
    チップの端部分に形成されたパッドと前記リードとを直
    接ボンディングさせることができるように構成されたこ
    とを特徴とする半導体装置。
  2. 【請求項２】 前記ウェーハスクライブ線の幅は１５μ
    ｍ〜３０μｍ位であることを特徴する請求項１記載の半
    導体装置。
  3. 【請求項３】 前記パッドはアルミニウムで構成される
    ことを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記パッドと隣接パッドとの間隔は５μ
    ｍ〜４０μｍの範囲内であることを特徴とする請求項１
    記載の半導体装置。
  5. 【請求項５】 前記パットは切断された側面が露出され
    ることを特徴とする請求項１記載の半導体装置。
  6. 【請求項６】 前記スクライブ線に沿って鋸引きブレー
    ドあるいはレーザーカッターにより、切断されることを
    特徴とする請求項１記載の半導体装置。
  7. 【請求項７】 前記リードは接続される一面にアルミニ
    ウムが蒸着されたことを特徴とする請求項１記載の半導
    体装置。
  8. 【請求項８】 チップとリードとを直接ボンディングす
    る半導体装置の製造方法において、ウェーハスクライブ
    線に沿って前記チップを切断する工程と、 接続される前記リードの一面にアルミニウムを蒸着する
    工程と、 切断された前記チップの前記スクライブ線上の端部分に
    位置したパッドと前記リードとを直接ボンディングする
    工程とから成ることを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 前記チップの切断工程は鋸引きブレード
    あるいはレーザーカッターで実施することを特徴とする
    請求項８記載の半導体装置の製造方法。
  10. 【請求項１０】 前記チップの切断工程により前記パッ
    ドの側面が露出されることを特徴とする請求項８記載の
    半導体装置の製造方法。
  11. 【請求項１１】 蒸着された前記アルミニウムは前記パ
    ッドと前記リード間の界面の接合性を向上させることを
    特徴とする請求項８記載の半導体装置の製造方法。
  12. 【請求項１２】 ボンディング工程は超音波法を実施す
    ることを特徴とする請求項８記載の半導体装置の製造方
    法。
JP4227135A 1991-11-14 1992-08-26 半導体装置及びその製造方法 Pending JPH05218127A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910020271A KR930011143A (ko) 1991-11-14 1991-11-14 반도체장치 및 그 제조방법
KR1991-20271 1991-11-14

Publications (1)

Publication Number Publication Date
JPH05218127A true JPH05218127A (ja) 1993-08-27

Family

ID=19322836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4227135A Pending JPH05218127A (ja) 1991-11-14 1992-08-26 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US5341027A (ja)
JP (1) JPH05218127A (ja)
KR (1) KR930011143A (ja)
DE (1) DE4238402A1 (ja)
GB (1) GB2261547A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462624A (en) * 1992-12-22 1995-10-31 Vlsi Technology, Inc. Embedded inter-connect frame
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
US5731222A (en) * 1995-08-01 1998-03-24 Hughes Aircraft Company Externally connected thin electronic circuit having recessed bonding pads
KR100227149B1 (ko) * 1997-04-15 1999-10-15 김영환 반도체 패키지
US6544820B2 (en) * 1997-06-19 2003-04-08 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US5879965A (en) * 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US6803656B2 (en) * 1997-12-31 2004-10-12 Micron Technology, Inc. Semiconductor device including combed bond pad opening
DE19840305A1 (de) * 1998-09-04 2000-03-09 Bosch Gmbh Robert Elektrische Anschlußtechnik für Kontaktpins
FR2790141B1 (fr) * 1999-02-22 2001-10-12 St Microelectronics Sa Circuit integre de faible encombrement
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
JP6654566B2 (ja) * 2013-08-23 2020-02-26 フィンガープリント カーズ アーベー 指紋検知システムの接続パッド

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211767A (en) * 1975-07-17 1977-01-28 Matsushita Electric Ind Co Ltd Semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
DE3115856A1 (de) * 1980-04-22 1982-01-21 Ferranti Ltd., Gatley, Cheadle, Cheshire Elektrische schaltungsanordnung
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
US4430519A (en) * 1982-05-28 1984-02-07 Amp Incorporated Electron beam welded photovoltaic cell interconnections
JPS61187269A (ja) * 1985-02-14 1986-08-20 Nec Corp 半導体装置
US4622574A (en) * 1985-07-29 1986-11-11 The Perkin-Elmer Corporation Semiconductor chip with recessed bond pads
JPS63208252A (ja) * 1987-02-24 1988-08-29 Nec Corp 半導体装置用パツケ−ジ
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
FR2618666B1 (fr) * 1987-07-30 1990-01-05 Essilor Int Pupillometre automatique
JPS6450347A (en) * 1987-08-20 1989-02-27 Nec Corp Electron gun for color picture tube
JPH01319955A (ja) * 1988-06-21 1989-12-26 Nec Yamagata Ltd 半導体装置
FI893874A7 (fi) * 1989-08-17 1991-02-18 Vaisala Oy Kontaktfoersedd givare med skiktstruktur samt foerfarande foer utfoerande av kontakteringen.
US5136367A (en) * 1990-08-31 1992-08-04 Texas Instruments Incorporated Low cost erasable programmable read only memory package
JPH04179135A (ja) * 1990-11-08 1992-06-25 Matsushita Electron Corp 半導体装置の製造方法およびそれに用いるテープキャリヤー
JPH04247632A (ja) * 1991-02-01 1992-09-03 Fujitsu Ltd 半導体装置
JPH05258468A (ja) * 1992-03-11 1993-10-08 Canon Electron Inc ディスク装置
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211767A (en) * 1975-07-17 1977-01-28 Matsushita Electric Ind Co Ltd Semiconductor device

Also Published As

Publication number Publication date
KR930011143A (ko) 1993-06-23
GB2261547A (en) 1993-05-19
GB9215477D0 (en) 1992-09-02
DE4238402A1 (ja) 1993-05-19
US5341027A (en) 1994-08-23

Similar Documents

Publication Publication Date Title
JP3022393B2 (ja) 半導体装置およびリードフレームならびに半導体装置の製造方法
CN100423258C (zh) 半导体器件及其制造方法
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP4881620B2 (ja) 半導体装置及びその製造方法
JP3663295B2 (ja) チップスケールパッケージ
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
GB2261547A (en) Semiconductor device with bonding pads at the edge
US20080286959A1 (en) Downhill Wire Bonding for QFN L - Lead
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
JPH10335366A (ja) 半導体装置
JP3702152B2 (ja) 半導体装置
JP2856455B2 (ja) 半導体装置
JPH06112402A (ja) 半導体装置
JP2551243B2 (ja) 半導体装置
JP3745106B2 (ja) 半導体装置およびその製造方法
KR200172710Y1 (ko) 칩 크기의 패키지
JPH08250545A (ja) 半導体装置およびその製造方法
JPH04162638A (ja) 半導体集積回路装置の製造方法
JP3349465B2 (ja) 半導体装置
JPH04154137A (ja) フィルムキャリヤーテープの製造方法
JPH0547848A (ja) 半導体装置
WO2007134317A1 (en) Downhill wire bonding for semiconductor device