JPH05218316A

JPH05218316A - 半導体装置及びその製造方法

Info

Publication number: JPH05218316A
Application number: JP4194192A
Authority: JP
Inventors: Nobuhiko Sato; 信彦佐藤; Takao Yonehara; 隆夫米原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-01-31
Filing date: 1992-01-31
Publication date: 1993-08-27

Abstract

(57)【要約】【目的】バイポーラトランジスタと電界効果トランジ
スタ等の半導体装置を光透過性絶縁物基板上に形成した
高速動作可能な半導体装置を、低コストで実現する。【構成】多孔質シリコン基板４３上に非多孔質単結晶
シリコン層４２を有する基板を形成する工程（図２
（ａ），（ｂ））と、前記多孔質シリコン基板４３を酸
化して、少なくとも可視光領域において透光性の、光透
過性絶縁物基板１とする工程（図２（ｃ））と、前記非
多孔質単結晶シリコン層４２を活性層として素子を形成
する工程と、を含むことを特徴とする半導体装置の製造
方法及びその半導体装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイポーラトランジス
タと電界効果トランジスタを主たる構成要素とする半導
体装置に関わり、特にバイポーラトランジスタと電界効
果トランジスタが光透過性絶縁物基板上に形成された半
導体装置に関する。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコンオンインシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、２．対放射線
耐性に優れている、３．浮遊容量が低減され高速化が可
能、４．ウエル工程が省略できる、５．ラッチアップを
防止できる、６．薄膜化による完全空乏型電界効果トラ
ンジスタが可能、等の優位点が得られる。

【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。Ｓｐｅｃｉａｌ
Ｉｓｓｕｅ：“Ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｓｉｌ
ｉｃｏｎｏｎｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａ
ｌｉｎｓｕｌａｔｏｒｓ”；ｅｄｉｔｅｄｂｙ
Ｇ．Ｗ．Ｃｕｌｌｅｎ，ＪｏｕｒｎａｌｏｆＣｒｙ
ｓｔａｌＧｒｏｗｔｈ，ｖｏｌｕｍｅ６３，ｎｏ
３，ｐｐ４２９〜５９０（１９８３）。

【０００４】また、古くは、単結晶サファイア基板上
に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ
ャルさせて形成するＳＯＳ（シリコンオンサファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにＳＯＩ構造を実現しようという試み
が行なわれている。この試みは、次の二つに大別され
る。

【０００５】１．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ₂ 上へ
Ｓｉ単結晶層を形成する。（この場合には、ＳｉＯ₂ 上
にＳｉ層の堆積をともなう。）２．Ｓｉ単結晶基板そのものを活性層として使用し、そ
の下部にＳｉＯ₂ を形成する。（この方法は、Ｓｉ層の
堆積をともなわない。）これらの方法によって形成され
た絶縁物上のシリコン層に種々の半導体素子及びそれら
からなる集積回路が作成されてきている。

【０００６】

【発明が解決しようとする課題】上記１を実現する手段
として、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エ
ピタキシャル成長させる方法、非晶質Ｓｉを堆積して、
熱処理により固相横方向エピタキシャル成長させる方
法、非晶質あるいは、多結晶Ｓｉ層に電子線、レーザー
光等のエネルギービームを収束して照射し、溶融再結晶
により単結晶層をＳｉＯ₂ 上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅｍｅｌｔｉｎｇｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、ＣＶＤ法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が悪い。また、ビームアニール法では、収束ビー
ム走査による処理時間と、ビームの重なり具合、焦点調
整などの制御性に問題がある。このうち、ＺｏｎｅＭ
ｅｌｔｉｎｇＲｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが、依然として、亜粒界等の結晶欠陥
は、多数残留しており、少数キャリヤーデバイスを作成
するにいたってない。また、いずれの方法もＳｉ基板を
必要とするためガラスのような透明な非晶質絶縁物基板
上に良質なＳｉ単結晶層は得られない。

【０００７】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法に於ては、次の４種
類の方法が挙げられる。

【０００８】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶Ｓ
ｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板
を裏面より研磨して分離したＳｉ活性層のみを残す工程
に、制御性と生産性の点から問題がある。

【０００９】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐｅ
ｒａｔｉｏｎｂｙｉｏｎｉｍｐｌａｎｔｅｄｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオ
ン注入によりＳｉＯ₂ 層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法で
ある。しかしながら、ＳｉＯ₂ 層形成をするためには、
酸素イオンを１０Ｅ１８ｉｏｎｓ／ｃｍ² 以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、また、ウエハーコストは高い。更
に、結晶欠陥は多く残存し、工業的に見て、少数キャリ
ヤーデバイスを作製できる充分な品質に至っていない。

【００１０】３．Ｓｉ単結晶基板を、熱酸化した別のＳ
ｉ単結晶基板或は石英基板に、熱処理又は接着剤を用い
て張り合せ、ＳＯＩ構造を形成する方法。この方法は、
デバイスのための活性層を均一に薄膜化する必要があ
る。すなわち、数百ミクロンもの厚さのＳｉ単結晶基板
をミクロンオーダーかそれ以下に研磨する必要がある。
したがって、本方法においては、その生産性、制御性、
均一性に多くの問題点が存在する。また、２枚の基板を
必要とするためにそのコストも高くなる。

【００１１】４．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他，Ｊ．ＣｒｙｓｔａｌＧｒｏｗｔｈ，ｖｏ
ｌ６３，５４７（１９８３）），もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法により
Ｐ型Ｓｉ基板のみを多孔質化したのち、増速酸化により
Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では、
分離されているＳｉ領域は、デバイス工程の前に決定さ
れており、デバイス設計の自由度を制限する場合がある
という問題点がある。

【００１２】また、ガラスに代表される光透過性基板上
には一般には、その結晶構造の無秩序性から、堆積した
薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質か、
良くて、多結晶層にしかならず、高性能なデバイスは作
成できない。それは、基板の結晶構造が非晶質であるこ
とによっており、単にＳｉ層を堆積しても、良質な単結
晶層は得られない。

【００１３】ところで、光透過性基板は、光受光素子で
あるコンタクトセンサーや、投影型液晶画像表示装置を
構成する上において重要である。そして、センサーや表
示装置の画素（絵素）をより一層、高密度化、高解像度
化、高精細化するには、高性能な駆動素子が必要とな
る。又、画素を切り替えるスィッチング素子とその駆動
回路及び周辺回路の端子数は膨大なものとなり、両者を
別々に作成して後の相互の接続はもはや機械的な接続で
は不可能な密度となる。その結果、上記半導体素子及
び、周辺駆動回路は同一の基板内に同一のプロセスを経
ることにより、作成されることが望ましく、その相互間
の接続は、通常の集積回路内で行われているように導電
性薄膜のパターニングによって成されるべきものであ
り、そのことにより、初めて高密度実装が可能となるの
である。さらに作成されるべき製品の高性能化という必
然的な工業的要請から光透過性基板上に設けられる素子
としても優れた結晶性を有する単結晶層を用いて作製さ
れることが必要となる。

【００１４】したがって、非晶質Ｓｉや、多結晶Ｓｉで
はその欠陥の多い結晶構造ゆえに現在要求される、或い
は今後要求されるに十分な性能を持った駆動素子を作製
することが難しい。

【００１５】しかし、Ｓｉ単結晶基板を用いる上記のい
ずれの方法を用いても光透過性基板上に良質な単結晶膜
を得るという目的には不適当である。

【００１６】更に、Ｓｉ単結晶の熱酸化速度は、毎時約
１ミクロン程度（１２００℃、ウエット酸化、大気圧
下）であり、厚さが数百ミクロンもあるＳｉウエハー全
体を表面層を残して酸化するには数百時間も必要とな
る。しかも、ＳｉがＳｉＯ₂ に酸化される場合には、
２．２倍の体積膨張を伴うことが知られており、Ｓｉ基
板をそのまま酸化すると表面残留Ｓｉ層に弾性限界を越
えた応力が加わり、Ｓｉ層にクラックが入ったり、反り
が生じたりするなどの問題点があった。

【００１７】（発明の目的）本発明は、上記したような
問題点を解消するため、上記したような要求に答え得る
光透過性絶縁物基板上にある良質な単結晶半導体層にバ
イポーラトランジスタと電界効果トランジスタを主たる
構成要素とする半導体装置を提供することを目的とす
る。

【００１８】更に本発明は、従来のＳＯＩデバイスの利
点を実現した半導体装置を提供することも目的とする。

【００１９】また、本発明は、ＳＯＩ構造の大規模集積
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得、かつ、より高品質なる光透過性基板上の半
導体装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、多孔質半導体基板上に非
多孔質半導体単結晶層を有する基板の該多孔質半導体層
を酸化して、少なくとも可視光領域において光透過性絶
縁物とした基板と、該光透過性絶縁物基板上の前記非多
孔質半導体単結晶層を活性領域としたバイポーラトラン
ジスタ及び絶縁ゲート型電界効果トランジスタを有する
半導体装置を提供するものである。

【００２１】また、前記非多孔質半導体単結晶層が非多
孔質シリコン単結晶層であり、前記多孔質半導体層が多
孔質シリコン層である半導体装置を有し、また、前記半
導体装置が、バイポーラトランジスタと絶縁ゲート型電
界効果トランジスタである半導体装置をその手段として
有する。

【００２２】即ち、本発明による半導体装置は、バイポ
ーラトランジスタと絶縁ゲート型電界効果トランジスタ
を有する半導体装置において、前記バイポーラトランジ
スタ及び絶縁ゲート型電界効果トランジスタは、光透過
性絶縁物基板上に形成された非多孔質シリコン単結晶層
を活性層として形成されており、かつ、その光透過性絶
縁物基板は、非多孔質シリコン単結晶層を形成した多孔
質シリコン層からなる基板の多孔質シリコン層を酸化し
て光透過性酸化シリコン層としたものであることを特徴
とする。

【００２３】また、本発明の前記課題を解決するための
手段としての半導体装置の製造方法は、シリコン基板を
多孔質化する工程と、該多孔質化されたシリコン基板上
に単結晶シリコン層を形成する工程と、該多孔質化され
たシリコン基板を酸化して透明絶縁物基板とする工程
と、前記単結晶シリコン層を活性層として、バイポーラ
トランジスタ、及び絶縁ゲート型電界効果トランジスタ
等の半導体装置を形成する工程とを有することを特徴と
するものである。

【００２４】また、本発明は、一方の面側をＮ型にした
シリコン基板の他方の面側を多孔質化する工程、該多孔
質化したシリコン基板を酸化する工程とにより形成され
た光透過性絶縁物基板上の半導体単結晶層にバイポーラ
トランジスタ、及び、絶縁ゲート型電界効果トランジス
タ等の半導体装置を作製することを特徴とする。

【００２５】

【作用】本発明によれば、多孔質層上に、大面積に渡り
均一平坦な、極めて優れた結晶性を有するＳｉ単結晶層
を有する多孔質基板を用いて、表面に前記Ｓｉ単結晶層
を素子形成時の活性層として残して、その片面から該活
性層までをＳｉＯ₂ に変質させて光透過性基板とするこ
とにより、光透過性絶縁物基板上に欠陥の著しく少ない
Ｓｉ単結晶層を持つ基板を容易に得ることができる。

【００２６】本発明によれば、光透過性絶縁物基板上の
結晶性の優れた単結晶層を活性層として素子が作製され
るため、基板、コレクタ間の容量の低減されたバイポー
ラトランジスタ、及びソース、ドレインの浮遊容量の低
減された絶縁ゲート型電界効果トランジスタを作製で
き、高速動作が可能で、ラッチアップ現象がなく、α線
によるソフトエラー等のない耐放射線特性の優れた回路
を提供することができる。［実施態様例］以下、本発明の実施態様例を図面を参照
しながら詳述する。

【００２７】図１は、本発明による半導体装置の一実施
例の模式的断面図である。

【００２８】同図において、基板１は、後述するように
多孔質Ｓｉを酸化することにより形成されたＳｉＯ₂ よ
りなる光透過性基板である。該基板上には、ＮＰＮ型バ
イポーラトランジスタ２、Ｎチャネル電界効果トランジ
スタ３、Ｐチャネル電界効果トランジスタ４が形成され
ており、この３つを適宜組み合わせることにより所望の
半導体装置が作製される。図１におけるバイポーラトラ
ンジスタ２はプレーナ型であるが、本発明のバイポーラ
トランジスタは、横型など、プレーナ型でない形状を有
してもよい。

【００２９】以下、各トランジスタ２，３，４の作製工
程を単結晶半導体層を光透過性基板上に作製する工程よ
り図２，図３，図４を用いて説明する。

【００３０】図２は本発明の半導体基板の作製方法を説
明するための工程図で、夫々各工程に於ける模式的切断
面図として示されている。

【００３１】先ず、図２（ａ）に示される様にＰ型Ｓｉ
単結晶基板４１の表面にプロトンをイオン注入してＮ型
単結晶層４２を形成する。或は、気相法によるエピタキ
シャル成長により真性或いは、低濃度Ｎ型層４２を形成
する。

【００３２】次に、図２（ｂ）に示される様にＰ型Ｓｉ
単結晶基板４１を裏面よりＨＦ溶液を用いた陽極化成法
によって、多孔質Ｓｉ基板４３に変質させる。

【００３３】この多孔質Ｓｉ層４３は、単結晶Ｓｉの密
度２．３３ｇ／ｃｍ³ に比べて、その密度をＨＦ溶液濃
度を５０〜２０％に変化させることで密度１．１〜０．
６ｇ／ｃｍ³ の範囲に変化させることができる。

【００３４】この多孔質Ｓｉ層は、透過電子顕微鏡によ
る観察によれば、平均約数十オングストローム程度の径
の孔が形成される。その密度は単結晶Ｓｉに比べると、
半分以下になるにもかかわらず、単結晶性は維持されて
おり、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル
成長させることも可能である。

【００３５】ただし、１０００℃以上のエピタキシャル
成長では内部の孔の再配列が起こり、後述する様な増速
酸化特性を失う。

【００３６】この多孔質層は、下記の理由により、真性
或いは、低濃度Ｎ型Ｓｉ層には形成されにくく、Ｐ型Ｓ
ｉ基板のみに形成されやすい。

【００３７】多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９
５６年に半導体の電解研磨の研究過程に於て発見された
（Ａ．Ｕｈｌｉｒ，ＢｅｌｌＳｙｓｔ．Ｔｅｃｈ．
Ｊ．，ｖｏｌ３５，ｐ．３３３（１９５６））。

【００３８】また、ウナガミ等は、陽極化成におけるＳ
ｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応に
は正孔が必要であり、その反応は、次のようであると報
告している（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃ−ｈ
ｅｍ．Ｓｏｃ．，ｖｏｌ．１２７，ｐ．４７６（１９８
０））。

【００３９】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ⁺ →ＳｉＦ₂ ＋２Ｈ⁺ ＋ｎｅ− ＳｉＦ₂ ＋２ＨＦ→ＳｉＦ₄ ＋Ｈ₂ ＳｉＦ₄ ＋２ＨＦ→Ｈ₂ ＳｉＦ₆ 又は、Ｓｉ＋4HF ＋(4−λ)e⁺ →SiF₄＋4H⁺ + λe^- SiF₄＋2HF →H₂SiF₆ ここでｅ⁺ 及び、ｅ^- はそれぞれ、正孔と電子を表して
いる。また、ｎ及びλは夫々シリコン１原子が溶解する
ために必要な正孔の数であり、ｎ＞２又は、λ＞４なる
条件が満たされた場合に多孔質シリコンが形成されると
している。

【００４０】以上のことから、正孔の存在するＰ型シリ
コンは、多孔質化されやすい。この多孔質化に於ける、
選択性は長野ら及び、イマイによって実証されている
（長野、中島、安野、大中、梶原；電子通信学会技術研
究報告、ｖｏｌ７８，ＳＳＤ７９−９５４９（１９７
９）、Ｋ．イマイ；Ｓｏｌｉｄ−ＳｔａｔｅＥｌｅｃ
ｔｒｏｎｉｃｓｖｏｌ２４，１５９（１９８
１））。このように正孔の存在するＰ型シリコンは多孔
質化されやすく、選択的にＰ型シリコンを多孔質するこ
とができる。

【００４１】ただし、高濃度Ｎ型シリコンも多孔質化す
るという報告（Ｒ．Ｐ．Ｈｏｌｍｓｔｏｒｍ，Ｉ．Ｊ．
Ｙ．ＣｈｉＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｖｏｌ．
４２，３８６（１９８３））もあり、Ｐ、Ｎにこだわら
ず、多孔質化を実現できる基板を選ぶことが重要であ
る。

【００４２】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の酸化速度は、通常の単結晶層の酸化速度に比べて、百
倍以上も増速される（Ｈ．高井、Ｔ．伊藤，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ６０，ｎｏ１，ｐ．２２２
（１９８６））。即ち、前述したように、Ｓｉ単結晶基
板の１２００℃に於ける酸化速度は毎時約１ミクロン程
度であるから、多孔質Ｓｉの酸化速度は、毎時約１００
ミクロン以上にも達し、数百ミクロンの厚みを持つウエ
ハー全体を酸化することも実用の領域で可能となる。更
に、大気圧以上の高圧下の酸化に於ける酸化速度増速現
象を利用すれば、酸化時間をより短縮できる（Ｎ．ツボ
ウチ，Ｈ．ミヨシ，Ａ．ニシモトａｎｄＨ．アベ，
ＪａｐａｎＪ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ１６，
ｎｏ５，８５５（１９７７））。

【００４３】次に、真性或いは、低濃度Ｎ型Ｓｉ層表面
４２に、酸化防止膜として、Ｓｉ₃Ｎ₄ 層４４を堆積し
て、上述のようにＰ型多孔質Ｓｉ基板４３を全部酸化し
てＳｉＯ₂ とし、光透過性絶縁物基板１を作成する。真
性或いは、低濃度Ｎ型Ｓｉ層表面４２と酸化防止膜とし
てのＳｉ₃ Ｎ₄ 層４４の間に歪みによる欠陥導入を避け
るためにバッファー層として薄いＳｉＯ₂ 層を挿入して
も良い。

【００４４】一般にＳｉ単結晶を酸化すると、その体積
は約２．２倍に増大するが、多孔質Ｓｉの場合には、そ
の密度を制御することにより、その体積膨張を抑制する
ことが可能となり、基板の反りと、表面残留単結晶層に
導入されるクラックを回避できる。単結晶Ｓｉの多孔質
Ｓｉに対する酸化後の体積比Ｒはつぎのように表すこと
ができる。

【００４５】Ｒ＝２．２×（Ａ／２．３３）ここでＡは、多孔質Ｓｉの密度である。もしＲ＝１、す
なわち酸化後の体積膨張がない場合には、Ａ＝１．０６
（ｇ／ｃｍ² ）となり、多孔質層の密度を１．０６にす
れば、体積膨張を抑制することができる。

【００４６】図２（ｃ）には本発明で得られる半導体基
板が示される。すなわち、図２（ｂ）に於ける酸化防止
膜としてのＳｉ₃ Ｎ₄ 層４４を除去することによって、
ＳｉＯ₂ 光透過性絶縁物基板１上に結晶性がシリコンウ
エハーと同等な単結晶Ｓｉ層４２が平坦に、しかも均一
に薄層化されて、ウエハー全域に大面積に形成される。

【００４７】こうして得られた半導体基板は、光透過性
基板上の絶縁分離された電子素子作製という点から見て
も好適に使用することができる。

【００４８】以上は、多孔質化を行う前に真性或いは、
低濃度Ｎ型層を形成し、その後、陽極化成により選択的
にＰ型基板のみを多孔質化する方法である。

【００４９】また、基板の全てを多孔質化した後に単結
晶層をエピタキシャル成長させる方法も有効である。基
板の全てを多孔質化した後に単結晶層をエピタキシャル
成長させる方法について簡単に説明する。

【００５０】前述したように、多孔質Ｓｉ層には、透過
電子顕微鏡による観察によれば、平均約数十オングスト
ローム程度の径の孔が形成されており、その密度は単結
晶Ｓｉに比べると、半分以下になるにもかかわらず、単
結晶性は維持されており、多孔質層の上部へ単結晶Ｓｉ
層をエピタキシャル成長させることも可能である。ただ
し、１０００℃以上では、エピタキシャル成長時に内部
の孔の再配列が起こり、増速酸化の特性を失う。このた
め、Ｓｉ層のエピタキシャル成長には、減圧ＣＶＤ法、
分子線エピタキシャル成長、プラズマＣＶＤ、光ＣＶ
Ｄ、バイアス・スパッター法等の低温成長が好適とされ
る。

【００５１】先ず、Ｓｉ単結晶基板を用意して、その全
部を多孔質化する。次に低温成長により、エピタキシャ
ル成長を多孔質化した基板表面に行い、薄膜単結晶層を
形成する。そして酸化防止膜の窒化シリコン層を該エピ
タキシャル層表面に堆積したのち酸化して、多孔質基板
を全て酸化シリコンに変質させる。最終的には、表面の
酸化防止膜を除去して光透過性絶縁物基板上の単結晶層
が得られる。

【００５２】次に、上記した光透過性基板表面の単結晶
薄層を部分酸化法或いは、エッチングにより島状に分離
する。

【００５３】続いて該単結晶薄層上に、バイポーラトラ
ンジスタを形成する方法を図３を用いて説明する。ＮＰ
Ｎトランジスタ（図１の２）を形成しようとする単結晶
シリコン島（図１の５）にＮ型不純物イオンを打ち込ん
でコレクタ領域とする。また、ＰＮＰトランジスタを形
成しようとする場合は、単結晶シリコン島にＰ型不純物
イオンを打ち込んでコレクタ領域とする。

【００５４】次に、図３（ａ）に示すように、ドライ酸
化あるいは、パイロジェニックによるウェット酸化等に
より表面に酸化膜８を形成する。続いて、フォトリソグ
ラフィー等を用いて、酸化膜８を部分的に除去し、コレ
クタ領域１５の一部にイオン注入法、及び、熱拡散法等
を用いて、コレクタ領域と異なる不純物を拡散し、ベー
ス領域１６を形成する。次に、フォトレジストにより形
成したマスクパターンを用いてエミッタ領域９、コレク
タコンタクト領域１０にイオン注入を行い、コレクタ領
域１５と同タイプになるような不純物を高濃度にドープ
する。

【００５５】次に、図３（ｂ）に示すように、層間絶縁
層１１をＣＶＤ法、バイアススパッタ法等を用いて堆積
させる。更にコンタクトホールをフォトリソグラフィー
とエッチングにより形成した後、ベース領域１６、エミ
ッタ領域９、及び、コレクタコンタクト領域１０のそれ
ぞれの電極１２，１３，１４をＡｌ，Ａｌ−Ｓｉ，Ｗ，
Ｍｏ，Ｗシリサイド、Ｔｉ，Ｔｉシリサイド等の金属や
シリサイドにより形成することにより、本発明のバイポ
ーラトランジスタが得られる。

【００５６】次に電界効果トランジスタを形成する方法
を図４を用いて説明する。Ｎチャンネルトランジスタ
（図１の３）を形成しようとする単結晶シリコン島（図
１の６）にＰ型不純物イオン、Ｐチャンネルトランジス
タ（図１の４）を形成しようとする単結晶シリコン島
（図１の７）にＮ型不純物イオンをそれぞれ独立に打ち
込む。

【００５７】次に、図４（ａ）に示すようにそれぞれの
単結晶シリコン層上（図４の１７，１８）にゲート絶縁
膜（図４の１９，２０）を形成し、さらに多結晶シリコ
ンのゲート電極（図４の２１，２２）をパターニングし
て形成する。

【００５８】多結晶シリコンゲート電極（２１，２２）
をマスクにして、自己整合的に不純物をイオン注入する
ことによりソース、ドレイン領域を形成する。Ｎチャン
ネルトランジスタに対しては、Ｎ型不純物イオンを注入
してソース（図４の２３）、ドレイン領域（図４の２
４）とし、Ｐチャンネルトランジスタに対しては、Ｐ型
不純物イオンを注入してソース（図４の２５）、ドレイ
ン領域（図４の２６）とする。

【００５９】次に、図４（ｂ）のように全体をパシベー
ション膜（３１）で覆った後、ソース、ドレイン電極
（図４の２７，２８，２９，３０）を金属薄膜の堆積と
パターニングによって形成して、素子が完成する。

【００６０】上記したバイポーラトランジスタ、電界効
果トランジスタを例えば図５に示すような回路構成で相
互に薄膜金属配線等により接続することにより、集積回
路が製造される。

【００６１】

【実施例】以下、具体的に行った実施例によって本発明
を説明する。

【００６２】（実施例１）２００ミクロンの厚みを持っ
たＰ型（１００）Ｓｉ基板上にＣＶＤ法により、Ｎ型Ｓ
ｉエピタキシャル層を１ミクロン成長させた。堆積条件
は、以下のとおりである。

【００６３】反応ガス流量：ＳｉＨ₂ Ｃｌ₂ １０００ＳＣＣＭＨ₂ ２３０ｌ／ｍｉｎ．ＰＨ₃ （５０ｐｐｍ）７２ＳＣＣＭ温度：１０８０ ℃ 圧力：８０Ｔｏｒｒ時間：２ｍｉｎ．この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ² であっ
た。又、この時の多孔質化速度は、８．４μｍ／ｍｉ
ｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。前述し
たようにこの陽極化成では、Ｐ型（１００）Ｓｉ基板の
みが多孔質化され、Ｎ型Ｓｉエピタキシャル層には変化
がなかった。

【００６４】次に、このエピタキシャル層の表面に減圧
ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１μｍ堆積して、酸
化防止膜を形成した。裏面に同時に形成されたＳｉ₃ Ｎ
₄ は反応性イオンエッチングにより除去した。

【００６５】その後に、多孔質化されたＰ型（１００）
Ｓｉ基板のみを酸化した。前述したように通常のＳｉ単
結晶の熱酸化速度は約毎時１ミクロン程度（１２００
℃、ウエット酸化、大気圧下）であるが、多孔質層の酸
化速度はその百倍ほど酸化速度が高い。すなわち、２０
０ミクロンの厚みをもった多孔質化されたＰ型（１０
０）Ｓｉ基板は、２時間で酸化された。

【００６６】Ｓｉ₃ Ｎ₄ 層を除去した後には、透明なＳ
ｉＯ₂ 基板の上部に１μｍの厚みを持った単結晶Ｓｉ層
が形成できた。

【００６７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【００６８】上記単結晶シリコン薄膜にＮＰＮバイポー
ラトランジスタ、Ｎチャネル、Ｐチャネルの電界効果ト
ランジスタを作製し、相互に接続することにより、集積
回路を作製した。なお、各トランジスタの製造方法につ
いては公知の集積回路製造技術がもちられるので省略す
るものとし、実質的な単結晶半導体層の形成方法につい
てのみ説明を行った。また、以下の実施例についても同
様である。

【００６９】（実施例２）２００ミクロンの厚みを持っ
たＰ型（１００）Ｓｉ基板上にＣＶＤ法により、Ｎ型Ｓ
ｉエピタキシャル層を０．５ミクロン成長させた。堆積
条件は、以下の通りである。

【００７０】反応ガス流量：ＳｉＨ₂ Ｃｌ₂ １０００ＳＣＣＭＨ₂ ２３０１／ｍｉｎ．ＰＨ₃ （５０ｐｐｍ）７２ＳＣＣＭ温度：１０８０ ℃ 圧力：８０Ｔｏｒｒ時間：１ｍｉｎ．この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ² であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持ったＰ型（１００）Ｓｉ
基板全体は、２４分で多孔質化された。前述したように
この陽極化成では、Ｐ型（１００）Ｓｉ基板のみが多孔
質化されＮ型Ｓｉエピタキシャル層には変化がなかっ
た。

【００７１】次に、このエピタキシャル層の表面に減圧
ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１μｍ堆積して、酸
化防止膜を形成した。裏面に同時に形成されたＳｉ₃ Ｎ
₄ は反応性イオンエッチングにより除去した。

【００７２】その後に、多孔質化したＰ型（１００）Ｓ
ｉ基板のみを酸化した。通常のＳｉ単結晶の熱酸化速度
は、約毎時１ミクロン程度であるが、（１２００℃、ウ
エット酸化、大気圧下）多孔質層の酸化速度はその百倍
ほど酸化速度が高い。更に、酸化時間を短縮するため高
圧下の酸化を行った。６．５７ｋｇ／ｃｍ² の加圧下で
１２００℃、ウエット酸化を行ったところ５倍の酸化速
度が得られ、２００ミクロンの厚みをもった多孔質化さ
れたＰ型（１００）Ｓｉ基板は、２４分で酸化が完了し
た。

【００７３】Ｓｉ₃ Ｎ₄ 層を除去した後には、透明なＳ
ｉＯ₂ 基板の上部に１μｍの厚みを持った単結晶Ｓｉ層
が形成できた。透過電子顕微鏡による断面観察の結果、
Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。

【００７４】（実施例３）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中
において陽極化成を行った。この時の電流密度は、１０
０ｍＡ／ｃｍ² であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
ったＰ型（１００）Ｓｉ基板全体は、２４分で多孔質化
された。

【００７５】該Ｐ型（１００）多孔質Ｓｉ基板上に減圧
ＣＶＤ法により、Ｓｉエピタキシャル層を２ミクロン低
温成長させた。堆積条件は、以下のとおりである。

【００７６】反応ガス：ＳｉＨ₄ ：５００ｓｃｃｍ温度：８５０ ℃ 圧力：３０Ｔｏｒｒ成長速度：０．１ μｍ／ｍｉｎ．このエピタキシャル層の表面を５００ｎｍ酸化した後に
減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１μｍ堆積し
て、酸化防止膜を形成した。同時に裏面に形成されたＳ
ｉ₃ Ｎ₄ 膜は反応性イオンエッチングにより除去した。

【００７７】のちに多孔質化したＰ型（１００）Ｓｉ基
板のみを酸化した。２００ミクロンの厚みをもった多孔
質化されたＰ型（１００）Ｓｉ基板は、１２００℃のウ
エット酸化を大気圧下で行なうことにより、２時間で酸
化された。

【００７８】Ｓｉ₃ Ｎ₄ 層を除去した後には、透明なＳ
ｉＯ₂ 基板の上部に１μｍの厚みを持った単結晶Ｓｉ層
が形成できた。透過電子顕微鏡による断面観察の結果、
Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。

【００７９】（実施例４）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中
において陽極化成を行った。この時の電流密度は、１０
０ｍＡ／ｃｍ² であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
ったＰ型（１００）Ｓｉ基板全体は、２４分で多孔質化
された。

【００８０】該Ｐ型（１００）多孔質Ｓｉ基板上にプラ
ズマＣＶＤ法により、Ｓｉエピタキシャル層を０．５ミ
クロン低温成長させた。堆積条件は、以下のとおりであ
る。

【００８１】ガス：ＳｉＨ₄ 高周波電力：１００Ｗ温度：８００ ℃ 圧力：１×１０^-2 Ｔｏｒｒ成長速度：２．５ｎｍ／ｓｅｃこのエピタキシャル層の表面を５０ｎｍ酸化した後に減
圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１μｍ堆積して、
酸化防止膜を形成した。同時に裏面に形成されたＳｉ₃
Ｎ₄ 膜は反応性イオンエッチングにより除去した。

【００８２】のちにＰ型（１００）Ｓｉ基板のみを酸化
（１２００℃、ウエット酸化、大気圧）した。２００ミ
クロンの厚みをもった多孔質化されたＰ型（１００）Ｓ
ｉ基板は、２時間で酸化された。Ｓｉ₃ Ｎ₄ 層を除去し
た後には、透明なＳｉＯ₂ 基板の上部に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。透過電子顕微鏡によ
る断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入さ
れておらず、良好な結晶性が維持されていることが確認
された。

【００８３】（実施例５）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中
において陽極化成を行った。この時の電流密度は、１０
０ｍＡ／ｃｍ² であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
ったＰ型（１００）Ｓｉ基板全体は、２４分で多孔質化
された。

【００８４】該Ｐ型（１００）多孔質Ｓｉ基板上にＭＢ
Ｅ法により、Ｓｉエピタキシャル層を０．５ミクロン低
温成長させた。堆積条件は、以下のとおりである。

【００８５】温度：７００ ℃ 圧力：１×１０^-9 Ｔｏｒｒ成長速度：０．１ｎｍ／ｓｅｃこのエピタキシャル層の表面に減圧ＣＶＤ法によってＳ
ｉ₃ Ｎ₄ を０．１μｍ堆積して、酸化防止膜を形成し
た。同時に裏面に形成されたＳｉ₃ Ｎ₄ 膜は反応性イオ
ンエッチングにより除去した。

【００８６】のちにＰ型（１００）Ｓｉ基板のみを酸化
した。尚、酸化時間を短縮するため高圧下の酸化を行っ
た（６．５７ｋｇ／ｃｍ² の加圧下で１２００℃，ウエ
ット酸化）。２００ミクロンの厚みをもった多孔質化さ
れたＰ型（１００）Ｓｉ基板は、２４分で酸化が完了し
た。

【００８７】Ｓｉ₃ Ｎ₄ 層を除去した後には、透明なＳ
ｉＯ₂ 基板の上部に１μｍの厚みを持った単結晶Ｓｉ層
が形成できた。透過電子顕微鏡による断面観察の結果、
Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。

【００８８】（実施例６）２００ミクロンの厚みを持っ
たＰ型（１００）単結晶Ｓｉ基板を５０％のＨＦ溶液中
において陽極化成を行った。この時の電流密度は、１０
０ｍＡ／ｃｍ² であった。この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
ったＰ型（１００）Ｓｉ基板全体は、２４分で多孔質化
された。

【００８９】該Ｐ型（１００）多孔質Ｓｉ基板上にプラ
ズマＣＶＤ法により、Ｓｉエピタキシャル層を０．５ミ
クロン低温成長させた。堆積条件は、以下の通りであ
る。

【００９０】ガス：ＳｉＨ₄ 高周波電力：１００Ｗ温度：８００ ℃ 圧力：１×１０^-2 Ｔｏｒｒ成長速度：２．５ｎｍ／ｓｅｃこのエピタキシャル層の表面を５０ｎｍ酸化した後に減
圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１μｍ堆積して、
酸化防止膜を形成した。同時に裏面に形成されたＳｉ₃
Ｎ₄ は、反応性イオンエッチングにより除去した。

【００９１】のちにＰ型（１００）Ｓｉ基板のみを酸化
した。尚、酸化時間を短縮するため高圧下の酸化を行っ
た（６．５７ｋｇ／ｃｍ² の加圧下で１２００℃，ウエ
ット酸化）。２００ミクロンの厚みをもった多孔質化さ
れたＰ型（１００）Ｓｉ基板は、２４分で酸化が完了し
た。

【００９２】Ｓｉ₃ Ｎ₄ 層を除去した後には、透明なＳ
ｉＯ₂ 基板の上部に１μｍの厚みを持った単結晶Ｓｉ層
が形成できた。透過電子顕微鏡による断面観察の結果、
Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。

【００９３】（実施例７）２００ミクロンの厚みを持っ
たＰ型（１００）Ｓｉ基板表面にプロトンのイオン注入
によって、Ｎ型Ｓｉ層を１ミクロン形成した。Ｈ⁺ 注入
量は、５×１０¹⁵（ｉｏｎｓ／ｃｍ² ）であった。この
基板を５０％のＨＦ溶液中において陽極化成を行った。
この時の電流密度は、１００ｍＡ／ｃｍ² であった。こ
の時の多孔質化速度は、８．４μｍ／ｍｉｎ．であり、
２００ミクロンの厚みを持ったＰ型（１００）Ｓｉ基板
全体は、２４分で多孔質化された。前述したようにこの
陽極化成では、Ｐ型（１００）Ｓｉ基板のみが多孔質化
されＮ型Ｓｉ層には変化がなかった。

【００９４】このＮ型Ｓｉ層の表面を５０ｎｍ酸化した
後に表面に減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１μ
ｍ堆積して、酸化防止膜を形成した。同時に裏面に形成
されたＳｉ₃ Ｎ₄ 膜は反応性イオンエッチングにより除
去した。

【００９５】のちにＰ型（１００）Ｓｉ基板のみを酸化
（１２００℃、ウエット酸化、大気圧下）した。２００
ミクロンの厚みをもった多孔質化されたＰ型（１００）
Ｓｉ基板は、２時間で酸化された。

【００９６】Ｓｉ₃ Ｎ₄ 層を除去した後には、透明なＳ
ｉＯ₂ 基板の上部に１μｍの厚みを持った単結晶Ｓｉ層
が形成できた。透過電子顕微鏡による断面観察の結果、
Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な
結晶性が維持されていることが確認された。

【００９７】

【発明の効果】以上詳述したように、本発明による半導
体装置は、多孔質基板を酸化することにより得られた透
明基板上に形成された良質なる単結晶層に素子が作製さ
れることによって、高性能のバイポーラトランジスタと
電界効果トランジスタ等の半導体装置により構成される
集積回路を作製できる。

【００９８】そのため光透過性基体に、基板、コレクタ
間の容量が低減され、α線等によるソフトエラー等のな
いバイポーラトランジスタと、浮遊容量が少なく、ラッ
チアップ現象等のない電界効果トランジスタを作製で
き、これらを適宜組み合わせることにより、高速動作が
可能な集積回路を低価格で提供することが可能となる。
また、本発明によれば、元々良質な単結晶Ｓｉ基板を出
発材料として、単結晶層を表面にのみに残して下部のＳ
ｉ基板を透明なＳｉＯ₂ に変質させるものであり、従来
困難であった光透過性基板上に結晶性の優れた単結晶層
を形成することが容易になった。また、ガラス基板など
を用いないので、新たな不純物汚染の心配がない。

【００９９】また実施例にも詳細に記述したように、多
数処理を短時間に行うことが可能となり、その生産性と
経済性に多大の進歩がある。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体装置の模式的断
面図である。

【図２】図１に示す半導体装置の基板作製工程を説明す
るための模式的断面図である。

【図３】図１に示す半導体装置のバイポーラトランジス
タ形成の工程を説明するための模式的断面図である。

【図４】図１に示す半導体装置の電界効果トランジスタ
形成の工程を説明するための模式的断面図である。

【図５】本発明の一例の半導体装置の回路図である。

【符号の説明】

１光透過性絶縁物酸化シリコン基板２ＮＰＮ型バイポーラトランジスタ３Ｎチャンネル電界効果トランジスタ４Ｐチャンネル電界効果トランジスタ５島状単結晶層６島状単結晶層７島状単結晶層８酸化膜９エミッタ領域１０コレクタコンタクト領域１１層間絶縁層１２ベース電極１３エミッタ電極１４コレクタ電極１５コレクタ領域１６ベース領域１７島状単結晶層１８島状単結晶層１９ゲート酸化膜２０ゲート酸化膜２１ゲート電極２２ゲート電極２３ソース領域２４ドレイン領域２５ソース領域２６ドレイン領域２７ソース電極２８ドレイン電極２９ソース電極３０ドレイン電極３１パシベーション膜４１Ｓｉ単結晶基板４２Ｓｉ単結晶基板４３多孔質Ｓｉ基板４４Ｓｉ₃ Ｎ₄ 酸化防止膜

Claims

【特許請求の範囲】

【請求項１】多孔質半導体層上に非多孔質半導体単結
晶層を有する基板の該多孔質半導体層を酸化して、少な
くとも可視光領域において光透過性絶縁物とした基板
と、該光透過性絶縁物基板上の前記非多孔質半導体単結晶層
を活性領域としたバイポーラトランジスタ及び絶縁ゲー
ト型電界効果トランジスタを有することを特徴とする半
導体装置。
【請求項２】前記非多孔質半導体単結晶層が非多孔質
シリコン単結晶層であり、前記多孔質半導体層が多孔質
シリコン層である請求項１に記載の半導体装置。
【請求項３】多孔質シリコン基板上に非多孔質シリコ
ン単結晶層を有する基板を形成する工程と、前記多孔質シリコン基板を酸化して、少なくとも可視光
領域において透光性の、光透過性絶縁物基板とする工程
と、前記非多孔質シリコン単結晶層を活性層として素子を形
成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項４】前記非多孔質シリコン単結晶層がエピタ
キシャル成長により、前記多孔質シリコン基板上に形成
されることを特徴とする請求項３に記載の半導体装置の
製造方法。
【請求項５】前記多孔質シリコン基板上に非多孔質シ
リコン単結晶層を有する基板を形成する工程が、Ｐ型シ
リコン基板上にＮ型シリコン単結晶層を形成した基板
を、陽極化成により、前記Ｐ型シリコン基板を多孔質化
する工程であることを特徴とする請求項３に記載の半導
体装置の製造方法。