JPH05218380A - イメージセンサ - Google Patents

Abstract

(57)【要約】 【目的】各光センサに対して増幅器と静電容量を含む電
荷蓄積回路を設けるイメージセンサを半導体チップに組
み込む際のレイアウトを容易にし、チップの表面に設け
る遮光膜の窓にイメージセンサと位置ずれした場合にも
光センサ間の検出感度のばらつきを減少させる。 【構成】半導体チップ30に細長い方形パターンで拡散さ
れる各光センサ11用の受光層12を方形の幅方向に並べて
かつ方形の長さ方向に交互に突出するように配列し、そ
の突出部を接続部13として各光センサ11から光検出信号
を取り出して電荷蓄積回路20に与える配線膜31を接続
し、イメージセンサ10の多数の受光層12を露出させる窓
41をもつ遮光膜40を半導体チップ30の表面上に設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は自動焦点カメラ等に用い
られる高感度ないし高精度で映像を検出するに適するイ
メージセンサに関する。

【０００２】

【従来の技術】自動焦点カメラ等に用いられるイメージ
センサでは、撮像ないしは観察すべき対象の暗い映像を
できるだけ正確に検出する必要があるため周知のように
それを構成する光センサに電荷蓄積形を用いるのが有利
であり、このための電荷蓄積用の静電容量としては周知
のように光センサ内の半導体層間のpn接合がもつ小さな
接合容量を利用するのが従来からの通例である。

【０００３】このイメージセンサの感度を上げるにはそ
の光センサの接合容量を小さくして電荷蓄積を速めれば
よいが、電荷蓄積容量としては接合容量のほかにも電荷
蓄積電圧の検出用等の関連回路がもつ静電容量が等価的
に加わるので接合容量を単に小さくしただけでは等価電
荷蓄積容量はあまり減少せず、かつ接合容量を小さくし
過ぎると光センサの検出信号のＳ／Ｎ比が低下しやすい
問題が出て来る。このため、本願出願人は特願平2-２３
０２８９号においてイメージセンサ内の各光センサに付
随したその光検出信号を受ける増幅器とその出力により
充電される静電容量を含む電荷蓄積回路を設けることを
提案した。本発明はこの先願に関連するものであり、以
下にその内容の概要を図３を参照して説明する。

【０００４】図３はイメージセンサ内の１個の光センサ
11の関連回路を示す。光センサ11はその一端に電源電圧
Vdを逆バイアス方向に受けるフォトダイオードであり、
その他端に増幅器21と静電容量22とリセットトランジス
タ23を含む電荷蓄積回路20が接続される。増幅器21は一
方の入力が光センサ11に接続され、他方の入力に初期設
定電圧V0を受け、その出力と一方の入力の間に静電容量
22とトランジスタ23が並列に接続される。増幅器21は充
分に高い増幅率で差動増幅動作を行なうので、その入力
電圧V1は初期設定電圧V0と実質上常に同じ値に制御され
るものとする。この電荷蓄積回路20の出力電圧V2がコン
パレータ１の一方の入力に結合用の静電容量である伝達
容量２を介して与えられ、その他方の入力に与えられて
いる基準電圧Vrと比較される。このコンパレータ１の一
方の入力にはそれを例えば上述の電圧V0に初期化するト
ランジスタ３が接続される。

【０００５】光検出動作を開始させるにはパルスS1によ
りトランジスタ23を短時間だけオンさせ、電荷蓄積回路
20の出力電圧V2を入力電圧V1, 従って初期設定電圧V0の
値にリセットする。これと同時に、パルスS2によりトラ
ンジスタ３をオンさせてコンパレータ１の入力電圧を電
圧V0に初期化した後、入力電圧値がトランジスタ23のオ
フ動作時のノイズに影響されないようにトランジスタ３
をトランジスタ23よりごく少しだけ遅らせてオフさせ
る。

【０００６】静電容量22はトランジスタ23のオン時に放
電され、そのオフ後に光センサ11の光検出電流により充
電されるので、電荷蓄積回路20の出力電圧V2はその初期
値V0から光センサ11が受けている光量に応じた傾斜で時
間の経過とともに立ち下って行き、これを伝達容量２を
介し受けているコンパレータ１はその値が基準電圧Vrま
で下がった時にその出力である検出出力Soの論理状態を
例えばローからハイに反転させる。前述のパルスS1ない
しS2を与えた後この検出出力Soがローの状態にある時間
が電荷蓄積回路20の電荷蓄積時間であり、光センサ11が
受けている光量にほぼ反比例する関係にあるので、検出
出力Soが示すこの電荷蓄積時間を例えばクロックパルス
で計数することによりイメージセンサ内の各光センサ11
が受ける光量を正確に表すディジタル値を得ることがで
きる。

【０００７】上述の動作からわかるように電荷蓄積回路
20の増幅器21が受ける入力電圧V1は常にほぼ一定に制御
され、従って光センサ11のフォトダイオード等の接合容
量は従来のように充放電されない。つまり、電荷蓄積回
路20は光センサ11がもつ接合容量のかわりにその静電容
量22を充放電させるものであって、この静電容量22の容
量値を光センサ11の接合容量と独立に自由に設定し、さ
らにはその増幅器21がもつ高い増幅率を有効に利用する
ことにより、光センサ11の光検出感度, 従ってイメージ
センサの映像検出感度を向上することができる。なお、
図３に示された光センサ回路の動作, その原理, 効果等
の詳細については、前掲の先願明細書を参照されたい。

【０００８】

【発明が解決しようとする課題】以上のように、本件出
願人の先願にかかる図３の光センサ回路によりイメージ
センサの映像検出感度を向上させ、さらにその電荷蓄積
動作を利用して映像検出精度も向上させることができる
が、イメージセンサを図３の光センサ回路とともに共通
の半導体チップ内に集積化しようとすると、光センサ回
路ごとに数〜10個のトランジスタと２個の静電容量が必
要なので、半導体チップ内のレイアウトがかなり困難に
なる問題がある。

【０００９】図４はかかる集積回路の半導体チップ30内
のイメージセンサと電荷蓄積回路のレイアウトの一例を
部分拡大図で示すものである。イメージセンサ10はもち
ろん光センサ11を多数並べて配列したものであり、各光
センサ11は半導体チップ30の例えばｎ形の半導体の表面
部にｐ形の受光層12をふつう図のような細長い方形のパ
ターンで拡散して作り込まれ、ｎ形の半導体に図３の電
源電圧Vdの電位を与え受光層12の方形の図４の例では下
端を接続部13としてアルミの配線膜31を介して電荷蓄積
回路20と接続される。ところが、集積回路では光センサ
11の受光層12をできるだけ狭い, ふつう20〜30μｍのピ
ッチで配列する必要があるので、それに対応する電荷蓄
積回路20を作り込むべき領域の幅がこの狭いピッチに制
約され、必要個数のトランジスタ等をレイアウトするの
が非常に困難になる。

【００１０】このため、図５に示すレイアウト例では多
数個並んだ受光層12の上端と下端に図のように交互に接
続部13を設け、イメージセンサ10の上側と下側に振り分
けて配設された電荷蓄積回路20と配線膜31を介し接続す
る。このレイアウトでは電荷蓄積回路20を作り込むべき
各領域の幅を図４の場合の２〜３倍に拡大することがで
きるので上述の問題は一応解決するが、イメージセンサ
10を組み込む集積回路ではそれへの入射光が他の回路部
のトランジスタに侵入して誤動作を起こさないように半
導体チップ30の表面に遮光膜を設ける必要があるので、
これとの関連で別の問題が派生して来る。

【００１１】図５では遮光膜40が部分ハッチングを付し
た細線で示されている。遮光膜40は半導体チップ30の表
面を覆う窒化シリコン等の保護膜のさらに上側に被着さ
れたアルミ等の膜であり、その窓41内にイメージセンサ
10を露出させて他の電荷蓄積回路20等を覆うパターンに
形成される。この遮光膜40に明ける窓41のパターンはも
ちろんイメージセンサ10とできるだけ正確に合致するよ
うパターンニング時のフォトプロセスで位置合わせさ
れ、この窓41の位置が図のように正確な場合にはイメー
ジセンサ10内のすべての受光層12の受光面積が同じなの
で、光センサ11間に光検出感度の差が出ることはない。

【００１２】しかし、図５の右側に示すように遮光膜40
の窓41の位置がイメージセンサ10に対しδで示すよう図
の上下方向にごく僅かに２〜３μｍでもずれると、受光
層12内の接続部13がほとんど受光に貢献しないことから
光センサ11ごとに受光面積が異なって来るので光検出感
度にばらつきが出る。さらに、図５の左側に示すよう上
半分が明るくて下半分が暗いパターンＰをもつ対象をイ
メージセンサ10で検出すると、光センサ11には一つ置き
の周期で検出感度の高低が発生する。これからわかるよ
うに検出対象がもつパターンの種類によっては、イメー
ジセンサの映像検出精度が低下するおそれがある。

【００１３】最近の高精度のイメージセンサでは各光セ
ンサ11の光検出信号が６〜８ビットのデータに変換され
るから、光センサ11の検出感度のばらつきが１％を越え
ると映像データがもはや信用できないことになる。上述
のずれδが出ないようフォトプロセスの精度を上げるに
も限界があり、この精度の影響を受けない程度にまで窓
41の上下方向の高さを縮小するのでは検出感度の向上に
もちろん逆行することになる。本発明の目的は、このよ
うな問題を解決してイメージセンサの光センサごとに設
けられる電荷蓄積回路の半導体チップ内のレイアウトを
容易にしながら遮光膜の窓にイメージセンサに対する位
置ずれがあっても光センサの検出感度にばらつきが発生
しないようにすることにある。

【００１４】

【課題を解決するための手段】本発明によれば、前述の
ように半導体チップ内に配列された複数の光センサのそ
れぞれに対しその光検出信号を受ける増幅器とその出力
により充電状態が制御される静電容量とを含む電荷蓄積
回路を設けるイメージセンサにおいて、半導体チップの
表面に細長い方形パターンで拡散される各光センサ用の
受光層を方形の狭い幅方向に並べかつ方形の長さ方向に
交互に突出するよう配列し、各受光層の突出部にそれか
ら光検出信号を取り出す配線膜の接続部を設け、さらに
イメージセンサ内の複数個の受光層を露出させる窓を備
える遮光膜により半導体チップの表面を覆うことによっ
て上述の目的が達成される。

【００１５】なお、遮光膜に明ける窓を複数個並ぶ受光
層の突出部を除く範囲より受光層の方形パターンの長さ
方向に関し同程度か若干狭いめにし、あるいは光検出信
号を取り出す配線膜の受光層との接続部の幅を受光層の
方形パターンの幅と同程度かそれ以上とするのが、イメ
ージセンサ内の光センサの検出感度のばらつきを減少さ
せる上で有利である。

【００１６】

【作用】本発明は、半導体チップ内のレイアウト上は前
述のように電荷蓄積回路を作り込む領域をイメージセン
サ用の領域の両側に振り分け配置するのが有利であり、
かつイメージセンサの各光センサの受光層の配線膜との
接続部は受光面積としてほとんど貢献しない点に着目し
て、それぞれ細長い方形パターンで狭い幅方向に並べて
拡散される複数個の光センサの受光層を前項の構成にい
うよう方形の長さ方向に交互に突出するように配列し
て、この突出部を光検出信号の取り出し用の配線膜の接
続部として利用することにより、イメージセンサの両側
に振り分けて配置される領域内に作り込まれる電荷蓄積
回路と容易に接続できるようにするとともに、イメージ
センサ用に並べられる複数の光センサの受光層の接続部
を除く有効な受光面積部を全体として方形の範囲内に収
まるように揃え、この方形範囲に対応する窓を備える遮
光膜で半導体チップの表面を覆うことにより、その窓の
位置が方形範囲に対して若干ずれてもすべての受光層の
有効受光面積がほぼ均等になり、従ってイメージセンサ
内の光センサの光検出感度にほとんどばらつきが出ない
ようにするものである。

【００１７】なお、本発明では上述の方形範囲ないしは
遮光膜の窓のパターンから突出する各受光層の接続部を
受光面積として用いないので、従来と同じ光検出感度を
得るに必要な受光層の方形パターンが少し長くなって接
合容量がその分増えることになるが、本発明のように各
光センサに対して電荷蓄積回路を設ける場合は前述のよ
うに光検出動作に受光層の接合容量を使用しないので、
接合容量が増加してもイメージセンサの光検出感度が低
下するおそれはない。

【００１８】

【実施例】以下、図を参照しながら本発明の実施例を説
明する。図１は本発明のイメージセンサの一実施例を示
す半導体チップの要部拡大上面図、図２は本発明の異な
る実施例を図１とやや異なる要領で示す半導体チップの
要部拡大上面図であって、いずれの場合も図３に示す電
荷蓄積回路20がイメージセンサ10の各光センサ11に対応
して設けられるものとする。

【００１９】図１において、半導体チップ30の中央部に
イメージセンサ10を構成する複数の光センサ11が図の左
右方向に並べて配列され、図５と同様にその上側と下側
とにそれぞれ図では一部が示された電荷蓄積回路20が作
り込まれる。各光センサ11の受光層12は、従来と同様に
半導体チップ30の例えばｎ形の半導体の表面にｐ形で浅
く拡散され、その拡散パターンは例えば幅が15μｍで長
さが 200μｍの細長い方形とされ、例えば25μｍの配列
ピッチで方形の幅方向に並べられるが、本発明では方形
の長さ方向には図のように交互に突出するように配設さ
れる。この突出させる寸法はふつう方形の幅と同程度と
するのがよい。

【００２０】本発明では各受光層12のこの突出部がそれ
から光検出信号を取り出す配線膜31との接続部13として
利用される。各光センサ11はその受光層12の突出する一
端であるこの接続部13と配線膜31を介して対応する電荷
蓄積回路20と接続されるが、接続部13用の配線膜31のパ
ターンはその先端が図示のように隣の受光層の他端の先
端とほぼ揃うように形成するのがよい。各受光層12の有
効の受光面はもちろん配線膜31の先端部で覆われていな
い部分であるから、本発明では図１に示すよう左右方向
に並ぶ多数の受光層12の有効受光面が全体として１個の
方形の範囲内に収まるように揃えられる。図１に部分ハ
ッチングを付した細線で示す遮光膜40はイメージセンサ
10内の多数の受光層12の有効受光面の集合であるこの方
形範囲に対応する窓41を備えるパターンに形成される。
さらに、図１の実施例では窓41のパターンが多数の受光
層12の有効受光面の集合である方形範囲より図示のよう
に上下方向に若干，例えば数〜10μｍ程度狭いめに形成
される。

【００２１】すなわちこの実施例では、各光センサ11の
受光層12の方形パターンを従来より上述の数〜10μｍだ
け長いめに形成しておき、受光層12の有効な受光面中の
この長いめの部分を遮光膜40で覆うことにより、遮光膜
40をパターンニングする31のフォトプロセスで窓41の位
置が上下方向に若干ずれてもすべての受光層12の有効受
光面積が常に均等となり、従って光センサ11の光検出感
度が揃うようにする。受光層12の方形パターンを長めに
することによりその接合容量が若干増えるが、本発明で
は各光センサ11に対し電荷蓄積回路20が設けられ、光検
出動作には前述のように受光層12の接合容量は関係しな
いので接合容量が増えても光センサ11の光検出感度は低
下することがない。

【００２２】次の図２に示す実施例では、受光層12から
光センサ11の光検出信号を取り出す配線膜31の接続部13
における幅が受光層12の方形パターンの幅より若干広い
めに形成され点が図１と異なる。また、この図２の実施
例でも配線膜31の接続部13のパターンはその先端が隣の
受光層12の他端の先端と揃うように形成されている。こ
の実施例では、遮光膜40の窓41のパターンの図の上下方
向の寸法を図のように前実施例より広げることができ
る。受光層12の接続部13が配線膜31により完全に覆われ
て遮光されており、遮光膜40の窓41の位置が上下方向に
かなりずれても、すべての受光層12の有効受光面積の均
等性が保たれるからである。従って、この実施例では受
光層12の方形パターンを前実施例より短縮できる。な
お、図２にはイメージセンサ10の中央部のほかその左右
の端部が示されている。

【００２３】以上説明した実施例に限らず本発明は種々
の態様で実施をすることができる。例えば、図１の実施
例では遮光膜40の窓41を多数の受光層12の有効受光部が
作る方形範囲より若干狭いめのパターンとしたが、方形
範囲から突出する接続部13が配線膜31でほぼ覆われて受
光面積としてあまり貢献しないから、窓41を方形範囲よ
り若干広いめにしても光検出感度のばらつきが急増せ
ず、イメージセンサ10により４ビット精度の映像データ
を得るに充分な程度には光センサ11の検出感度のばらつ
きを抑えることができる。

【００２４】

【発明の効果】以上述べたとおり本発明では、光センサ
ごとに電荷蓄積回路を設けるイメージセンサに対し、細
長い方形パターンで拡散される各光センサ用の受光層を
方形の幅方向に並べてかつ方形の長さ方向に交互に突出
するように配列し、各受光層の突出部にそれから光検出
信号を取り出す配線膜の接続部を設け、半導体チップの
表面にイメージセンサ内の多数の受光層を露出させる窓
を備える遮光膜を設けることにより、次の効果を得るこ
とができる。

【００２５】(a) イメージセンサの両側に振り分けて電
荷蓄積回路用の領域を設定することにより半導体チップ
内のレイアウトを容易にすることができる。 (b) 光センサの受光層から交互に突出された接続部を介
してイメージセンサの両側に配設された電荷蓄積回路に
光センサを容易に接続できる。 (c) 遮光膜の窓の位置が多数並んだ受光層の有効受光面
の方形の範囲から若干ずれても、イメージセンサ内の光
センサの光検出感度に大きなばらつきが出ないので、遮
光膜のパターンニング時のフォトプロセスを容易にする
ことができる。とくに、有効受光面の方形範囲より遮光
膜の窓を若干狭いめに設定し、あるいは光センサから検
出信号を取り出す配線膜の接続部の幅を受光層の幅と同
程度以上とする実施態様では、光センサ間の検出感度の
ばらつきを最低に抑えてイメージセンサから６〜８ビッ
トの高精度で映像データを取り出すことができる。

【図面の簡単な説明】

【図１】本発明によるイメージセンサの一実施例を示す
半導体チップの要部拡大上面図である。

【図２】本発明の異なる実施例を示す半導体チップの要
部拡大上面図である

【図３】本発明のイメージセンサ内の各光センサごとに
設けられる電荷蓄積回路を含む関連回路の回路図であ
る。

【図４】イメージセンサと電荷蓄積回路を組み込むレイ
アウト例を示す半導体チップの一部拡大上面図である。

【図５】イメージセンサと電荷蓄積回路を組み込むレイ
アウトの異なる例を示す半導体チップの一部拡大上面図
である。

【符号の説明】

10 イメージセンサ 11 光センサ 12 光センサ用の受光層 13 受光層の接続部 20 電荷蓄積回路 21 電荷蓄積回路の増幅器 22 電荷蓄積回路の静電容量 30 半導体チップ 31 配線膜 40 遮光膜 41 遮光膜の窓

Claims (3)

【特許請求の範囲】
1. 【請求項１】半導体チップ内に光センサを複数個配列し
   てなり各光センサに対しその光検出信号を受ける増幅器
   とその出力により充電状態が制御される静電容量とを含
   む電荷蓄積回路が設けられるイメージセンサにおいて、
   半導体チップの表面に細長い方形パターンで拡散される
   各光センサ用の受光層が方形の狭い幅の方向に並べてか
   つ方形の長さ方向に交互に突出するよう配列され、各受
   光層の突出部に各光センサから光検出信号を取り出す配
   線膜の接続部が設けられ、かつイメージセンサ内の複数
   個の受光層を露出させる窓を有する遮光膜により半導体
   チップの表面が覆われたことを特徴とするイメージセン
   サ。
2. 【請求項２】請求項１に記載のイメージセンサにおい
   て、複数個並ぶ受光層の突出部を除く範囲より遮光膜の
   窓が受光層の方形パターンの長さ方向に関して狭いめに
   されたことを特徴とするイメージセンサ。
3. 【請求項３】請求項１に記載のイメージセンサにおい
   て、光検出信号を取り出す配線膜の接続部の幅が受光層
   の方形パターンの幅と同程度以上にされたことを特徴と
   するイメージセンサ。