JPH05224966A - 命令誤動作防止方式 - Google Patents
命令誤動作防止方式Info
- Publication number
- JPH05224966A JPH05224966A JP3349945A JP34994591A JPH05224966A JP H05224966 A JPH05224966 A JP H05224966A JP 3349945 A JP3349945 A JP 3349945A JP 34994591 A JP34994591 A JP 34994591A JP H05224966 A JPH05224966 A JP H05224966A
- Authority
- JP
- Japan
- Prior art keywords
- stop
- instruction
- stop command
- stop instruction
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ストップ命令等のプロテクト機構を設けるこ
とにより、ＣＰＵ暴走時のストップ命令誤動作による監
視タイマの停止等を回避する。 【構成】 ストップ命令の有効，無効を設定するストッ
プ命令許可フラグ１１と、当該許可フラグ１１の値が有
効であるか無効であるかを判定し、有効であるときのみ
ストップ命令の実行を許可するストップ命令実行許可判
定回路１２とを備え、ストップ命令を実行する時以外は
ストップ命令許可フラグ１１を無効にすることにより、
ストップ命令の誤動作を防止し、ＣＰＵ暴走時のストッ
プ命令誤動作による監視タイマの停止を回避するように
した。
とにより、ＣＰＵ暴走時のストップ命令誤動作による監
視タイマの停止等を回避する。 【構成】 ストップ命令の有効，無効を設定するストッ
プ命令許可フラグ１１と、当該許可フラグ１１の値が有
効であるか無効であるかを判定し、有効であるときのみ
ストップ命令の実行を許可するストップ命令実行許可判
定回路１２とを備え、ストップ命令を実行する時以外は
ストップ命令許可フラグ１１を無効にすることにより、
ストップ命令の誤動作を防止し、ＣＰＵ暴走時のストッ
プ命令誤動作による監視タイマの停止を回避するように
した。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ等
の命令誤動作防止方式に係わり、例えばＣＰＵ暴走時の
ストップ命令誤動作による監視タイマの停止等を回避す
る方式に関するものである。
の命令誤動作防止方式に係わり、例えばＣＰＵ暴走時の
ストップ命令誤動作による監視タイマの停止等を回避す
る方式に関するものである。
【０００２】
【従来の技術】従来のマイクロコンピュータ等における
ストップ命令はプロテクト機構を持っておらず、ノイズ
等によるＣＰＵの暴走時にオペランドのデータ値をスト
ップ命令コードと誤認してクロックを停止させ、監視タ
イマ（ウォッチドグタイマと呼ばれる）を停止させてし
まうことがある。
ストップ命令はプロテクト機構を持っておらず、ノイズ
等によるＣＰＵの暴走時にオペランドのデータ値をスト
ップ命令コードと誤認してクロックを停止させ、監視タ
イマ（ウォッチドグタイマと呼ばれる）を停止させてし
まうことがある。
【０００３】ストップ命令の本来の目的は、クロック発
振回路を必要に応じて停止，発振を切り替えて、消費電
力を抑えたり、評価等でクロック発振を止めることにあ
る。その動作を、図４にマイクロコンピュータ内蔵クロ
ック発生回路の構成例を示して説明する。ストップ命令
が実行され、命令レジスタから命令デコーダを経たスト
ップ命令信号は、クロック発生回路１内のフリップフロ
ップ２，３のリセット端子に入力される。これにより各
フリップフロップ２，３はリセットされ、フリップフロ
ップ３の出力が入力されるＡＮＤゲート４の出力は
“０”となり、その先のＡＮＤゲート５の出力も“０”
となり、内部クロックφは“Ｌ”状態で発振が停止し、
また監視タイマ６には“ＦＦＦH”がセットされ、監視
タイマ６の入力は強制的にｆ32に接続される。この接続
は、監視タイマ６の最上位ビットが“０”になるか，あ
るいはリセットがかかると解除され、監視タイマ周波数
選択フラグの指定する入力に接続される。また、割り込
みが受け付けられるとフリップフロップ７がセットさ
れ、フリップフロップ７の出力が“１”になる。同時に
監視タイマ６が動作し、監視タイマ６の最上位ビットが
“０”となってアンダーフロー信号が出力されると、Ｏ
Ｒゲート８の出力が“１”となってフリップフロップ３
がセットされ、ＡＮＤゲート４の出力が“１”となり、
内部クロックφが再発振する。監視タイマ６がアンダー
フローすると監視タイマ割り込みが発生する。通常のプ
ログラムでは、監視タイマ６の割り込み処理はリセット
処理と同一とするため、監視タイマ６がアンダーフロー
しない様にプログラム中で定期的に監視タイマ６を初期
化する処理を入れている。これによって暴走時には監視
タイマ６が初期化されなくなり、監視タイマ割り込み処
理が行なわれ、正常動作への復帰ができるようになって
いる。しかし、暴走中に何らかの原因（データのとりち
がい等）でストップ命令が実行されてしまうと、ＣＰＵ
と同時に監視タイマ６も停止させてしまい、重大な問題
となる。
振回路を必要に応じて停止，発振を切り替えて、消費電
力を抑えたり、評価等でクロック発振を止めることにあ
る。その動作を、図４にマイクロコンピュータ内蔵クロ
ック発生回路の構成例を示して説明する。ストップ命令
が実行され、命令レジスタから命令デコーダを経たスト
ップ命令信号は、クロック発生回路１内のフリップフロ
ップ２，３のリセット端子に入力される。これにより各
フリップフロップ２，３はリセットされ、フリップフロ
ップ３の出力が入力されるＡＮＤゲート４の出力は
“０”となり、その先のＡＮＤゲート５の出力も“０”
となり、内部クロックφは“Ｌ”状態で発振が停止し、
また監視タイマ６には“ＦＦＦH”がセットされ、監視
タイマ６の入力は強制的にｆ32に接続される。この接続
は、監視タイマ６の最上位ビットが“０”になるか，あ
るいはリセットがかかると解除され、監視タイマ周波数
選択フラグの指定する入力に接続される。また、割り込
みが受け付けられるとフリップフロップ７がセットさ
れ、フリップフロップ７の出力が“１”になる。同時に
監視タイマ６が動作し、監視タイマ６の最上位ビットが
“０”となってアンダーフロー信号が出力されると、Ｏ
Ｒゲート８の出力が“１”となってフリップフロップ３
がセットされ、ＡＮＤゲート４の出力が“１”となり、
内部クロックφが再発振する。監視タイマ６がアンダー
フローすると監視タイマ割り込みが発生する。通常のプ
ログラムでは、監視タイマ６の割り込み処理はリセット
処理と同一とするため、監視タイマ６がアンダーフロー
しない様にプログラム中で定期的に監視タイマ６を初期
化する処理を入れている。これによって暴走時には監視
タイマ６が初期化されなくなり、監視タイマ割り込み処
理が行なわれ、正常動作への復帰ができるようになって
いる。しかし、暴走中に何らかの原因（データのとりち
がい等）でストップ命令が実行されてしまうと、ＣＰＵ
と同時に監視タイマ６も停止させてしまい、重大な問題
となる。
【０００４】
【発明が解決しようとする課題】以上のように、従来の
この種のストップ命令はプロテクト機構を持っていない
ため、ＣＰＵ暴走時にストップ命令が誤動作した場合に
ＣＰＵの暴走を監視する監視タイマが停止してしまうの
で、監視タイマによる復帰処理ができなくなるという問
題点があった。
この種のストップ命令はプロテクト機構を持っていない
ため、ＣＰＵ暴走時にストップ命令が誤動作した場合に
ＣＰＵの暴走を監視する監視タイマが停止してしまうの
で、監視タイマによる復帰処理ができなくなるという問
題点があった。
【０００５】本発明はこのような問題を解消するために
なされたもので、ストップ命令等のプロテクト機構を設
けることにより、ＣＰＵ暴走時のストップ命令誤動作に
よる監視タイマの停止等を回避することを目的としてい
る。
なされたもので、ストップ命令等のプロテクト機構を設
けることにより、ＣＰＵ暴走時のストップ命令誤動作に
よる監視タイマの停止等を回避することを目的としてい
る。
【０００６】
【課題を解決するための手段】本発明に係る命令誤動作
防止方式は、ストップ命令等の所定の命令の有効，無効
を設定する設定手段と、当該設定手段の値が有効である
か無効であるかを判定し、有効であるときのみ当該命令
の実行を許可する判定手段とを備え、当該命令を実行す
る時以外は設定手段を無効にすることにより、当該命令
の誤動作を防止し、ＣＰＵ暴走時のストップ命令誤動作
による監視タイマの停止等を回避するようにしたもので
ある。
防止方式は、ストップ命令等の所定の命令の有効，無効
を設定する設定手段と、当該設定手段の値が有効である
か無効であるかを判定し、有効であるときのみ当該命令
の実行を許可する判定手段とを備え、当該命令を実行す
る時以外は設定手段を無効にすることにより、当該命令
の誤動作を防止し、ＣＰＵ暴走時のストップ命令誤動作
による監視タイマの停止等を回避するようにしたもので
ある。
【０００７】
【作用】本発明においては、例えばストップ命令の場
合、設定手段の値によってストップ命令の実行を制御す
る。設定手段が有効で許可状態であり、かつストップ命
令が出された場合に限りストップ命令を実行すること
で、ＣＰＵ暴走時のストップ命令誤動作による監視タイ
マの停止を回避する。
合、設定手段の値によってストップ命令の実行を制御す
る。設定手段が有効で許可状態であり、かつストップ命
令が出された場合に限りストップ命令を実行すること
で、ＣＰＵ暴走時のストップ命令誤動作による監視タイ
マの停止を回避する。
【０００８】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は、本発明の一実施例によるストップ命令プロ
テクト機構を示す概略構成図である。図１において、１
１はストップ命令の有効，無効を設定するためのストッ
プ命令許可フラグ、１２は上記ストップ命令許可フラグ
１１の値が有効であるか無効であるかを判定し、有効で
あるときのみストップ命令の実行を許可するストップ命
令実行許可判定回路、１３はストップ命令のゲートであ
り、上記ストップ命令許可フラグ１１，ストップ命令実
行許可判定回路１２はそれぞれ本発明の設定手段と判定
手段に相当する。また、Ａはストップ命令発生時に出力
されるストップ命令要求信号、Ｂはストップ命令許可フ
ラグ１１からの出力であるストップ命令許可信号であ
り、それぞれストップ命令実行許可判定回路１２に入力
される。Ｃはストップ命令実行許可判定回路１２の出力
であるストップ命令実行許可判定信号であり、ストップ
命令のゲート１３を制御する。ストップ命令実行許可判
定回路１２を、図示のようにストップ命令要求信号Ａと
ストップ命令許可信号Ｂの論理積をとるＡＮＤゲートで
構成した場合の入出力の真理値表を図２に示す。
る。図１は、本発明の一実施例によるストップ命令プロ
テクト機構を示す概略構成図である。図１において、１
１はストップ命令の有効，無効を設定するためのストッ
プ命令許可フラグ、１２は上記ストップ命令許可フラグ
１１の値が有効であるか無効であるかを判定し、有効で
あるときのみストップ命令の実行を許可するストップ命
令実行許可判定回路、１３はストップ命令のゲートであ
り、上記ストップ命令許可フラグ１１，ストップ命令実
行許可判定回路１２はそれぞれ本発明の設定手段と判定
手段に相当する。また、Ａはストップ命令発生時に出力
されるストップ命令要求信号、Ｂはストップ命令許可フ
ラグ１１からの出力であるストップ命令許可信号であ
り、それぞれストップ命令実行許可判定回路１２に入力
される。Ｃはストップ命令実行許可判定回路１２の出力
であるストップ命令実行許可判定信号であり、ストップ
命令のゲート１３を制御する。ストップ命令実行許可判
定回路１２を、図示のようにストップ命令要求信号Ａと
ストップ命令許可信号Ｂの論理積をとるＡＮＤゲートで
構成した場合の入出力の真理値表を図２に示す。
【０００９】次に、上記実施例の動作を図１，図２を参
照しながら説明する。ストップ命令が出されると同時に
ストップ命令要求信号Ａに“１”を出力する。このとき
ストップ命令許可信号Ｂ，すなちストップ命令許可フラ
グ１１の内容が許可状態“１”であれば、ストップ命令
実行許可判定回路１２の出力は“１”となり、ゲート１
３を開いてストップ命令の実行を許可する。図２の真理
値表に示した通り、ストップ命令実行許可判定回路１２
はストップ命令要求信号Ａ，ストップ命令許可信号Ｂの
どちらか一方でも“０”の場合には“０”を出力し、ス
トップ命令の実行を禁止する。
照しながら説明する。ストップ命令が出されると同時に
ストップ命令要求信号Ａに“１”を出力する。このとき
ストップ命令許可信号Ｂ，すなちストップ命令許可フラ
グ１１の内容が許可状態“１”であれば、ストップ命令
実行許可判定回路１２の出力は“１”となり、ゲート１
３を開いてストップ命令の実行を許可する。図２の真理
値表に示した通り、ストップ命令実行許可判定回路１２
はストップ命令要求信号Ａ，ストップ命令許可信号Ｂの
どちらか一方でも“０”の場合には“０”を出力し、ス
トップ命令の実行を禁止する。
【００１０】本発明によるストップ命令のプロテクト機
構は、図３に詳細に示すように、クロック発生回路１に
入力されるストップ命令を、そのストップ命令信号を発
生する前の段階で制御するものである。つまり、従来技
術では、ストップ命令が命令レジスタ１４から命令デコ
ーダ１５に入力されると、図中のストップ命令信号Ｄと
なってそのままクロックを停止させていたため、暴走の
有無にかかわらずストップ命令動作（クロック停止）が
実行されていた。そこで、本発明では、ストップ命令が
命令デコーダ１５に入力される前の段階で当該ストップ
命令が正常な動作時に出されたものか，暴走によってデ
ータとストップ命令コードとをとりちがえていないかど
うかを識別するように、ストップ命令許可フラグ１１を
設け、当該ストップ命令許可フラグ１１からのストップ
命令許可信号Ｂと、ストップ命令が発生された時にスト
ップ命令要求信号発生回路１６から発生されるストップ
命令要求信号Ａとがそろった時に、ストップ命令信号Ｄ
がクロック発生回路１に入力するのを許可するストップ
命令実行許可判定回路１２を設けている。
構は、図３に詳細に示すように、クロック発生回路１に
入力されるストップ命令を、そのストップ命令信号を発
生する前の段階で制御するものである。つまり、従来技
術では、ストップ命令が命令レジスタ１４から命令デコ
ーダ１５に入力されると、図中のストップ命令信号Ｄと
なってそのままクロックを停止させていたため、暴走の
有無にかかわらずストップ命令動作（クロック停止）が
実行されていた。そこで、本発明では、ストップ命令が
命令デコーダ１５に入力される前の段階で当該ストップ
命令が正常な動作時に出されたものか，暴走によってデ
ータとストップ命令コードとをとりちがえていないかど
うかを識別するように、ストップ命令許可フラグ１１を
設け、当該ストップ命令許可フラグ１１からのストップ
命令許可信号Ｂと、ストップ命令が発生された時にスト
ップ命令要求信号発生回路１６から発生されるストップ
命令要求信号Ａとがそろった時に、ストップ命令信号Ｄ
がクロック発生回路１に入力するのを許可するストップ
命令実行許可判定回路１２を設けている。
【００１１】以下、図３の動作を順を追って説明する。
プログラム中でストップ命令が用いられた時、命令レジ
スタ１４にストップ命令コードが書き込まれる。この命
令レジスタ１４の値を読み取って、その値がストップ命
令のものである時、ストップ命令要求信号発生回路１６
はストップ命令要求信号Ａを出力する。ストップ命令要
求信号Ａを受け取ったストップ命令実行許可判定回路１
２は、ストップ命令許可フラグ１１からのストップ命令
許可信号Ｂが入力されているかどうか確認する。二つの
信号がそろって入力されている場合、該判定回路１２か
らはストップ命令実行許可信号Ｃが出力され、命令デコ
ーダ１５とクロック発生回路１の間に設けられたゲート
１３を開き、ストップ命令を実行する。なお、各信号
Ａ，Ｂ，Ｃは、命令レジスタ１４，ストップ命令許可フ
ラグ１１，ストップ命令実行許可判定回路１２に入力さ
れる信号の書き換え等が起こるまで内容を保持する。ス
トップ状態からの復帰時には、リセット又は割り込みが
必要となる。割り込みを受け付けると、監視タイマ６が
動作（内容“ＦＦＦH”はストップ命令実行時に書き込
まれる）し、監視タイマ６の最上位ビットが“０”とな
ると、監視タイマ６からアンダーフロー信号Ｅが出力さ
れ、ストップ状態を解除し、内部クロックφが再起動す
る。このときのアンダーフロー信号Ｅは、クロック発生
回路１内のフリップフロップ３に接続されるＯＲゲート
８と、ストップ命令要求信号発生回路１６，ストップ命
令許可フラグ１１，ストップ命令実行許可判定回路１２
のうち少なくとも１つに入力される。
プログラム中でストップ命令が用いられた時、命令レジ
スタ１４にストップ命令コードが書き込まれる。この命
令レジスタ１４の値を読み取って、その値がストップ命
令のものである時、ストップ命令要求信号発生回路１６
はストップ命令要求信号Ａを出力する。ストップ命令要
求信号Ａを受け取ったストップ命令実行許可判定回路１
２は、ストップ命令許可フラグ１１からのストップ命令
許可信号Ｂが入力されているかどうか確認する。二つの
信号がそろって入力されている場合、該判定回路１２か
らはストップ命令実行許可信号Ｃが出力され、命令デコ
ーダ１５とクロック発生回路１の間に設けられたゲート
１３を開き、ストップ命令を実行する。なお、各信号
Ａ，Ｂ，Ｃは、命令レジスタ１４，ストップ命令許可フ
ラグ１１，ストップ命令実行許可判定回路１２に入力さ
れる信号の書き換え等が起こるまで内容を保持する。ス
トップ状態からの復帰時には、リセット又は割り込みが
必要となる。割り込みを受け付けると、監視タイマ６が
動作（内容“ＦＦＦH”はストップ命令実行時に書き込
まれる）し、監視タイマ６の最上位ビットが“０”とな
ると、監視タイマ６からアンダーフロー信号Ｅが出力さ
れ、ストップ状態を解除し、内部クロックφが再起動す
る。このときのアンダーフロー信号Ｅは、クロック発生
回路１内のフリップフロップ３に接続されるＯＲゲート
８と、ストップ命令要求信号発生回路１６，ストップ命
令許可フラグ１１，ストップ命令実行許可判定回路１２
のうち少なくとも１つに入力される。
【００１２】なお、上記実施例では、ストップ命令のプ
ロテクト機構について説明したが、その他の命令等のプ
ロテクト機構への転用も可能である。また、上記実施例
では、マイクロコンピュータの場合について説明した
が、本発明はこれに限定されるものではなく、一般的な
コンピュータにも適用可能である。
ロテクト機構について説明したが、その他の命令等のプ
ロテクト機構への転用も可能である。また、上記実施例
では、マイクロコンピュータの場合について説明した
が、本発明はこれに限定されるものではなく、一般的な
コンピュータにも適用可能である。
【００１３】
【発明の効果】以上のように、本発明によれば、フラグ
等の設定手段の値によってストップ命令等を許可，ある
いは禁止するようにしたので、フラグの値をソフトウェ
アで書き換えることでストップ命令等のプロテクトが可
能であり、ＣＰＵの暴走時におけるストップ命令誤動作
による監視タイマの停止、及びそのために復帰処理がで
きなくなるという事態を回避することができる。
等の設定手段の値によってストップ命令等を許可，ある
いは禁止するようにしたので、フラグの値をソフトウェ
アで書き換えることでストップ命令等のプロテクトが可
能であり、ＣＰＵの暴走時におけるストップ命令誤動作
による監視タイマの停止、及びそのために復帰処理がで
きなくなるという事態を回避することができる。
【図１】本発明の一実施例を示す概略構成図である。
【図２】実施例におけるストップ命令実行許可判定回路
の真理値表を示す図である。
の真理値表を示す図である。
【図３】実施例の詳細構成図である。
【図４】マイクロコンピュータ内蔵クロック発生回路の
構成例を示す図である。
構成例を示す図である。
１ クロック発生回路 １１ ストップ命令許可フラグ（設定手段） １２ ストップ命令実行許可判定回路（判定手段） １３ ゲート １４ 命令レジスタ １５ 命令デコーダ １６ ストップ命令要求信号発生回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年８月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】従来のマイクロコンピュータ等における
ストップ命令はプロテクト機構を持っておらず、ノイズ
等によるＣＰＵの暴走時にオペランドのデータ値をスト
ップ命令コードと誤認してクロックを停止させ、監視タ
イマ（ウォッチドッグタイマと呼ばれる）を停止させて
しまうことがある。
ストップ命令はプロテクト機構を持っておらず、ノイズ
等によるＣＰＵの暴走時にオペランドのデータ値をスト
ップ命令コードと誤認してクロックを停止させ、監視タ
イマ（ウォッチドッグタイマと呼ばれる）を停止させて
しまうことがある。
Claims (1)
- 【請求項１】 所定の命令の有効，無効を設定する設定
手段と、当該設定手段の値が有効であるか無効であるか
を判定し、有効であるときのみ当該命令の実行を許可す
る判定手段とを備え、当該命令を実行する時以外は設定
手段を無効にすることにより、当該命令の誤動作を防止
するようにしたことを特徴とする命令誤動作防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349945A JPH05224966A (ja) | 1991-12-10 | 1991-12-10 | 命令誤動作防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349945A JPH05224966A (ja) | 1991-12-10 | 1991-12-10 | 命令誤動作防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05224966A true JPH05224966A (ja) | 1993-09-03 |
Family
ID=18407167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3349945A Pending JPH05224966A (ja) | 1991-12-10 | 1991-12-10 | 命令誤動作防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05224966A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555225A (en) * | 1994-12-14 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Clock generating circuit and microcomputer incorporating same |
| US5687311A (en) * | 1994-07-21 | 1997-11-11 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer with detection of predetermined data for enabling execution of instructions for stopping supply of clock |
| US6216232B1 (en) | 1998-05-14 | 2001-04-10 | Mitsubishi Denki Kabushiki Kaisha | Data processing system and method capable of halting supply of clock signal without delay |
-
1991
- 1991-12-10 JP JP3349945A patent/JPH05224966A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687311A (en) * | 1994-07-21 | 1997-11-11 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer with detection of predetermined data for enabling execution of instructions for stopping supply of clock |
| US5555225A (en) * | 1994-12-14 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Clock generating circuit and microcomputer incorporating same |
| US6216232B1 (en) | 1998-05-14 | 2001-04-10 | Mitsubishi Denki Kabushiki Kaisha | Data processing system and method capable of halting supply of clock signal without delay |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| EP0316904A2 (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| JP2005316599A (ja) | 割込制御装置 | |
| JPH05224966A (ja) | 命令誤動作防止方式 | |
| JP2762829B2 (ja) | 電子計算機 | |
| JPH05257815A (ja) | 中央処理装置 | |
| JP2814800B2 (ja) | マイクロコンピュータ | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JP3114909B2 (ja) | プログラマブルコントローラの演算エラー処理方法 | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPS59133655A (ja) | アドレス・ストツプ制御回路 | |
| JP3183982B2 (ja) | ディジタル制御装置 | |
| JP2538885B2 (ja) | 割り込み制御回路 | |
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JPH0836499A (ja) | マイクロコンピュータ | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPH0555905B2 (ja) | ||
| JPH0258648B2 (ja) | ||
| JPH087679B2 (ja) | マイクロプロセッサ | |
| JPH0721019A (ja) | 計算機の命令有効／無効データ設定装置 | |
| JPS5955546A (ja) | フア−ムウエア処理装置 | |
| JPS61223952A (ja) | デ−タ処理装置のリトライ機能確認方式 | |
| JPH05216701A (ja) | 入出力命令のリカバリタイム調整回路 | |
| JPS59207093A (ja) | メモリ誤アクセス防止方式 | |
| JPH03116324A (ja) | 浮動小数点演算装置 |