JPH05226181A - セラミックス電子部品の外部電極焼成方法 - Google Patents
セラミックス電子部品の外部電極焼成方法Info
- Publication number
- JPH05226181A JPH05226181A JP4030662A JP3066292A JPH05226181A JP H05226181 A JPH05226181 A JP H05226181A JP 4030662 A JP4030662 A JP 4030662A JP 3066292 A JP3066292 A JP 3066292A JP H05226181 A JPH05226181 A JP H05226181A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic electronic
- electronic component
- firing
- inorganic oxide
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 セラミックス電子部品の外部電極を焼成する
にあたり、製品同士の張り付きを防止し、外部電極のは
んだ付け性が損なわれないように焼成する。 【構成】 セラミックス電子部品を不活性無機酸化物粉
末と混合して焼成する。 【効果】 セラミックス電子部品の周囲が不活性無機酸
化物粉末で包囲された状態で焼成されることとなり、セ
ラミックス電子部品の外部電極同士の張り付きや外部電
極のはんだ付け性低下が防止される。煩雑な作業を要す
ることなく、製品の外部電極同士の張り付きや外部電極
のはんだ付け性の低下が防止され、作業時間、労力の大
幅な縮減が図れ、高特性セラミックス電子部品を短時間
で容易かつ効率的に、低コストにて製造することが可能
とされる。
にあたり、製品同士の張り付きを防止し、外部電極のは
んだ付け性が損なわれないように焼成する。 【構成】 セラミックス電子部品を不活性無機酸化物粉
末と混合して焼成する。 【効果】 セラミックス電子部品の周囲が不活性無機酸
化物粉末で包囲された状態で焼成されることとなり、セ
ラミックス電子部品の外部電極同士の張り付きや外部電
極のはんだ付け性低下が防止される。煩雑な作業を要す
ることなく、製品の外部電極同士の張り付きや外部電極
のはんだ付け性の低下が防止され、作業時間、労力の大
幅な縮減が図れ、高特性セラミックス電子部品を短時間
で容易かつ効率的に、低コストにて製造することが可能
とされる。
Description
【０００１】
【産業上の利用分野】本発明は電子部品の外部電極焼成
方法に係り、特に、セラミックス電子部品の外部電極を
焼成するにあたり、製品同士の張り付きを防止し、外部
電極のはんだ付け性が損なわれないように焼成する方法
に関する。
方法に係り、特に、セラミックス電子部品の外部電極を
焼成するにあたり、製品同士の張り付きを防止し、外部
電極のはんだ付け性が損なわれないように焼成する方法
に関する。
【０００２】
【従来の技術】セラミックス電子部品の外部電極は、通
常、Ａｇ，Ａｇ／Ｐｄ，Ａｇ／Ｐｄ／Ｐｔ等の貴金属或
いはＣｕ，Ｎｉ等の卑金属の粉末とガラスフリットとを
不活性有機ビヒクルに添加、混練して調製された導体塗
料を、セラミックス電子部品に塗布、乾燥後、トンネル
炉で焼成することにより形成されている。
常、Ａｇ，Ａｇ／Ｐｄ，Ａｇ／Ｐｄ／Ｐｔ等の貴金属或
いはＣｕ，Ｎｉ等の卑金属の粉末とガラスフリットとを
不活性有機ビヒクルに添加、混練して調製された導体塗
料を、セラミックス電子部品に塗布、乾燥後、トンネル
炉で焼成することにより形成されている。
【０００３】従来、このトンネル炉での焼成にあたって
は、ＳＵＳやＮｉ−Ｃｒ等よりなる金属製トレイやアル
ミナ又はジルコニア等のセラミックス製の匣鉢に、セラ
ミックス電子部品同士が重ならないように、多数のセラ
ミックス電子部品を整列配置してトンネル炉内に装入し
ている。即ち、セラミックス電子部品同士が重なった状
態で焼成を行なうと、重なり合ったセラミックス電子部
品の外部電極同士のガラスフリットが張り付いてしまっ
たり、外部電極のはんだ付け性が損なわれるなどの製品
欠陥を生じるため、焼成に際しては、セラミックス電子
部品同士が重なることがないように、焼成用のトレイや
匣鉢に整然と配置する。
は、ＳＵＳやＮｉ−Ｃｒ等よりなる金属製トレイやアル
ミナ又はジルコニア等のセラミックス製の匣鉢に、セラ
ミックス電子部品同士が重ならないように、多数のセラ
ミックス電子部品を整列配置してトンネル炉内に装入し
ている。即ち、セラミックス電子部品同士が重なった状
態で焼成を行なうと、重なり合ったセラミックス電子部
品の外部電極同士のガラスフリットが張り付いてしまっ
たり、外部電極のはんだ付け性が損なわれるなどの製品
欠陥を生じるため、焼成に際しては、セラミックス電子
部品同士が重なることがないように、焼成用のトレイや
匣鉢に整然と配置する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、セラミックス電子部品を焼成用トレイ等
に載置する度に、セラミックス電子部品同士が重ならな
いように整列配置しなければならず、この作業に多大な
時間と労力を要することから、これがセラミックス電子
部品の製造コスト高騰の原因となっていた。
来の方法では、セラミックス電子部品を焼成用トレイ等
に載置する度に、セラミックス電子部品同士が重ならな
いように整列配置しなければならず、この作業に多大な
時間と労力を要することから、これがセラミックス電子
部品の製造コスト高騰の原因となっていた。
【０００５】本発明は上記従来の問題点を解決し、セラ
ミックス電子部品の外部電極の焼成にあたり、セラミッ
クス電子部品を整列配置のための時間及び労力を要する
ことなく、焼成時のセラミックス電子部品の外部電極の
張り付きやはんだ付け性不良を防止して、効率良く、か
つ低コストに焼成を行なうことができるセラミックス電
子部品の外部電極焼成方法を提供することを目的とす
る。
ミックス電子部品の外部電極の焼成にあたり、セラミッ
クス電子部品を整列配置のための時間及び労力を要する
ことなく、焼成時のセラミックス電子部品の外部電極の
張り付きやはんだ付け性不良を防止して、効率良く、か
つ低コストに焼成を行なうことができるセラミックス電
子部品の外部電極焼成方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】請求項１のセラミックス
電子部品の外部電極焼成方法は、セラミックス電子部品
に外部電極を焼き付けるための焼成方法において、該セ
ラミックス電子部品を不活性無機酸化物の粉末と混合し
て焼成することを特徴とする。
電子部品の外部電極焼成方法は、セラミックス電子部品
に外部電極を焼き付けるための焼成方法において、該セ
ラミックス電子部品を不活性無機酸化物の粉末と混合し
て焼成することを特徴とする。
【０００７】請求項２のセラミックス電子部品の外部電
極焼成方法は、請求項１の方法において、不活性無機酸
化物がアルミナ、ジルコニア及びマグネシアよりなる群
から選ばれる１種又は２種以上であることを特徴とす
る。
極焼成方法は、請求項１の方法において、不活性無機酸
化物がアルミナ、ジルコニア及びマグネシアよりなる群
から選ばれる１種又は２種以上であることを特徴とす
る。
【０００８】請求項３のセラミックス電子部品の外部電
極焼成方法は、請求項１又は２の方法において、セラミ
ックス電子部品の外部電極の組成が、Ａｇ，Ａｇ／Ｐ
ｄ，Ａｇ／Ｐｄ／Ｐｔ，Ｃｕ又はＮｉであることを特徴
とする。
極焼成方法は、請求項１又は２の方法において、セラミ
ックス電子部品の外部電極の組成が、Ａｇ，Ａｇ／Ｐ
ｄ，Ａｇ／Ｐｄ／Ｐｔ，Ｃｕ又はＮｉであることを特徴
とする。
【０００９】請求項４のセラミックス電子部品の外部電
極焼成方法は、請求項１〜３の方法において、セラミッ
クス電子部品が、積層セラミックスコンデンサ、円板型
セラミックスコンデンサ、チップサーミスタ、チップ抵
抗、リングバリスタ、半導体コンデンサ又は圧電材料製
品であることを特徴とする。
極焼成方法は、請求項１〜３の方法において、セラミッ
クス電子部品が、積層セラミックスコンデンサ、円板型
セラミックスコンデンサ、チップサーミスタ、チップ抵
抗、リングバリスタ、半導体コンデンサ又は圧電材料製
品であることを特徴とする。
【００１０】請求項５のセラミックス電子部品の外部電
極焼成方法は、請求項１〜４の方法において、不活性無
機酸化物粉末の粒度分布範囲が、３０〜５００μｍであ
ることを特徴とする。
極焼成方法は、請求項１〜４の方法において、不活性無
機酸化物粉末の粒度分布範囲が、３０〜５００μｍであ
ることを特徴とする。
【００１１】以下に図面を参照して本発明を詳細に説明
する。
する。
【００１２】図１は、本発明の方法で製造されるセラミ
ックス電子部品の一実施例に係る積層セラミックスコン
デンサを示す断面図である。
ックス電子部品の一実施例に係る積層セラミックスコン
デンサを示す断面図である。
【００１３】図示の積層セラミックスコンデンサ１は表
面実装型のチップコンデンサであり、ベアチップ２の両
端部に一対の外部電極３，３を備える。ベアチップ２
は、層表面に内部電極４が印刷形成された複数のセラミ
ックス誘電体層５を積層することにより、内部電極同士
が対向するように形成され、各内部電極４はベアチップ
２の両端部に取り出されて外部電極３，３に電気的に接
続されている。セラミックス誘電体層５はチタン酸バリ
ウム系、鉛ペロブスカイト系その他の誘電体により構成
され、内部電極４はＰｔ，Ａｇ／Ｐｄ等の貴金属、或い
はＮｉ，Ｆｅ，Ｃｏ，Ｃｕ等の卑金属のペーストを誘電
体層の表面に印刷して形成される。一方、外部電極３は
Ａｇ，Ｐｄ，Ｐｔ，Ｃｕの１種又は２種以上とガラスフ
リットとを不活性有機ビヒクルで混練して得られたペー
ストをベアチップ端面に塗布、乾燥後、焼成して形成さ
れる。
面実装型のチップコンデンサであり、ベアチップ２の両
端部に一対の外部電極３，３を備える。ベアチップ２
は、層表面に内部電極４が印刷形成された複数のセラミ
ックス誘電体層５を積層することにより、内部電極同士
が対向するように形成され、各内部電極４はベアチップ
２の両端部に取り出されて外部電極３，３に電気的に接
続されている。セラミックス誘電体層５はチタン酸バリ
ウム系、鉛ペロブスカイト系その他の誘電体により構成
され、内部電極４はＰｔ，Ａｇ／Ｐｄ等の貴金属、或い
はＮｉ，Ｆｅ，Ｃｏ，Ｃｕ等の卑金属のペーストを誘電
体層の表面に印刷して形成される。一方、外部電極３は
Ａｇ，Ｐｄ，Ｐｔ，Ｃｕの１種又は２種以上とガラスフ
リットとを不活性有機ビヒクルで混練して得られたペー
ストをベアチップ端面に塗布、乾燥後、焼成して形成さ
れる。
【００１４】本発明においては、このような積層セラミ
ックスコンデンサ１の外部電極３の焼成に当り、積層セ
ラミックスコンデンサ１を不活性無機酸化物の粉末と混
合し、この混合物を例えば焼成用トレイに載せるか、焼
成用匣鉢に装填して焼成する。焼成後の積層セラミック
スコンデンサは、篩分け等により不活性無機酸化物粉末
と分離する。
ックスコンデンサ１の外部電極３の焼成に当り、積層セ
ラミックスコンデンサ１を不活性無機酸化物の粉末と混
合し、この混合物を例えば焼成用トレイに載せるか、焼
成用匣鉢に装填して焼成する。焼成後の積層セラミック
スコンデンサは、篩分け等により不活性無機酸化物粉末
と分離する。
【００１５】使用する不活性無機酸化物の種類としては
特に制限はないが、アルミナ、ジルコニア、マグネシア
等を好適に使用することができる。また、この不活性無
機酸化物の粉末の粒度は適度に粗いものが好ましく、通
常の場合、３０〜５００μｍ程度の粒度分布範囲のもの
が好適である。この不活性無機酸化物の粉末粒度が３０
μｍよりも細かいと、焼成中にトンネル炉内に送給して
いるエア又は雰囲気ガスがセラミックス電子部品と不活
性無機酸化物粉末との混合物内部にまで行きわたらず、
該混合物内部の固有の雰囲気に包まれた状態となるため
好ましくない。また、不活性無機酸化物粉末の粒度が５
００μｍよりも粗いと、焼成後、セラミックス電子部品
と粉末とを篩分けにより容易に分離することができなく
なる。
特に制限はないが、アルミナ、ジルコニア、マグネシア
等を好適に使用することができる。また、この不活性無
機酸化物の粉末の粒度は適度に粗いものが好ましく、通
常の場合、３０〜５００μｍ程度の粒度分布範囲のもの
が好適である。この不活性無機酸化物の粉末粒度が３０
μｍよりも細かいと、焼成中にトンネル炉内に送給して
いるエア又は雰囲気ガスがセラミックス電子部品と不活
性無機酸化物粉末との混合物内部にまで行きわたらず、
該混合物内部の固有の雰囲気に包まれた状態となるため
好ましくない。また、不活性無機酸化物粉末の粒度が５
００μｍよりも粗いと、焼成後、セラミックス電子部品
と粉末とを篩分けにより容易に分離することができなく
なる。
【００１６】本発明において、セラミックス電子部品と
混合する不活性無機酸化物粉末の使用量は少な過ぎると
本発明による外部電極同士の張り付き防止効果等が十分
に得られず、多過ぎると取り扱い性や熱エネルギーコス
ト等の面で不利となる。従って、不活性無機酸化物粉末
は、セラミックス電子部品に対して、体積割合で、セラ
ミックス電子部品：不活性無機酸化物粉末＝１：３〜７
好ましくは１：５程度となるように用いるのが望まし
い。
混合する不活性無機酸化物粉末の使用量は少な過ぎると
本発明による外部電極同士の張り付き防止効果等が十分
に得られず、多過ぎると取り扱い性や熱エネルギーコス
ト等の面で不利となる。従って、不活性無機酸化物粉末
は、セラミックス電子部品に対して、体積割合で、セラ
ミックス電子部品：不活性無機酸化物粉末＝１：３〜７
好ましくは１：５程度となるように用いるのが望まし
い。
【００１７】このようにして得られたセラミックス電子
部品と不活性無機酸化物粉末の混合物を装填する焼成用
トレイや匣鉢の材質としては特に制限はないが、耐汚染
性、耐熱性、耐久性、取り扱い性等に優れることからＴ
ｉ製のものを用いるのが好ましい。
部品と不活性無機酸化物粉末の混合物を装填する焼成用
トレイや匣鉢の材質としては特に制限はないが、耐汚染
性、耐熱性、耐久性、取り扱い性等に優れることからＴ
ｉ製のものを用いるのが好ましい。
【００１８】なお、本発明の方法において、対象となる
セラミックス電子部品としては特に制限はなく、本発明
は、図示の積層セラミックスコンデンサの他、円板型セ
ラミックスコンデンサ、チップサーミスタ、チップ抵
抗、リングバリスタ、半導体コンデンサ又は圧電材料製
品等、各種セラミックス電子部品に適用可能である。
セラミックス電子部品としては特に制限はなく、本発明
は、図示の積層セラミックスコンデンサの他、円板型セ
ラミックスコンデンサ、チップサーミスタ、チップ抵
抗、リングバリスタ、半導体コンデンサ又は圧電材料製
品等、各種セラミックス電子部品に適用可能である。
【００１９】
【作用】本発明においては、セラミックス電子部品を不
活性無機酸化物の粉末と混合した状態で焼成するため、
セラミックス電子部品の周囲が不活性無機酸化物粉末で
包囲され、セラミックス電子部品同士が重なることはな
い。
活性無機酸化物の粉末と混合した状態で焼成するため、
セラミックス電子部品の周囲が不活性無機酸化物粉末で
包囲され、セラミックス電子部品同士が重なることはな
い。
【００２０】従って、従来の如く、セラミックス電子部
品を整列配置する作業を全く必要とせず、単にセラミッ
クス電子部品を不活性無機酸化物粉末と混合するという
極めて簡単な作業のみで、外部電極同士の張り付きやは
んだ付け性低下を防止して、容易かつ効率的に低コスト
にて外部電極の焼成を行なうことができる。
品を整列配置する作業を全く必要とせず、単にセラミッ
クス電子部品を不活性無機酸化物粉末と混合するという
極めて簡単な作業のみで、外部電極同士の張り付きやは
んだ付け性低下を防止して、容易かつ効率的に低コスト
にて外部電極の焼成を行なうことができる。
【００２１】
【実施例】以下に実施例及び比較例を挙げて、本発明を
より具体的に説明する。
より具体的に説明する。
【００２２】実施例１〜３ 本発明の方法に従って、静電容量１００ｎＦ、直流定格
電圧５０Ｖの特性を有する長さ３．２ｍｍ、幅１．６ｍ
ｍ、厚さ１．２ｍｍの積層セラミックスコンデンサ（品
番ＫＣ３０Ｆ１Ｈ１０４Ｍ、三菱マテリアル（株）製）
と同規格の積層セラミックスコンデンサを製造した。こ
の積層セラミックスコンデンサは、チタン酸バリウム系
のセラミックス誘電体にＡｇ／Ｐｄ（Ａｇ／Ｐｄ＝７０
／３０（重量比））の内部電極を有し、外部電極として
ガラスフリットを含んだＡｇ／Ｐｄ（Ａｇ／Ｐｄ＝８５
／１５（重量比））ペーストの焼付け電極層を有するも
のである。この外部電極の焼成に当っては、不活性無機
酸化物粉末として、それぞれ表１に示すものを用い、こ
の不活性無機酸化物粉末（粒度はいずれも３０〜５００
μｍ）１０００ｃｃに対して積層セラミックスコンデン
サを２００ｃｃの割合で混合し、混合物をＴｉ製焼成用
トレイ（直径２８０ｍｍ、深さ４０ｍｍ、肉厚１ｍｍ）
に入れてトンネル炉内で８００℃で焼成した。焼成後は
開口径１ｍｍの篩でコンデンサと粉末とを分離した。
電圧５０Ｖの特性を有する長さ３．２ｍｍ、幅１．６ｍ
ｍ、厚さ１．２ｍｍの積層セラミックスコンデンサ（品
番ＫＣ３０Ｆ１Ｈ１０４Ｍ、三菱マテリアル（株）製）
と同規格の積層セラミックスコンデンサを製造した。こ
の積層セラミックスコンデンサは、チタン酸バリウム系
のセラミックス誘電体にＡｇ／Ｐｄ（Ａｇ／Ｐｄ＝７０
／３０（重量比））の内部電極を有し、外部電極として
ガラスフリットを含んだＡｇ／Ｐｄ（Ａｇ／Ｐｄ＝８５
／１５（重量比））ペーストの焼付け電極層を有するも
のである。この外部電極の焼成に当っては、不活性無機
酸化物粉末として、それぞれ表１に示すものを用い、こ
の不活性無機酸化物粉末（粒度はいずれも３０〜５００
μｍ）１０００ｃｃに対して積層セラミックスコンデン
サを２００ｃｃの割合で混合し、混合物をＴｉ製焼成用
トレイ（直径２８０ｍｍ、深さ４０ｍｍ、肉厚１ｍｍ）
に入れてトンネル炉内で８００℃で焼成した。焼成後は
開口径１ｍｍの篩でコンデンサと粉末とを分離した。
【００２３】焼成後の積層セラミックスコンデンサにつ
いて、下記方法により張り付きの有無、はんだ付け性を
調べ、結果を表１に示した。 張り付きの有無 焼成後のコンデンサ１０００個当りの張り付きの個数で
示した。 はんだ付け性 焼成後、任意に５０個のコンデンサを抽出し、ロジン２
５重量％のエタノール溶液に２秒浸漬後、２３０℃の共
晶はんだＳｎ６３／Ｓｎ３７に２秒間浸漬した。その
後、外部電極表面が完全にはんだで覆われているかどう
かを実体顕微鏡（×１５倍）で調べ、不良品の数で示し
た。
いて、下記方法により張り付きの有無、はんだ付け性を
調べ、結果を表１に示した。 張り付きの有無 焼成後のコンデンサ１０００個当りの張り付きの個数で
示した。 はんだ付け性 焼成後、任意に５０個のコンデンサを抽出し、ロジン２
５重量％のエタノール溶液に２秒浸漬後、２３０℃の共
晶はんだＳｎ６３／Ｓｎ３７に２秒間浸漬した。その
後、外部電極表面が完全にはんだで覆われているかどう
かを実体顕微鏡（×１５倍）で調べ、不良品の数で示し
た。
【００２４】比較例１ 実施例１において、不活性無機酸化物粉末を用いず、積
層セラミックスコンデンサを一部重なり合った状態でＳ
ＵＳ３０４製のトレイ（長さ２８０ｍｍ、幅２００ｍ
ｍ、深さ１０ｍｍ、肉厚０．３ｍｍ）に入れたこと以外
は同様にして焼成を行ない、同様に張り付きの有無、は
んだ付け性を調べ、結果を表１に示した。
層セラミックスコンデンサを一部重なり合った状態でＳ
ＵＳ３０４製のトレイ（長さ２８０ｍｍ、幅２００ｍ
ｍ、深さ１０ｍｍ、肉厚０．３ｍｍ）に入れたこと以外
は同様にして焼成を行ない、同様に張り付きの有無、は
んだ付け性を調べ、結果を表１に示した。
【００２５】表１より明らかなように、本発明の方法に
よれば、単に不活性無機酸化物粉末と混合するという簡
単な作業で、コンデンサの外部電極同士の張り付きやは
んだ付け性不良の発生を有効に防止することができる。
よれば、単に不活性無機酸化物粉末と混合するという簡
単な作業で、コンデンサの外部電極同士の張り付きやは
んだ付け性不良の発生を有効に防止することができる。
【００２６】
【表１】
【００２７】
【発明の効果】以上詳述した通り、本発明のセラミック
ス電子部品の外部電極焼成方法によれば、セラミックス
電子部品の外部電極の焼成にあたり、煩雑な作業を要す
ることなく、製品の外部電極同士の張り付きや外部電極
のはんだ付け性の低下が防止され、作業時間、労力の大
幅な縮減が図れ、高特性セラミックス電子部品を短時間
で容易かつ効率的に、低コストにて製造することが可能
とされる。
ス電子部品の外部電極焼成方法によれば、セラミックス
電子部品の外部電極の焼成にあたり、煩雑な作業を要す
ることなく、製品の外部電極同士の張り付きや外部電極
のはんだ付け性の低下が防止され、作業時間、労力の大
幅な縮減が図れ、高特性セラミックス電子部品を短時間
で容易かつ効率的に、低コストにて製造することが可能
とされる。
【図面の簡単な説明】
【図１】本発明の方法で製造されるセラミックス電子部
品の一実施例に係る積層セラミックスコンデンサを示す
断面図である。
品の一実施例に係る積層セラミックスコンデンサを示す
断面図である。
１ 積層セラミックスコンデンサ ２ ベアチップ ３ 外部電極 ４ 内部電極 ５ セラミックス誘電体層
Claims (5)
- 【請求項１】 セラミックス電子部品に外部電極を焼き
付けるための焼成方法において、該セラミックス電子部
品を不活性無機酸化物の粉末と混合して焼成することを
特徴とするセラミックス電子部品の外部電極焼成方法。 - 【請求項２】 不活性無機酸化物がアルミナ、ジルコニ
ア及びマグネシアよりなる群から選ばれる１種又は２種
以上であることを特徴とする請求項１に記載の方法。 - 【請求項３】 セラミックス電子部品の外部電極の組成
が、Ａｇ，Ａｇ／Ｐｄ，Ａｇ／Ｐｄ／Ｐｔ，Ｃｕ又はＮ
ｉであることを特徴とする請求項１又は２に記載の方
法。 - 【請求項４】 セラミックス電子部品が、積層セラミッ
クスコンデンサ、円板型セラミックスコンデンサ、チッ
プサーミスタ、チップ抵抗、リングバリスタ、半導体コ
ンデンサ又は圧電材料製品であることを特徴とする請求
項１ないし３のいずれか１項に記載の方法。 - 【請求項５】 不活性無機酸化物粉末の粒度分布範囲
が、３０〜５００μｍであることを特徴とする請求項１
ないし４のいずれか１項に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4030662A JPH05226181A (ja) | 1992-02-18 | 1992-02-18 | セラミックス電子部品の外部電極焼成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4030662A JPH05226181A (ja) | 1992-02-18 | 1992-02-18 | セラミックス電子部品の外部電極焼成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226181A true JPH05226181A (ja) | 1993-09-03 |
Family
ID=12309961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4030662A Pending JPH05226181A (ja) | 1992-02-18 | 1992-02-18 | セラミックス電子部品の外部電極焼成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226181A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4813020A (en) * | 1985-02-07 | 1989-03-14 | Hitachi, Ltd. | Semiconductor device |
| US5583363A (en) * | 1989-01-30 | 1996-12-10 | Kabushiki Kaisha Toshiba | Inverter gate circuit of a bi-CMOS structure having common layers between fets and bipolar transistors |
| JP2008303124A (ja) * | 2007-06-11 | 2008-12-18 | Toho Titanium Co Ltd | 金属酸化物の製造方法及び多段焼成トレー積層容器 |
| US7724123B2 (en) | 2005-12-14 | 2010-05-25 | Tdk Corporation | Varistor and method of producing varistor |
-
1992
- 1992-02-18 JP JP4030662A patent/JPH05226181A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4813020A (en) * | 1985-02-07 | 1989-03-14 | Hitachi, Ltd. | Semiconductor device |
| US5583363A (en) * | 1989-01-30 | 1996-12-10 | Kabushiki Kaisha Toshiba | Inverter gate circuit of a bi-CMOS structure having common layers between fets and bipolar transistors |
| US7724123B2 (en) | 2005-12-14 | 2010-05-25 | Tdk Corporation | Varistor and method of producing varistor |
| JP2008303124A (ja) * | 2007-06-11 | 2008-12-18 | Toho Titanium Co Ltd | 金属酸化物の製造方法及び多段焼成トレー積層容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102034606B (zh) | 层叠陶瓷电子部件及层叠陶瓷电子部件的制造方法 | |
| US20010043454A1 (en) | Multi-layer ceramic electronic device and method for producing same | |
| JPH0220132B2 (ja) | ||
| JP7544627B2 (ja) | セラミック電子部品 | |
| CN100378872C (zh) | 迭层型陶瓷电子元件的制造方法 | |
| US5990028A (en) | Dielectric paste | |
| JP2020167231A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| JP2004319435A (ja) | 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法 | |
| US5250358A (en) | Palladium thick film resistor containing boron nitride | |
| JPH053134A (ja) | 積層セラミツクコンデンサの外部電極の製造方法 | |
| JPH05226181A (ja) | セラミックス電子部品の外部電極焼成方法 | |
| JPH0684608A (ja) | セラミック素子 | |
| JP2020126895A (ja) | 積層電子部品 | |
| JPH11340090A (ja) | 粒界絶縁型積層セラミックコンデンサの製造方法 | |
| JP2021061335A (ja) | 積層電子部品およびその製造方法 | |
| JPH0650703B2 (ja) | ペースト組成物および積層セラミックコンデンサの製造方法 | |
| JPH0878284A (ja) | 複合電子部品とその製造方法 | |
| JP4387150B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH03129810A (ja) | 積層型セラミックチップコンデンサおよびその製造方法 | |
| JPH07201637A (ja) | 積層セラミック電子部品 | |
| JPH07183155A (ja) | セラミック積層電子部品及びその製造方法 | |
| JPH0555076A (ja) | セラミツクコンデンサー電極用導体ペースト | |
| JP2852809B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH11232927A (ja) | 導電ペースト | |
| JPH11233364A (ja) | 積層セラミックコンデンサおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990629 |