JPH05226363A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 大型の基板を用いた場合に簡便にオフセット
構造を有する薄膜トランジスタを作製する方法を提供す
る。 【構成】 ゲート配線上にのみ選択的に絶縁膜を成膜し
て、薄膜間トランジスタのオフセット構造を形成する。 【効果】 大型基板を用いた場合に、複雑な工程を用い
ることなく高いオンオフ比を有する薄膜トランジスタを
形成することが可能となる。また全工程を４５０℃以下
で構成することも可能で、低コストな基板を利用するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係わり、特に絶縁性非晶質材料上の半導体装置
及びその製造方法に関する。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示パネル
や高速で高解像度の密着型イメージセンサ、三次元ＩＣ
等へのニーズから、ガラスや石英等の絶縁性非晶質基板
やＳｉＯ２等の絶縁性非晶質材料上に高性能な半導体素
子を形成する技術が求められている。

【０００３】この様な半導体素子として、非晶質シリコ
ンもしくは多結晶シリコンを素子材としたものは、各素
子の特性のばらつきや、歩留まりといった点では良好な
結果が得られている。特に多結晶シリコンを素子材とし
たものは、レーザー光による溶融再結晶化の技術や、非
晶質シリコンを固相成長させ大粒径の多結晶シリコン膜
を形成する技術等により比較的高い移動度を有する素子
が比較的容易に作製できる様になっている。このためＬ
ＣＤやイメージセンサのスイッチング素子や駆動素子と
しての応用が可能となってきている。

【０００４】

【発明が解決しようとする課題】しかし、近年、液晶パ
ネルの高精細化やＳＲＡＭへの応用等で、オン電流ばか
りで無くオフリークの小さい、またより耐圧の高い素子
が求められる様になってきている。

【０００５】ＭＯＳ型のトランジスタとしてこの様な特
性を実現する構造として、ＬＤＤ（ライトリー・ドープ
ト・ドレイン）構造が知られている。この構造は通常ゲ
ート電極形成後、低濃度の不純物イオンの打ち込みを行
なった後、ゲート電極の周囲にサイドウォールを形成し
て再度高濃度での不純物イオン打ち込みを行うと言った
方法で形成されるものである。

【０００６】上述した様なＬＤＤ構造を作製するプロセ
スでは、低濃度のドレイン領域の長さはサイドウォール
の幅に直接依存することになり、このサイドウォールを
均一に形成するために基板全体にわたって非常に均一に
エッチングを行なうことが要求される。しかし、液晶パ
ネル等への応用では例えば２０cm角と言った大型の基板
に素子を作製する必要があり、この様な基板全体で均一
なエッチングを行なうことは非常に難しい。また、基板
が絶縁体であるためにエッチバックによるダメージも起
こり易い。更に均質なサイドウォールを形成するために
は、その材料であるＳｉＯ２膜を成膜した後、比較的高
い温度での熱処理を必要とし、この点でも大型の基板を
用いる場合に好ましくない。

【０００７】このため、この様な分野への利用に関して
は、低濃度のイオン打ち込みを行なった後、低濃度の領
域として残す部分の上にレジストを形成した後、高い濃
度の不純物イオンの打ち込みを行なうと言ったプロセス
が検討されている。しかし、この様なプロセスでは、上
述のレジストの形成がゲート電極を形成する工程と全く
別個に行なわれるため、そのアライメントの精度が問題
となる。特に大型の基板を用いる場合には、熱処理等に
より微妙な基板の変形や反り等が起こり、基板全体で高
い精度でアライメントを行なうことが難しい場合も少な
くない。

【０００８】この様により大型の基板に対して容易にオ
フセット構造やＬＤＤ構造を有する薄膜トンランジスタ
を作製することの出来るプロセスが求められている。

【０００９】そこで本発明はこの様な問題点を解決する
ためのもので、大型の基板で簡便なプロセスでオフセッ
ト構造やＬＤＤ構造を持つ薄膜トランジスタを形成する
ことを目的とする。

【００１０】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、 １）絶縁ゲート型半導体装置のチャンネル領域がシリコ
ンを主体とする半導体で形成された半導体装置におい
て、チャンネル領域を含むシリコンを主体とし、ボロン
等の不純物をドーピングした多結晶半導体層、ゲート絶
縁膜、ゲート電極、該チャンネル領域を含むシリコンを
主体とする多結晶半導体層の少なくとも一部の領域上に
形成されたソース・ドレイン領域を成す薄膜を少なくと
も有することを特徴とする。

【００１１】２）絶縁ゲート型半導体装置の製造方法に
於て、ゲート電極上に選択的に絶縁膜を形成する工程を
有する事を特徴とする。

【００１２】３）前記ソース・ドレイン領域を成す薄膜
を形成する工程において、前記薄膜が少なくとも絶縁体
上には成膜しない条件で選択的に成膜することを特徴と
する請求項１記載の半導体装置の製造方法。

【００１３】

【実施例】図１は、本発明の実施例における半導体装置
の製造方法の一例を示す工程断面図である。

【００１４】図１（ａ）は、絶縁性基板１０１上に多結
晶シリコン層１０２、ゲート絶縁膜１０３及びゲート配
線層１０４を形成する工程を示したものでる。

【００１５】絶縁性基板１０１としては、表面にスパッ
タ方によるＳｉＯ２層を形成したホウ珪酸ガラス（コー
ニング社７０５９）基板を用いている。

【００１６】多結晶シリコン層１０２の形成方法として
は、プラズマＣＶＤ法（ＰＣＶＤ法）を利用し、基板温
度４００℃で４００Å程度の膜厚に成膜を行っている。
反応ガスとして、モノシラン（ＳｉＨ４）を利用し、水
素で１％に希釈して成膜を行った。原料ガスを０．５〜
４％の範囲で水素希釈して成膜を行うことで、４５０℃
以下の温度で多結晶シリコン膜を形成することが可能で
ある。基板温度としては、２００℃程度まで多結晶シリ
コンの成膜を行うことが可能であるが、良好な膜質を得
るためには３００℃以上とするのが望ましい。原料ガス
としてはジシラン（Ｓｉ２Ｈ４）を用いても良い。また
原料ガスとして、シラン、ジシラン、水素に加えて、弗
素（Ｆ）、塩素（Ｃｌ）等の元素を含む反応ガスを適量
混合することで、より成膜速度の速い条件で多結晶シリ
コンを成膜することができ、成膜時間を短縮することが
可能である。成膜条件の一例を示すと、反応ガスとし
て、モノシラン、ジクロルシラン（ＳｉＨ２Ｃｌ２）、
水素を用い、混合比を例えば、シラン：ジクロルシラン
＝１：２０〜１：２００程度、シラン：水素＝１：１０
０〜１：１０００程度の範囲で、基板温度３００℃〜４
５０℃程度とすると、良好な結果が得られる。前記多結
晶シリコンの膜厚は５００Å以下とすることが、形成し
た薄膜トランジスタのオフ電流を下げ、Ｖｔｈ（しきい
値電圧）を現象させるのに望ましい。特に５０〜３５０
Åの範囲とすると良好な特性が得られる。

【００１７】該多結晶シリコン層にパターンを形成した
後、ゲート絶縁膜１０２を成膜する。ゲート絶縁膜１０
３の形成方法としては、ＳｉＯ２をターゲットとしたマ
グネトロンスパッタ法を利用し、１０％の酸素を添加し
たアルゴン雰囲気中で、基板温度を３００℃とし、１０
００Å程度の膜厚で成膜を行っている。アルゴンに添加
する酸素の量は、３〜２０％が適当で、５〜１５％の範
囲で特に界面準位密度が低く耐圧の高いゲート膜を成膜
することが出来る。また、成膜の初期に酸素の分圧を高
くし、１５〜５０％とすると、更に界面準位密度の低い
ゲート膜を形成することが可能である。基板温度はある
程度高い方が、耐圧の高いゲート膜を成膜することが可
能であるが、４００℃を超える温度とすると、作製した
素子の特性が大きく劣化するため、２５０〜３５０℃と
するのが適当である。但し層間絶縁膜を形成後の工程
で、水素を含む雰囲気中でのプラズマ処理を行うことを
前提とすれば、４００〜４５０℃の基板温度でゲート絶
縁膜を成膜してもよい。

【００１８】ゲート絶縁膜１０３を形成した後、ゲート
配線層１０４を成膜する。ゲート配線層の成膜方法とし
ては、プラズマＣＶＤ法を利用し、基板温度３５０℃
で、４０００Å程度の膜厚に成膜を行なっている。反応
ガスとしては、モノシランを利用し、水素で１％に希釈
して成膜を行なっている。更にここではドープガスとし
て、２０００ｐｐｍの濃度の水素ベースのフォスフィン
（ＰＨ３）をモノシランの流量の１／３程度添加して、
成膜を行なっている。多結晶シリコン１０２を形成する
場合と同様に、弗素或は塩素を含む反応ガスを適量加え
た条件で成膜を行うことで、成膜速度を速くすることも
可能である。

【００１９】図１（ｂ）はゲート配線層上に選択的に絶
縁膜を成膜する工程を示したものである。同図に於て１
０５はゲート配線層上に選択的に形成された絶縁膜であ
る。絶縁膜１０５はプラズマＣＶＤ法で成膜した非晶質
のシリコン窒化膜（Ｓｉ２Ｎ３：Ｈ）で、基板温度を３
５０℃で４０００Å程度成膜している。反応ガスとして
は、モノシラン及びアンモニア（ＮＨ３）を利用し、水
素で３％に希釈して成膜を行なっている。原料ガスの濃
度を０．５〜７％の範囲で水素で希釈して成膜を行なう
ことで、ゲート配線層１０５上のみに選択的に成膜を行
う事ができる。基板温度は２００〜４００℃の範囲でこ
の様な成膜を行うことが可能であるが、良好な膜質を得
るためには３５０℃以上とするのが望ましい。反応ガス
として、ジクロルシランをシラン流量に対して１：１０
〜１：２０程度添加することで、より広い範囲で選択的
に非晶質窒化シリコン膜を成膜することができる。この
様な非晶質窒化シリコン膜な選択的成膜はゲート配線層
１０５として多結晶シリコンを用いた場合の他、チタン
（Ｔｉ）やアルミニウム（Ａｌ）等の金属を用いた場合
でも行うことが可能である。また、選択的な成膜を行う
下地としては、ＳｉＯ２の他、ＰＳＧやＢＰＳＧを用い
ることも可能であり、ＢＰＳＧを用いた場合に最も広い
範囲の条件で窒化シリコン膜の選択な成膜を行うことが
可能である。更に、成膜前にアルゴン或は窒素を含む雰
囲気中でプラズマ処理を行なうことは、安定的に選択的
成膜を行なうのに有効である。

【００２０】図１（ｃ）はゲート配線１０４及びゲート
配線上に成膜した絶縁膜１０５の下部を除く部分のゲー
ト絶縁膜を除去し、更に絶縁膜１０５を除去する工程を
示したものである。

【００２１】ゲート絶縁膜の除去は弗酸によるウエット
エッチにより行っている。ソース、ドレインのオフセッ
ト領域の寸法精度が必要な場合には、ドライエッチを用
いても良い。その場合、ゲート絶縁膜１０３よりも絶縁
膜１０５の方が厚いため必ずしも酸化シリコン膜と窒化
シリコン膜に対して選択性のあるエッチングを行なう必
要は無く、シリコンと酸化シリコンの間で選択性のある
条件で十分である。

【００２２】絶縁膜１０５の除去は、熱燐酸によるウエ
ットエッチにより行っている。

【００２３】図１（ｄ）は、多結晶シリコン層１０２と
のゲート絶縁膜を除去した部分及び、ゲート配線上に選
択的に不純物ドープしたシリコン層１０６を形成する工
程を示したものである。

【００２４】不純物をドープしたシリコン層１０６の形
成方法としては、プラズマＣＶＤ法を利用し、で基板温
度３００℃で、５００Å成膜を行った。反応ガスとし
て、モノシラン、ジクロルシラン、水素を用い、混合比
を、シラン、ジクロルシラン、水素＝１：３０：２００
として成膜を行った。ドーピングガスとしては、水素ベ
ースの２０００ｐｐｍの濃度のフォスフィンを用い、シ
ラン流量に対して１／３程度添加している。シランとジ
クロルシランの流量比＝１：２０〜１：２００、シラン
と水素の流量比１：５０〜１：３００の範囲でシリコン
上に選択的に不純物をドープしたシリコン層を形成する
ことができる。ドーピングガスとして、ホスフィンの他
にもジボラン（Ｂ２Ｈ６）や、アルシン（ＡｓＨ３）等
を用いることも可能である。安定的に多結晶シリコン上
のみに不純物をドープした多結晶シリコン膜を成膜する
ために、成膜前にアンモニア過水により洗浄や、水素含
む雰囲気中でのプラズマ処理を行うのも有効である。

【００２５】ゲート配線１０４直下のみでなく周囲の部
分までゲート絶縁膜が残されているため、シリコン上に
のみ選択的に成膜を行なうことでゲート配線とソース、
ドレイン領域がショートすることは無く、またこの領域
の大きさを調整することで、ゲート配線とソース、ドレ
イン領域の間にオフセット領域を設けることができる。
これにより、作製した薄膜トランジスタのオフ電流を低
減することができる。このオフセット領域の寸法は、絶
縁膜１０５の膜厚を変えることにより、ゲート配線層の
膜厚と独立に制御することができる。高いオン、オフ比
を有する薄膜トランジスタを作製するためには、１００
０〜５０００Åとするのが望ましく、特には１３００〜
２５００Åとすると良好な結果を得られる。但しゲート
絶縁膜１０３のエッチングに、異方性のあるドライエッ
チを用いる場合には３００〜１５００Åとした方が良好
な結果が得られる。

【００２６】図１（ｅ）は、薄膜トランジスタの完成し
た状態を示すものである。不純物をドープしたシリコン
層を形成後、層間絶縁膜１０７を形成し、コンタクトホ
ールを形成した後、アルミ配線層１０８を形成する。

【００２７】層間絶縁膜１０７の形成方法としては、酸
化シリコンをターゲットとしたスパッタ法を利用し、基
板温度２８０℃、で４０００Å成膜を行っている。成膜
前にアンモニア過水による洗浄や、弗酸によるライトエ
ッチを行うと歩留りの向上に効果がある。また、層間絶
縁膜１０７成膜後に、水素を含む雰囲気中でプラズマ処
理を行うことで、作製した薄膜トランジスタの特性の向
上を図ることが可能である。上記プラズマ処理を行う場
合には、３００〜３５０℃程度の温度でアニールを行う
ことが、作製した薄膜トランジスタのしきい値電圧や等
のばらつきを抑えるために望ましい。

【００２８】コンタクトホールの形成には通常のフォト
エッチ工程を用い、アルミ配線の形成は、シリコンを１
〜５％程度含むアルミ−シリコン−銅のターゲットを用
たスパッタ法を利用している。アルミ配線１０８形成後
に２５０〜３００℃のアニールを行い、作製した薄膜ト
ランジスタの特性のばらつきを低減を図っている。

【００２９】以上本実施例では、全ての工程を４００℃
以下（条件に依っては４５０℃以下）で行うことが可能
であり、基板１０１として多くの種類の材料を選択する
ことができる。無論、より高い耐熱性を有する高耐熱性
のガラスや石英ガラス、シリコン基板を用いる場合でも
有効である。

【００３０】図２は、本発明の実施例における半導体装
置の製造方法の他の一例を示す工程断面図である。

【００３１】図２（ａ）は、石英基板上２０１に多結晶
シリコン層２０２、ゲート絶縁膜２０３及びゲート配線
層２０４を形成する工程を示したものである。

【００３２】多結晶シリコン層２０２の形成方法として
は、ＬＰＣＶＤ法（減圧ＣＶＤ法）を利用し、設定温度
５９０℃で、１２００Å程度成膜を行っている。原料ガ
スとしてはモノシランを利用している。多結晶シリコン
膜の成膜方法としは、原料ガスとしてモノシランを用い
たプラズマＣＶＤ法や５２０〜５４０℃の低い温度での
ＬＰＣＶＤ法、ジシランを用いたより低い温度でのＬＰ
ＣＶＤ法、蒸着法等で成膜した非晶質シリコン膜を５５
０〜７５０℃程度の温度のアニールにより結晶化させる
固相成長法や、同様の方法で成膜した非単結晶のシリコ
ン膜をレーザにより再結晶化するといったより高品質の
多結晶シリコン膜が得られる方法を利用することもでき
る。

【００３３】多結晶シリコン層２０２にパターンを形成
した後、熱酸化によりゲート絶縁膜２０３を形成してい
る。１１５０℃のドライ酸化で、膜厚は１２００Åであ
る。ゲート絶縁膜２０２を形成した後、ゲート配線層２
０４を成膜する。ゲート配線層２０４の成膜方法として
は、ＬＰＣＶＤ法を利用し、６０００Å成膜を行っった
後Ｎ＋拡散を行い低抵抗化している。

【００３４】図２（ｂ）はゲート配線２０４上に選択的
に絶縁膜を形成する工程を示したものである。同図に於
て、２０５はゲート配線上に選択的に形成された絶縁膜
である。絶縁膜２０５はＬＰＣＶＤ法で成膜したシリコ
ン窒化膜である。反応ガスとしてはモノシラン、ジクロ
ルシラン、アンモニアを利用し、基板温度８００℃で４
０００Å程度成膜を行っている。反応ガスに弗素或は塩
素を含むものを添加し、低圧で成膜を行うことにより、
ゲート配線上のみに選択的に窒化シリコン膜を形成する
ことができる。無論、図１に示した実施例の様にプラズ
マＣＶＤ法により窒化シリコン膜を成膜することも可能
である。

【００３５】図２（ｃ）はイオン打ち込み法により、ソ
ース、ドレイン領域２０６を形成する工程を示したもの
である。ゲート配線２０４上に絶縁膜層２０５が形成さ
れているために、ゲート配線と、ソース、ドレイン領域
の間にオフセット領域が形成され、薄膜トランジスタの
特性で問題とされる、オフ電流の低減を図ることができ
る。また、絶縁膜層２０５を形成する前に低濃度のイオ
ン打ち込みを行うことで、ＬＤＤ構造としても良い。前
記オフセット領域の長さは、絶縁膜層２０５の膜厚で制
御することが可能で、ゲート配線層２０４の形状と個別
に制御することができる。高いオン、オフ比を有する薄
膜トランジスタを形成するためには、絶縁膜層２０５の
膜厚を、５００〜５０００Åとするのが望ましく、特に
１０００〜２０００Åとすると良好な結果を得られる。

【００３６】図２（ｄ）は、薄膜トランジスタの完成し
た状態を示すものである。

【００３７】イオン打ち込み後、層間絶縁膜を形成し、
コンタクトホールを形成した後、アルミ配線層を形成す
る。

【００３８】層間絶縁膜２０７の形成方法としてはＡＰ
ＣＶＤ法（常圧ＣＶＤ法）を利用し、４８０℃で４００
０Å成膜を行っている。層間絶縁膜の安定化及びイオン
打ち込みで導入した不純物を活性化させるために、９０
０℃、５時間のアニールを行っている。上記アニールの
後、水素を含む雰囲気中でのプラズマ処理を行うと作製
した薄膜トランジスタの特性の向上に効果がある。上記
プラズマ処理を行う場合は、３００〜３５０℃程度の温
度でアニールを行うことが、作製した薄膜トランジスタ
のしきい値電圧等の特性のばらつきを抑える上で望まし
い。

【００３９】コンタクトホールの形成には通常のフォト
エッチ工程を用い、アルミ配線の形成は、アルミ−シリ
コン−銅のターゲットを用たスパッタ法を利用してい
る。アルミ配線２０８形成後に２５０〜３００℃のアニ
ールを行い、作製した薄膜トランジスタの特性のばらつ
きを低減を図っている。

【００４０】上述した工程を用いることは、特に固相成
長法や、レーザアニール等の方法で作製した高品質な多
結晶シリコン膜を用いたプロセスで、良好なオフ特性を
得るために特に有効である。

【００４１】また、ここでは薄膜トランジスタを作製す
る場合についての実施例を示したが、本発明の半導体装
置の製造方法は絶縁ゲート型半導体素子全般に応用でき
る。

【００４２】

【発明の効果】以上説明した様に本発明によれば、大型
の基板でも簡便なプロセスでオフセット構造やＬＤＤ構
造を持つ薄膜トランジスタを形成することが可能であ
る。また全プロセスを４５０℃以下の低い温度で構成す
る事も可能であり、ホウ珪酸ガラス（コーニング社の７
０５９等）の比較的安価なガラス基板上に形成すること
ができる。その結果、大型で高解像度の液晶表示パネル
や大型で高速高解像度の密着型イメージセンサや三次元
ＩＣ等を低コストで製造できるようになった。

【図面の簡単な説明】

【図１】本発明の実施例における半導体装置の製造工程
の一例示す工程断面図である。

【図２】本発明の実施例における半導体装置の製造工程
の他の一例を示す工程断面図である。

【符号の説明】

１０１、２０１ 絶縁性非晶質材料 １０２、２０２ 多結晶シリコン層 １０３、２０３ ゲート絶縁膜 １０４、２０４ ゲート電極 １０５、２０５ 絶縁膜層 １０６、２０６ 不純物をドープした多結晶シリコン層 １０７、２０７ 層間絶縁層 １０８、２０８ 配線層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁ゲート型半導体装置のチャンネル領
   域がシリコンを主体とする半導体で形成された半導体装
   置において、チャンネル領域を含むシリコンを主体と
   し、ボロン等の不純物をドーピングした多結晶半導体
   層、ゲート絶縁膜、ゲート電極、該チャンネル領域を含
   むシリコンを主体とする多結晶半導体層の少なくとも一
   部の領域上に形成されたソース・ドレイン領域を成す薄
   膜を少なくとも有することを特徴とする半導体装置。
2. 【請求項２】 絶縁ゲート型半導体装置の製造方法に於
   て、ゲート電極上に選択的に絶縁膜を形成する工程を有
   する事を特徴とする半導体装置の製造方法。
3. 【請求項３】 前記ソース・ドレイン領域を成す薄膜を
   形成する工程において、前記薄膜が少なくとも絶縁体上
   には成膜しない条件で選択的に成膜することを特徴とす
   る請求項１記載の半導体装置の製造方法。