JPH05226592A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05226592A JPH05226592A JP4061262A JP6126292A JPH05226592A JP H05226592 A JPH05226592 A JP H05226592A JP 4061262 A JP4061262 A JP 4061262A JP 6126292 A JP6126292 A JP 6126292A JP H05226592 A JPH05226592 A JP H05226592A
- Authority
- JP
- Japan
- Prior art keywords
- well
- heat treatment
- treatment time
- implanted
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/01—Manufacture or treatment
- H10D44/041—Manufacture or treatment having insulated gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＣＣＤやＣＭＯＳＩＣ等のウェル形成のため
の熱処理時間を短くする。 【構成】 ０．７〜１６ＭｅＶのエネルギーで不純物の
イオン打込みをし、その後、上記不純物を、１１００℃
換算の拡散時間が１０時間以内の時間熱処理することに
よりウェルを形成する。
の熱処理時間を短くする。 【構成】 ０．７〜１６ＭｅＶのエネルギーで不純物の
イオン打込みをし、その後、上記不純物を、１１００℃
換算の拡散時間が１０時間以内の時間熱処理することに
よりウェルを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特にＣＣＤやＣＭＯＳＩＣ等に不可欠なウェルを形
成する半導体装置の製造方法に関する。
法、特にＣＣＤやＣＭＯＳＩＣ等に不可欠なウェルを形
成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】図４（Ａ）乃至（Ｃ）はウェルを有する
半導体装置の各別の例を示す断面図であり、図４（Ａ）
はＣＣＤイメージセンサ、図４（Ｂ）、（Ｃ）はＣＭＯ
ＳＩＣであり、そのうち図４（Ｃ）はｐ型半導体基板に
負のバイアスを印加したときｐ型ウェルとｎ型ウェルと
の間を分離するために分離用のｎ型ウェルを設けたもの
である。図中ａ、ｂがｐ型ウェル、ｃがｎ型ウェルであ
る。ところで、従来において、かかるウェルａ、ｂ、ｃ
の形成は一般に不純物の基板表面部への選択拡散により
行われていた。
半導体装置の各別の例を示す断面図であり、図４（Ａ）
はＣＣＤイメージセンサ、図４（Ｂ）、（Ｃ）はＣＭＯ
ＳＩＣであり、そのうち図４（Ｃ）はｐ型半導体基板に
負のバイアスを印加したときｐ型ウェルとｎ型ウェルと
の間を分離するために分離用のｎ型ウェルを設けたもの
である。図中ａ、ｂがｐ型ウェル、ｃがｎ型ウェルであ
る。ところで、従来において、かかるウェルａ、ｂ、ｃ
の形成は一般に不純物の基板表面部への選択拡散により
行われていた。
【０００３】
【発明が解決しようとする課題】ところで、従来におい
ては不純物の拡散によりウェルを形成していたので、ウ
ェル形成にきわめて長い時間がかかった。即ち、１１０
０℃換算で数十時間の拡散時間を必要とした。このよう
に拡散時間が長いと当然のことながら生産性が低くな
り、半導体装置の低価格化を阻む要因となるとともに、
不純物が横方向にも拡散し、素子の微細化が難しくなる
うえに、炉心管やボート等の変形が生じる虞れがあり、
また、高温ヒーター中の金属が炉心管内に拡散し、延い
ては半導体ウェハ表面部を汚染する虞れがある。
ては不純物の拡散によりウェルを形成していたので、ウ
ェル形成にきわめて長い時間がかかった。即ち、１１０
０℃換算で数十時間の拡散時間を必要とした。このよう
に拡散時間が長いと当然のことながら生産性が低くな
り、半導体装置の低価格化を阻む要因となるとともに、
不純物が横方向にも拡散し、素子の微細化が難しくなる
うえに、炉心管やボート等の変形が生じる虞れがあり、
また、高温ヒーター中の金属が炉心管内に拡散し、延い
ては半導体ウェハ表面部を汚染する虞れがある。
【０００４】本発明はこのような問題点を解決すべく為
されたものであり、ウェル形成のための熱処理時間を短
くすることを目的とする。
されたものであり、ウェル形成のための熱処理時間を短
くすることを目的とする。
【０００５】
【課題を解決するための手段】本発明半導体装置の製造
方法は、０．７〜１６ＭｅＶのエネルギーで不純物のイ
オン打込みをし、その後、この不純物を、１１００℃換
算の拡散時間が１０時間以内の時間熱処理することによ
りウェルを形成することを特徴とする。
方法は、０．７〜１６ＭｅＶのエネルギーで不純物のイ
オン打込みをし、その後、この不純物を、１１００℃換
算の拡散時間が１０時間以内の時間熱処理することによ
りウェルを形成することを特徴とする。
【０００６】
【作用】本発明半導体装置の製造方法によれば、０．７
〜１６ＭｅＶというきわめて高いエネルギーにより不純
物を打込んだ後、拡散するので、深いウェルであっても
１０時間以内という従来よりも相当に短かい熱処理時間
でウェル形成を行うことができる。
〜１６ＭｅＶというきわめて高いエネルギーにより不純
物を打込んだ後、拡散するので、深いウェルであっても
１０時間以内という従来よりも相当に短かい熱処理時間
でウェル形成を行うことができる。
【０００７】
【実施例】以下、本発明半導体装置の製造方法を図示実
施例に従って詳細に説明する。図１（Ａ）、（Ｂ）は本
発明半導体装置の製造方法の一つの実施例を工程順に示
す断面図である。先ず、図１（Ａ）に示すように、ｐ型
不純物をｎ型半導体基板１の表面部にイオン打込みする
ことにより第１ｐ型ウェル２を形成する。
施例に従って詳細に説明する。図１（Ａ）、（Ｂ）は本
発明半導体装置の製造方法の一つの実施例を工程順に示
す断面図である。先ず、図１（Ａ）に示すように、ｐ型
不純物をｎ型半導体基板１の表面部にイオン打込みする
ことにより第１ｐ型ウェル２を形成する。
【０００８】このイオン打込みは、０．７〜１６ＭｅＶ
というきわめて高いエネルギーで行う。そして、その不
純物を拡散させるためだめの拡散工程は本半導体装置の
製造方法においては設けず、ゲート酸化、多結晶シリコ
ン酸化、イオン注入後のアニール等の熱処理によってウ
ェル形成のための不純物拡散をも行ってしまうのであ
る。そして、ウェル形成のため不純物イオン打込み後
は、従来方法と略同じ方法で製造して図１（Ｂ）に示す
ようなＣＣＤをつくる。３は第２ｐ型ウェルである。
というきわめて高いエネルギーで行う。そして、その不
純物を拡散させるためだめの拡散工程は本半導体装置の
製造方法においては設けず、ゲート酸化、多結晶シリコ
ン酸化、イオン注入後のアニール等の熱処理によってウ
ェル形成のための不純物拡散をも行ってしまうのであ
る。そして、ウェル形成のため不純物イオン打込み後
は、従来方法と略同じ方法で製造して図１（Ｂ）に示す
ようなＣＣＤをつくる。３は第２ｐ型ウェルである。
【０００９】そして、全熱処理時間は１１００℃換算で
１０時間以下とする。図２は本発明による基板の深さ方
向の不純物濃度分布図である。尚、２点鎖線は従来の場
合を示す。ところで、この全熱処理時間はイオン打込み
する不純物の拡散定数Ｄに依存する。この拡散定数は下
記の数式数１で表わされる。
１０時間以下とする。図２は本発明による基板の深さ方
向の不純物濃度分布図である。尚、２点鎖線は従来の場
合を示す。ところで、この全熱処理時間はイオン打込み
する不純物の拡散定数Ｄに依存する。この拡散定数は下
記の数式数１で表わされる。
【００１０】
【数１】
【００１１】尚、ＤO は温度無限大のときの拡散係数、
ＥA は活性化エネルギーで、３．５〜４．０ｅＶ程度で
ある。そして、拡散長は拡散係数Ｄと熱処理時間ｔとの
積の平方根√（Ｄ・Ｔ）で表わされる。ここで、活性化
エネルギーＥA をその平均的な値である３．７ｅＶと
し、１１００℃の拡散係数を１とした場合の上記数式数
１の拡散係数Ｄの温度依存性を示すのが図３である。
ＥA は活性化エネルギーで、３．５〜４．０ｅＶ程度で
ある。そして、拡散長は拡散係数Ｄと熱処理時間ｔとの
積の平方根√（Ｄ・Ｔ）で表わされる。ここで、活性化
エネルギーＥA をその平均的な値である３．７ｅＶと
し、１１００℃の拡散係数を１とした場合の上記数式数
１の拡散係数Ｄの温度依存性を示すのが図３である。
【００１２】ここで、１１００℃の温度での全熱処理時
間をｔ1100、１０００℃の温度での全熱処理時間をｔ
1000、９００℃の温度での全熱処理時間をｔ900 とする
と、１１００℃換算した場合における熱処理時間の合計
ｔａは下記の式で表わされる。 ｔａ＝ｔ1100＋０．０８８ｔ1100＋５．１×１０-3ｔ900 この場合、換算は下記の表１によった。
間をｔ1100、１０００℃の温度での全熱処理時間をｔ
1000、９００℃の温度での全熱処理時間をｔ900 とする
と、１１００℃換算した場合における熱処理時間の合計
ｔａは下記の式で表わされる。 ｔａ＝ｔ1100＋０．０８８ｔ1100＋５．１×１０-3ｔ900 この場合、換算は下記の表１によった。
【００１３】
【表１】
【００１４】尚、実際の熱処理時間ｔを１１００℃換算
する式は下記の数式数２に示す。ｔａは１１００℃に換
算した時間である。
する式は下記の数式数２に示す。ｔａは１１００℃に換
算した時間である。
【００１５】
【数２】
【００１６】そして、１１００℃換算した熱処理時間ｔ
ａの合計を１０時間以内にしてＣＣＤを製造することが
できた。このように、本半導体装置の製造方法において
は、０．７〜１６ＭｅＶというきわめて高いエネルギー
で不純物をイオン打込みするので、相当に深いウェルで
あっても１１００℃換算で１０時間以内という従来より
も相当に短かい熱処理時間でウェル２の形成を行うこと
ができる。
ａの合計を１０時間以内にしてＣＣＤを製造することが
できた。このように、本半導体装置の製造方法において
は、０．７〜１６ＭｅＶというきわめて高いエネルギー
で不純物をイオン打込みするので、相当に深いウェルで
あっても１１００℃換算で１０時間以内という従来より
も相当に短かい熱処理時間でウェル２の形成を行うこと
ができる。
【００１７】従って、本半導体装置の製造方法によれ
ば、ウェル形成のための不純物イオン打込みをすると、
その後は、ウェル形成のためだけに特別の拡散工程を設
けることなく、酸化、アニール、高温ＣＶＤ等の熱処理
の過程でウェルが形成される。従って、ＣＣＤの生産性
を高め、低価格化に寄与できる。また、熱処理時間が短
くて済むので、不純物の横方向への拡散を少なくするこ
とができ、延いては素子の微細化、高集積化に寄与する
ことができる。
ば、ウェル形成のための不純物イオン打込みをすると、
その後は、ウェル形成のためだけに特別の拡散工程を設
けることなく、酸化、アニール、高温ＣＶＤ等の熱処理
の過程でウェルが形成される。従って、ＣＣＤの生産性
を高め、低価格化に寄与できる。また、熱処理時間が短
くて済むので、不純物の横方向への拡散を少なくするこ
とができ、延いては素子の微細化、高集積化に寄与する
ことができる。
【００１８】そして、熱処理時間が短かくて済むので、
炉心管やウェハ載置ボートが熱で変形する虞れがなくな
り、また、高温ヒーターからの金属が炉心管内に入り込
みウェハ表面を汚染するという虞れも少なくなる。ま
た、図２に示すような深さ方向の不純物濃度プロファイ
ルが実現できる。即ち、不純物濃度のピークが基板表面
よりも相当に深いところに位置するようにし、表面に比
較的低い不純物領域が形成できるようにすることができ
るのである。
炉心管やウェハ載置ボートが熱で変形する虞れがなくな
り、また、高温ヒーターからの金属が炉心管内に入り込
みウェハ表面を汚染するという虞れも少なくなる。ま
た、図２に示すような深さ方向の不純物濃度プロファイ
ルが実現できる。即ち、不純物濃度のピークが基板表面
よりも相当に深いところに位置するようにし、表面に比
較的低い不純物領域が形成できるようにすることができ
るのである。
【００１９】ちなみに、従来のように拡散のみでウェル
を形成した場合には、図２の破線で示すように、表面の
濃度をウェルのピークの濃度よりも低くすることができ
ず、そのため、残像、ブルーミングの削減等、特性の向
上が難しかったが、本半導体装置の製造方法によれば図
２の実線で示すように表面の濃度をウェルのピークの濃
度よりも低くすることができるようになったので、残
像、ブルーミングの削減等、特性の向上が可能になっ
た。
を形成した場合には、図２の破線で示すように、表面の
濃度をウェルのピークの濃度よりも低くすることができ
ず、そのため、残像、ブルーミングの削減等、特性の向
上が難しかったが、本半導体装置の製造方法によれば図
２の実線で示すように表面の濃度をウェルのピークの濃
度よりも低くすることができるようになったので、残
像、ブルーミングの削減等、特性の向上が可能になっ
た。
【００２０】尚、本半導体装置の製造方法は本発明をイ
ンタライン転送方式のＣＣＤの第１ｐ型ウェル１の形成
に適用したものであった。しかし、本半導体装置の製造
方法はそれにとどまらず、垂直レジスタ（ｎ+ ）の下部
に設ける第２ｐ型ウェル３の形成等にも適用できる。ま
た、各種ＣＭＯＳＩＣ［例えば図１（Ｂ）、（Ｃ）に示
すＣＭＯＳＩＣ］のウェルの形成にも適用できる。
ンタライン転送方式のＣＣＤの第１ｐ型ウェル１の形成
に適用したものであった。しかし、本半導体装置の製造
方法はそれにとどまらず、垂直レジスタ（ｎ+ ）の下部
に設ける第２ｐ型ウェル３の形成等にも適用できる。ま
た、各種ＣＭＯＳＩＣ［例えば図１（Ｂ）、（Ｃ）に示
すＣＭＯＳＩＣ］のウェルの形成にも適用できる。
【００２１】
【発明の効果】本発明半導体装置の製造方法は、０．７
〜１６ＭｅＶのエネルギーで不純物のイオン打込みを
し、その後、この不純物を、１１００℃換算の拡散時間
が１０時間以内の時間熱処理することによりウェルを形
成することを特徴とするものである。従って、本発明半
導体装置の製造方法によれば、０．７〜１６ＭｅＶとい
うきわめて高いエネルギーにより不純物を打込んだ後拡
散するので、深いウェルであっても１０時間以内という
従来よりも相当に短かい拡散時間でウェル形成を行うこ
とができる。従って、生産性が高くなり、半導体装置の
製造コストを低くできる。
〜１６ＭｅＶのエネルギーで不純物のイオン打込みを
し、その後、この不純物を、１１００℃換算の拡散時間
が１０時間以内の時間熱処理することによりウェルを形
成することを特徴とするものである。従って、本発明半
導体装置の製造方法によれば、０．７〜１６ＭｅＶとい
うきわめて高いエネルギーにより不純物を打込んだ後拡
散するので、深いウェルであっても１０時間以内という
従来よりも相当に短かい拡散時間でウェル形成を行うこ
とができる。従って、生産性が高くなり、半導体装置の
製造コストを低くできる。
【図１】（Ａ）、（Ｂ）は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図である。
の一つの実施例を工程順に示す断面図である。
【図２】深さ方向の不純物濃度分布図である。
【図３】不純物の拡散係数の温度依存性を示す図であ
る。
る。
【図４】（Ａ）乃至（Ｃ）は本発明の対象となる半導体
装置の各別の例を示す断面図である。
装置の各別の例を示す断面図である。
１ 半導体基板 ２ ウェル
Claims (1)
- 【請求項１】 ０．７〜１６ＭｅＶのエネルギーで不純
物のイオン打込みをし、 その後、上記不純物を、１１００℃換算の拡散時間が１
０時間以内の時間熱処理することによりウェルを形成す
ることを特徴とする半導体装置の製造方法
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061262A JPH05226592A (ja) | 1992-02-15 | 1992-02-15 | 半導体装置の製造方法 |
| US08/289,347 US6274401B1 (en) | 1992-02-15 | 1994-08-11 | Method of manufacturing a CCD sensor with a deep well |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061262A JPH05226592A (ja) | 1992-02-15 | 1992-02-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226592A true JPH05226592A (ja) | 1993-09-03 |
Family
ID=13166146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4061262A Pending JPH05226592A (ja) | 1992-02-15 | 1992-02-15 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6274401B1 (ja) |
| JP (1) | JPH05226592A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917185B1 (en) * | 1997-11-14 | 2009-01-07 | STMicroelectronics S.r.l. | Deposition process of in-situ doped polysilicon layers |
| US8075240B2 (en) * | 2007-06-26 | 2011-12-13 | Bryce Stevenson | Tarping system for flatbed trailers |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793282B2 (ja) * | 1985-04-15 | 1995-10-09 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5238860A (en) * | 1987-07-10 | 1993-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device having different impurity concentration wells |
| DE3856150T2 (de) * | 1987-10-08 | 1998-08-06 | Matsushita Electric Ind Co Ltd | Halbleiteranordnung und verfahren zur herstellung |
| US5141882A (en) * | 1989-04-05 | 1992-08-25 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor |
| EP0405855A3 (en) * | 1989-06-30 | 1991-10-16 | Hitachi, Ltd. | Ion implanting apparatus and process for fabricating semiconductor integrated circuit device by using the same apparatus |
-
1992
- 1992-02-15 JP JP4061262A patent/JPH05226592A/ja active Pending
-
1994
- 1994-08-11 US US08/289,347 patent/US6274401B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6274401B1 (en) | 2001-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382534A (en) | Field effect transistor with recessed buried source and drain regions | |
| JP2551940B2 (ja) | 半導体素子の製造方法 | |
| CN1118864C (zh) | 利用相变来制造半导体器件的方法 | |
| US6372603B1 (en) | Photodiode with tightly-controlled junction profile for CMOS image sensor with STI process | |
| KR960704347A (ko) | 자기 정렬된 cmos 제조방법(self-aligned cmos process) | |
| US6677201B1 (en) | Method of fabricating thermal CVD oxynitride and BTBAS nitride sidewall spacer for metal oxide semiconductor transistors | |
| US4717687A (en) | Method for providing buried layer delineation | |
| US20020019085A1 (en) | Method of forming a gate oxide layer with an improved ability to resist the process damage | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| JP3492973B2 (ja) | 半導体装置の製造方法 | |
| JPH0645543A (ja) | 半導体ウエル構造形成方法 | |
| JPH05226592A (ja) | 半導体装置の製造方法 | |
| JP3077760B2 (ja) | 固相拡散方法 | |
| JP3594346B2 (ja) | ＢｉＣＭＯＳデバイスの製造方法 | |
| US5434099A (en) | Method of manufacturing field isolation for complimentary type devices | |
| JP2000049334A (ja) | 半導体装置及びその製造方法 | |
| JPH0629315A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2573021B2 (ja) | 半導体装置の製造方法 | |
| TW434832B (en) | Processing method for deep submicron CMOSFET | |
| JPH10335482A (ja) | 半導体装置およびその製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPH1140572A (ja) | 半導体装置及びその製造方法 | |
| JPH11214323A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JPH023291A (ja) | ツェナーダイオードの二重インプラント製作法 |