JPH05226641A - 高速半導体装置及びその製造方法 - Google Patents
高速半導体装置及びその製造方法Info
- Publication number
- JPH05226641A JPH05226641A JP4027753A JP2775392A JPH05226641A JP H05226641 A JPH05226641 A JP H05226641A JP 4027753 A JP4027753 A JP 4027753A JP 2775392 A JP2775392 A JP 2775392A JP H05226641 A JPH05226641 A JP H05226641A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- mesa
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 高速半導体装置及びその製造方法に関し、Ｈ
ＥＴなど縦型の高速半導体装置に於けるベース・コレク
タ間容量を低減して高速動作性を向上し、且つ、ベース
抵抗を小さく維持することが可能であると共に強度的な
信頼性も充分に高め得るようにしようとする。 【構成】 メサ状になっているｎ+ −ＩｎＧａＡｓエミ
ッタ層６の下方に在るｉ−Ｉｎ（ＡｌＧａ）Ａｓコレク
タ・バリヤ層３とｎ+ −ＩｎＧａＡｓコレクタ・コンタ
クト層２との間にそれ等ｉ−Ｉｎ（ＡｌＧａ）Ａｓコレ
クタ・バリヤ層３並びにｎ+ −ＩｎＧａＡｓコレクタ・
コンタクト層２とは組成を異にし且つ選択的にエッチン
グ可能であると共に前記メサ化されたｎ+ −ＩｎＧａＡ
ｓエミッタ層６と略同面積であるｉ−ＩｎＰスペーサ層
１１が介挿されている。
ＥＴなど縦型の高速半導体装置に於けるベース・コレク
タ間容量を低減して高速動作性を向上し、且つ、ベース
抵抗を小さく維持することが可能であると共に強度的な
信頼性も充分に高め得るようにしようとする。 【構成】 メサ状になっているｎ+ −ＩｎＧａＡｓエミ
ッタ層６の下方に在るｉ−Ｉｎ（ＡｌＧａ）Ａｓコレク
タ・バリヤ層３とｎ+ −ＩｎＧａＡｓコレクタ・コンタ
クト層２との間にそれ等ｉ−Ｉｎ（ＡｌＧａ）Ａｓコレ
クタ・バリヤ層３並びにｎ+ −ＩｎＧａＡｓコレクタ・
コンタクト層２とは組成を異にし且つ選択的にエッチン
グ可能であると共に前記メサ化されたｎ+ −ＩｎＧａＡ
ｓエミッタ層６と略同面積であるｉ−ＩｎＰスペーサ層
１１が介挿されている。
Description
【０００１】
【産業上の利用分野】本発明は、ホット・エレクトロン
・トランジスタ（ｈｏｔ ｅｌｅｃｔｒｏｎｔｒａｎｓ
ｉｓｔｏｒ：ＨＥＴ）、共鳴トンネリング・ホット・エ
レクトロン・トランジスタ（ｒｅｓｏｎａｎｔ ｔｕｎ
ｎｅｌｉｎｇ ｈｏｔ ｅｌｅｃｔｒｏｎ ｔｒａｎｓ
ｉｓｔｏｒ：ＲＨＥＴ）、ヘテロ接合バイポーラ・トラ
ンジスタ（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｂｉｐｏｌ
ａｒ ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）など縦型の高速
半導体装置及びそれを製造する方法の改良に関する。
・トランジスタ（ｈｏｔ ｅｌｅｃｔｒｏｎｔｒａｎｓ
ｉｓｔｏｒ：ＨＥＴ）、共鳴トンネリング・ホット・エ
レクトロン・トランジスタ（ｒｅｓｏｎａｎｔ ｔｕｎ
ｎｅｌｉｎｇ ｈｏｔ ｅｌｅｃｔｒｏｎ ｔｒａｎｓ
ｉｓｔｏｒ：ＲＨＥＴ）、ヘテロ接合バイポーラ・トラ
ンジスタ（ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｂｉｐｏｌ
ａｒ ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）など縦型の高速
半導体装置及びそれを製造する方法の改良に関する。
【０００２】現在、この種の高速半導体装置は、かなり
の高性能を発揮するものが実現されているのであるが、
その高速性について、未だ改良しなければならない点が
存在している。
の高性能を発揮するものが実現されているのであるが、
その高速性について、未だ改良しなければならない点が
存在している。
【０００３】
【従来の技術】図２は従来例を解説する為のＨＥＴを表
す要部切断側面図である。図に於いて、１は半絶縁性Ｉ
ｎＰ基板、２はｎ+ −ＩｎＧａＡｓコレクタ・コンタク
ト層、３はｉ−Ｉｎ（ＡｌＧａ）Ａｓコレクタ・バリヤ
層、４はｎ−ＩｎＧａＡｓベース層、５はｉ−ＩｎＡｌ
Ａｓエミッタ・バリヤ層、６はｎ+ −ＩｎＧａＡｓエミ
ッタ層、７はエミッタ電極、８はベース電極、９はコレ
クタ電極をそれぞれ示している。
す要部切断側面図である。図に於いて、１は半絶縁性Ｉ
ｎＰ基板、２はｎ+ −ＩｎＧａＡｓコレクタ・コンタク
ト層、３はｉ−Ｉｎ（ＡｌＧａ）Ａｓコレクタ・バリヤ
層、４はｎ−ＩｎＧａＡｓベース層、５はｉ−ＩｎＡｌ
Ａｓエミッタ・バリヤ層、６はｎ+ −ＩｎＧａＡｓエミ
ッタ層、７はエミッタ電極、８はベース電極、９はコレ
クタ電極をそれぞれ示している。
【０００４】図示した各部分に関する主要なデータを例
示すると次の通りである。 （１） コレクタ・コンタクト層２について 厚さ：３００〔ｎｍ〕 不純物濃度：５×１０18〔cm-3〕 （２） コレクタ・バリヤ層３について 厚さ：２００〔ｎｍ〕
示すると次の通りである。 （１） コレクタ・コンタクト層２について 厚さ：３００〔ｎｍ〕 不純物濃度：５×１０18〔cm-3〕 （２） コレクタ・バリヤ層３について 厚さ：２００〔ｎｍ〕
【０００５】（３） ベース層４について 厚さ：３０〔ｎｍ〕 不純物濃度：１×１０18〔cm-3〕 （４） エミッタ・バリヤ層５について 厚さ：１０〔ｎｍ〕
【０００６】（５） エミッタ層６について 厚さ：２００〔ｎｍ〕 不純物濃度：１×１０18〔cm-3〕 （６） エミッタ電極７について 材料：Ｃｒ／Ａｕ 厚さ：２０〔ｎｍ〕／３００〔ｎｍ〕
【０００７】（７） ベース電極８について 材料：Ｃｕ／Ａｕ、或いは、ＡｕＧｅ／Ｔｉ／Ｐｔ／Ａ
ｕ 厚さ：２０〔ｎｍ〕／３００〔ｎｍ〕（Ｃｕ／Ａｕ） ２０〔ｎｍ〕／１００〔ｎｍ〕／２０〔ｎｍ〕／２００
〔ｎｍ〕（ＡｕＧｅ／Ｔｉ／Ｐｔ／Ａｕ） （８） コレクタ電極９について 材料：Ｃｕ／Ａｕ 厚さ：２０〔ｎｍ〕／３００〔ｎｍ〕
ｕ 厚さ：２０〔ｎｍ〕／３００〔ｎｍ〕（Ｃｕ／Ａｕ） ２０〔ｎｍ〕／１００〔ｎｍ〕／２０〔ｎｍ〕／２００
〔ｎｍ〕（ＡｕＧｅ／Ｔｉ／Ｐｔ／Ａｕ） （８） コレクタ電極９について 材料：Ｃｕ／Ａｕ 厚さ：２０〔ｎｍ〕／３００〔ｎｍ〕
【０００８】図２に見られるＨＥＴでは、ベース層４の
下にｉ−Ｉｎ（ＡｌＧａ）Ａｓからなるコレクタ・バリ
ヤ層３が在り、更に、その下にコレクタ・コンタクト層
２が在る構成になっていて、ベース・コレクタ間の容量
が影響が大きく、高速動作を妨げている。このようなベ
ース・コレクタ間の容量を低減する試みを施したＨＥＴ
も提案されている。
下にｉ−Ｉｎ（ＡｌＧａ）Ａｓからなるコレクタ・バリ
ヤ層３が在り、更に、その下にコレクタ・コンタクト層
２が在る構成になっていて、ベース・コレクタ間の容量
が影響が大きく、高速動作を妨げている。このようなベ
ース・コレクタ間の容量を低減する試みを施したＨＥＴ
も提案されている。
【０００９】図３は改良された従来例を解説する為のＨ
ＥＴを表す要部切断側面図であり、図２に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。
ＥＴを表す要部切断側面図であり、図２に於いて用いた
記号と同記号は同部分を表すか或いは同じ意味を持つも
のとする。
【００１０】この従来例に於いては、コレクタ・バリヤ
層３を構成する材料としてｉ−Ｉｎ（ＡｌＧａ）Ａｓの
代わりにｉ−ＩｎＰを用い、そして、ＩｎＰはＨＣｌを
エッチャントにすればＩｎＧａＡｓに対して選択的にエ
ッチング可能であることを利用し、図に見られるよう
に、コレクタ・バリヤ層３がエミッタ層６の直下にのみ
残るようサイド・エッチングすることでコレクタ・コン
タクト層２との接触面積を小さくし、それに依ってベー
ス・コレクタ間容量の低減を図っている。
層３を構成する材料としてｉ−Ｉｎ（ＡｌＧａ）Ａｓの
代わりにｉ−ＩｎＰを用い、そして、ＩｎＰはＨＣｌを
エッチャントにすればＩｎＧａＡｓに対して選択的にエ
ッチング可能であることを利用し、図に見られるよう
に、コレクタ・バリヤ層３がエミッタ層６の直下にのみ
残るようサイド・エッチングすることでコレクタ・コン
タクト層２との接触面積を小さくし、それに依ってベー
ス・コレクタ間容量の低減を図っている。
【００１１】
【発明が解決しようとする課題】図３に見られるＨＥＴ
に於いては、確かにベース・コレクタ間容量は低減され
ているが、ベース層４に於ける空乏層が増加し、今度は
ベース抵抗が大きくなってしまう旨の欠点が現れてく
る。
に於いては、確かにベース・コレクタ間容量は低減され
ているが、ベース層４に於ける空乏層が増加し、今度は
ベース抵抗が大きくなってしまう旨の欠点が現れてく
る。
【００１２】即ち、図２に見られるＨＥＴに於いても、
図３に見られるＨＥＴに於いても、ベース電極８がコン
タクトしている近傍のベース層４の表面には空乏層が生
成されているのであるが、図３に見られるＨＥＴでは、
ベース電極８の下方に於けるベース層４の裏面にも空乏
層が生成されてしまうので、ベース抵抗が大きくなるの
である。
図３に見られるＨＥＴに於いても、ベース電極８がコン
タクトしている近傍のベース層４の表面には空乏層が生
成されているのであるが、図３に見られるＨＥＴでは、
ベース電極８の下方に於けるベース層４の裏面にも空乏
層が生成されてしまうので、ベース抵抗が大きくなるの
である。
【００１３】しかも、このベース抵抗の問題とは別に、
ベース層４は、先に説明してあるように、厚さが３０
〔ｎｍ〕程度と極めて薄いものであるから剛性が小さ
く、その下側に大きな空所が存在していると、衝撃に依
って簡単に折れた状態となってしまい、先端が落ちてコ
レクタ層２と短絡する旨の事故が起こる。
ベース層４は、先に説明してあるように、厚さが３０
〔ｎｍ〕程度と極めて薄いものであるから剛性が小さ
く、その下側に大きな空所が存在していると、衝撃に依
って簡単に折れた状態となってしまい、先端が落ちてコ
レクタ層２と短絡する旨の事故が起こる。
【００１４】本発明は、ＨＥＴなど縦型の高速半導体装
置に於けるベース・コレクタ間容量を低減して高速動作
性を向上し、且つ、ベース抵抗を小さく維持することが
可能であると共に強度的な信頼性も充分に高め得るよう
にしようとする。
置に於けるベース・コレクタ間容量を低減して高速動作
性を向上し、且つ、ベース抵抗を小さく維持することが
可能であると共に強度的な信頼性も充分に高め得るよう
にしようとする。
【００１５】
【課題を解決するための手段】本発明に依る高速半導体
装置及びその製造方法に於いては、 （１）メサ化されたエミッタ層（例えばｎ+ −ＩｎＧａ
Ａｓエミッタ層６）の下方に於けるコレクタ・バリヤ層
（例えばｉ−Ｉｎ（ＡｌＧａ）Ａｓコレクタ・バリヤ層
３）とコレクタ・コンタクト層（例えばｎ+ −ＩｎＧａ
Ａｓコレクタ・コンタクト層２）との間にコレクタ・バ
リヤ層並びにコレクタ・コンタクト層と組成を異にし且
つ選択的にエッチング可能な材料で構成されると共にメ
サ化されたエミッタ層と略同面積であるスペーサ層（例
えばｉ−ＩｎＰスペーサ層１１）が介挿されてなること
を特徴とするか、
装置及びその製造方法に於いては、 （１）メサ化されたエミッタ層（例えばｎ+ −ＩｎＧａ
Ａｓエミッタ層６）の下方に於けるコレクタ・バリヤ層
（例えばｉ−Ｉｎ（ＡｌＧａ）Ａｓコレクタ・バリヤ層
３）とコレクタ・コンタクト層（例えばｎ+ −ＩｎＧａ
Ａｓコレクタ・コンタクト層２）との間にコレクタ・バ
リヤ層並びにコレクタ・コンタクト層と組成を異にし且
つ選択的にエッチング可能な材料で構成されると共にメ
サ化されたエミッタ層と略同面積であるスペーサ層（例
えばｉ−ＩｎＰスペーサ層１１）が介挿されてなること
を特徴とするか、
【００１６】（２）メサ化されたエミッタ層の下方に於
けるコレクタ層（例えばｎ−ＩｎＧａＡｓ或いはｎ−Ｉ
ｎＡｌＡｓで構成される）とコレクタ・コンタクト層
（例えばｎ−ＩｎＧａＡｓで構成される）との間にコレ
クタ層並びにコレクタ・コンタクト層と組成を異にし且
つ選択的にエッチング可能な材料で構成されると共にメ
サ化されたエミッタ層と略同面積であるスペーサ層（例
えばｉ−ＩｎＰで構成される）が介挿されてなることを
特徴とするか、
けるコレクタ層（例えばｎ−ＩｎＧａＡｓ或いはｎ−Ｉ
ｎＡｌＡｓで構成される）とコレクタ・コンタクト層
（例えばｎ−ＩｎＧａＡｓで構成される）との間にコレ
クタ層並びにコレクタ・コンタクト層と組成を異にし且
つ選択的にエッチング可能な材料で構成されると共にメ
サ化されたエミッタ層と略同面積であるスペーサ層（例
えばｉ−ＩｎＰで構成される）が介挿されてなることを
特徴とするか、
【００１７】（３）コレクタ・コンタクト層（例えばｎ
+ −ＩｎＧａＡｓコレクタ・コンタクト層２）とコレク
タ・バリヤ層（例えばｉ−Ｉｎ（ＡｌＧａ）Ａｓコレク
タ・バリヤ層３）との間に介挿されコレクタ・コンタク
ト層並びにコレクタ・バリヤ層と組成を異にし且つ選択
的にエッチング可能な材料で構成されたスペーサ層（例
えばｉ−ＩｎＰスペーサ層１１）を含む所要の半導体層
（例えばｎ+ −ＩｎＧａＡｓコレクタ・コンタクト層
２、ｉ−ＩｎＰスペーサ層１１、ｉ−Ｉｎ（ＡｌＧａ）
Ａｓコレクタ・バリヤ層３、ｎ−ＩｎＧａＡｓベース層
４、ｉ−ＩｎＡｌＡｓエミッタ・バリヤ層５、ｎ+ −Ｉ
ｎＧａＡｓエミッタ層６など）を積層形成する工程と、
表面側に在るエミッタ層（ｎ+ −ＩｎＧａＡｓエミッタ
層６）からコレクタ・コンタクト層（ｎ+ −ＩｎＧａＡ
ｓコレクタ・コンタクト層２）に達する階段状メサ・エ
ッチングを行ってベース電極コンタクト領域（ｎ−Ｉｎ
ＧａＡｓベース層４の一部）並びにコレクタ電極コンタ
クト領域（ｎ+ −ＩｎＧａＡｓコレクタ・コンタクト層
２の一部）をそれぞれ表出させてからスペーサ層（ｉ−
ＩｎＰスペーサ層１１）のみ選択的にサイド・エッチン
グしてメサ化されたエミッタ層（ｎ+ −ＩｎＧａＡｓエ
ミッタ層６）と略同面積にする工程とが含まれてなるこ
とを特徴とするか、或いは、
+ −ＩｎＧａＡｓコレクタ・コンタクト層２）とコレク
タ・バリヤ層（例えばｉ−Ｉｎ（ＡｌＧａ）Ａｓコレク
タ・バリヤ層３）との間に介挿されコレクタ・コンタク
ト層並びにコレクタ・バリヤ層と組成を異にし且つ選択
的にエッチング可能な材料で構成されたスペーサ層（例
えばｉ−ＩｎＰスペーサ層１１）を含む所要の半導体層
（例えばｎ+ −ＩｎＧａＡｓコレクタ・コンタクト層
２、ｉ−ＩｎＰスペーサ層１１、ｉ−Ｉｎ（ＡｌＧａ）
Ａｓコレクタ・バリヤ層３、ｎ−ＩｎＧａＡｓベース層
４、ｉ−ＩｎＡｌＡｓエミッタ・バリヤ層５、ｎ+ −Ｉ
ｎＧａＡｓエミッタ層６など）を積層形成する工程と、
表面側に在るエミッタ層（ｎ+ −ＩｎＧａＡｓエミッタ
層６）からコレクタ・コンタクト層（ｎ+ −ＩｎＧａＡ
ｓコレクタ・コンタクト層２）に達する階段状メサ・エ
ッチングを行ってベース電極コンタクト領域（ｎ−Ｉｎ
ＧａＡｓベース層４の一部）並びにコレクタ電極コンタ
クト領域（ｎ+ −ＩｎＧａＡｓコレクタ・コンタクト層
２の一部）をそれぞれ表出させてからスペーサ層（ｉ−
ＩｎＰスペーサ層１１）のみ選択的にサイド・エッチン
グしてメサ化されたエミッタ層（ｎ+ −ＩｎＧａＡｓエ
ミッタ層６）と略同面積にする工程とが含まれてなるこ
とを特徴とするか、或いは、
【００１８】（４）コレクタ・コンタクト層（例えばｎ
−ＩｎＧａＡｓで構成される）とコレクタ層（例えばｎ
−ＩｎＧａＡｓ或いはｎ−ＩｎＡｌＡｓで構成される）
との間に介挿されコレクタ・コンタクト層並びにコレク
タ層と組成を異にし且つ選択的にエッチング可能な材料
で構成されたスペーサ層（例えばｉ−ＩｎＰで構成され
る）を含む所要の半導体層を積層形成する工程と、表面
側に在るエミッタ層からコレクタ・コンタクト層に達す
る階段状メサ・エッチングを行ってベース電極コンタク
ト領域並びにコレクタ電極コンタクト領域をそれぞれ表
出させてからスペーサ層のみ選択的にサイド・エッチン
グしてメサ化されたエミッタ層と略同面積にする工程と
が含まれてなることを特徴とする。
−ＩｎＧａＡｓで構成される）とコレクタ層（例えばｎ
−ＩｎＧａＡｓ或いはｎ−ＩｎＡｌＡｓで構成される）
との間に介挿されコレクタ・コンタクト層並びにコレク
タ層と組成を異にし且つ選択的にエッチング可能な材料
で構成されたスペーサ層（例えばｉ−ＩｎＰで構成され
る）を含む所要の半導体層を積層形成する工程と、表面
側に在るエミッタ層からコレクタ・コンタクト層に達す
る階段状メサ・エッチングを行ってベース電極コンタク
ト領域並びにコレクタ電極コンタクト領域をそれぞれ表
出させてからスペーサ層のみ選択的にサイド・エッチン
グしてメサ化されたエミッタ層と略同面積にする工程と
が含まれてなることを特徴とする。
【００１９】
【作用】前記手段を採ることに依り、ベース電極直下に
存在するベース・コレクタ間容量は充分に低減され、し
かも、ベース層の表裏両面から空乏層が延び出てベース
抵抗を大きくするなどの虞は皆無であるから、ＨＥＴな
どを更に高速化することができ、そして、薄いベース層
のみが単独で宙に浮いた状態の構成はなくなり、下地が
空所になっている部分の剛性は高くなっているから、衝
撃や振動でベース層が折れるなどの問題は解消され、信
頼性が高い高速半導体装置を歩留り良く製造することが
できる。
存在するベース・コレクタ間容量は充分に低減され、し
かも、ベース層の表裏両面から空乏層が延び出てベース
抵抗を大きくするなどの虞は皆無であるから、ＨＥＴな
どを更に高速化することができ、そして、薄いベース層
のみが単独で宙に浮いた状態の構成はなくなり、下地が
空所になっている部分の剛性は高くなっているから、衝
撃や振動でベース層が折れるなどの問題は解消され、信
頼性が高い高速半導体装置を歩留り良く製造することが
できる。
【００２０】
【実施例】図１は本発明の実施例を解説する為の高速半
導体装置の一種であるＨＥＴを表す要部切断側面図であ
り、図２及び図３に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。図に於い
て、１１は厚さが例えば１０〔ｎｍ〕程度の薄いｉ−Ｉ
ｎＰスペーサ層を示している。
導体装置の一種であるＨＥＴを表す要部切断側面図であ
り、図２及び図３に於いて用いた記号と同記号は同部分
を表すか或いは同じ意味を持つものとする。図に於い
て、１１は厚さが例えば１０〔ｎｍ〕程度の薄いｉ−Ｉ
ｎＰスペーサ層を示している。
【００２１】このように、コレクタ・コンタクト層２と
コレクタ・バリヤ層３の間にスペーサ層を介挿しても、
ＨＥＴとしての動作には変わりない。即ち、ＩｎＧａＡ
ｓとＩｎ（ＡｌＧａ）Ａｓとの間の伝導帯のエネルギ・
バンド不連続値は約０．２５〔ｅＶ〕であり、ＩｎＧａ
ＡｓとＩｎＰとの不連続値で０．２２〔ｅＶ〕〜０．２
５〔ｅＶ〕と略等しく、ＨＥＴとしての動作上からは全
く問題にならない。
コレクタ・バリヤ層３の間にスペーサ層を介挿しても、
ＨＥＴとしての動作には変わりない。即ち、ＩｎＧａＡ
ｓとＩｎ（ＡｌＧａ）Ａｓとの間の伝導帯のエネルギ・
バンド不連続値は約０．２５〔ｅＶ〕であり、ＩｎＧａ
ＡｓとＩｎＰとの不連続値で０．２２〔ｅＶ〕〜０．２
５〔ｅＶ〕と略等しく、ＨＥＴとしての動作上からは全
く問題にならない。
【００２２】本実施例のＨＥＴは、従来のＨＥＴを製造
する場合と殆ど変わりない工程で製造することができる
ので、以下、簡単に説明する。 （１） ガス・ソース分子線エピタキシャル成長（ｇａ
ｓ ｓｏｕｒｃｅ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅ
ｐｉｔａｘｙ：ＧＳ−ＭＢＥ）法を適用することに依
り、半絶縁性ＩｎＰ基板１上に ｎ+ −ＩｎＧａＡｓコレクタ・コンタクト層２ ｉ−ＩｎＰスペーサ層１１ Ｉｎ（ＡｌＧａ）Ａｓコレクタ・バリヤ層３ ｎ−ＩｎＧａＡｓベース層４ ｉ−ＩｎＡｌＡｓエミッタ・バリヤ層５ ｎ+ −ＩｎＧａＡｓエミッタ層６ を成長させる。尚、ｉ−ＩｎＰスペーサ層１１の厚さは
１０〔ｎｍ〕であり、他の各半導体層に関するデータ
は、図２及び図３について説明した従来例と変わりな
い。また、ＧＳ−ＭＢＥ法は有機金属化学気相堆積（ｍ
ｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏ
ｕｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法に代替し
ても良い。
する場合と殆ど変わりない工程で製造することができる
ので、以下、簡単に説明する。 （１） ガス・ソース分子線エピタキシャル成長（ｇａ
ｓ ｓｏｕｒｃｅ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅ
ｐｉｔａｘｙ：ＧＳ−ＭＢＥ）法を適用することに依
り、半絶縁性ＩｎＰ基板１上に ｎ+ −ＩｎＧａＡｓコレクタ・コンタクト層２ ｉ−ＩｎＰスペーサ層１１ Ｉｎ（ＡｌＧａ）Ａｓコレクタ・バリヤ層３ ｎ−ＩｎＧａＡｓベース層４ ｉ−ＩｎＡｌＡｓエミッタ・バリヤ層５ ｎ+ −ＩｎＧａＡｓエミッタ層６ を成長させる。尚、ｉ−ＩｎＰスペーサ層１１の厚さは
１０〔ｎｍ〕であり、他の各半導体層に関するデータ
は、図２及び図３について説明した従来例と変わりな
い。また、ＧＳ−ＭＢＥ法は有機金属化学気相堆積（ｍ
ｅｔａｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏ
ｕｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法に代替し
ても良い。
【００２３】（２） エミッタ層６が表出されているウ
エハに、通常の技法を適用することに依り、階段状のメ
サ・エッチングを行ってベース層４の電極コンタクト領
域、並びに、コレクタ・コンタクト層２の電極コンタク
ト領域を表出させる。
エハに、通常の技法を適用することに依り、階段状のメ
サ・エッチングを行ってベース層４の電極コンタクト領
域、並びに、コレクタ・コンタクト層２の電極コンタク
ト領域を表出させる。
【００２４】（３） エッチャントをＨＣｌ水溶液とす
るウエット・エッチング法を適用することに依り、ｉ−
ＩｎＰスペーサ層１１のサイド・エッチングを行い、メ
サ化されているエミッタ層６に対向する領域を残して他
は除去する。
るウエット・エッチング法を適用することに依り、ｉ−
ＩｎＰスペーサ層１１のサイド・エッチングを行い、メ
サ化されているエミッタ層６に対向する領域を残して他
は除去する。
【００２５】（４） 通常のリソグラフィ技術に於ける
レジスト・プロセス、及び、真空蒸着法、及び、リフト
・オフ法を適用することにより、エミッタ電極７、ベー
ス電極８、コレクタ電極９を形成する。
レジスト・プロセス、及び、真空蒸着法、及び、リフト
・オフ法を適用することにより、エミッタ電極７、ベー
ス電極８、コレクタ電極９を形成する。
【００２６】このように、本発明に依る高速半導体装置
は容易に製造することができ、前記工程（３）に於ける
ｉ−ＩｎＰスペーサ層１１のサイド・エッチングは、時
間制御で行うのであるが、ＨＣｌ水溶液はＩｎＰをエッ
チングするがＩｎＧａＡｓやＩｎＡｌＡｓはエッチング
しないので、図１に見られる構成を得ることは簡単であ
る。
は容易に製造することができ、前記工程（３）に於ける
ｉ−ＩｎＰスペーサ層１１のサイド・エッチングは、時
間制御で行うのであるが、ＨＣｌ水溶液はＩｎＰをエッ
チングするがＩｎＧａＡｓやＩｎＡｌＡｓはエッチング
しないので、図１に見られる構成を得ることは簡単であ
る。
【００２７】前記したところから明らかなように、ベー
ス電極８の下方に於けるコレクタ・バリヤ層３とコレク
タ・コンタクト層２とは分離されてベース・コレクタ容
量は低減されるのであるが、この他に、イオン注入やア
ロイ化する場合にも、コレクタ・バリヤ層３とコレクタ
・コンタクト層２とが分離されていることから、コレク
タ・ベース耐圧が低下するなどの虞も少ないことは当然
である。
ス電極８の下方に於けるコレクタ・バリヤ層３とコレク
タ・コンタクト層２とは分離されてベース・コレクタ容
量は低減されるのであるが、この他に、イオン注入やア
ロイ化する場合にも、コレクタ・バリヤ層３とコレクタ
・コンタクト層２とが分離されていることから、コレク
タ・ベース耐圧が低下するなどの虞も少ないことは当然
である。
【００２８】前記実施例では、ＨＥＴを対象にして説明
したが、ＲＨＥＴやＨＢＴにも同様に実施することがで
きる。例えば、ＨＢＴに於いては、ｎ−ＩｎＧａＡｓコ
レクタ・コンタクト層上にｎ−ＩｎＧａＡｓコレクタ層
或いはｎ−ＩｎＡｌＡｓコレクタ層、ｐ+ −ＩｎＧａＡ
ｓベース層、ｎ−ＩｎＡｌＡｓエミッタ層、ｎ+ −Ｉｎ
ＧａＡｓエミッタ・コンタクト層を積層形成した構成に
なっていて、ベース・コレクタ間容量についてはＨＥＴ
やＲＨＥＴと全く同じ問題を抱えているのであるが、前
記説明したＨＥＴに関する実施例と同様、例えばｉ−Ｉ
ｎＰからなるスペーサ層をｎ−ＩｎＧａＡｓコレクタ・
コンタクト層とｎ−ＩｎＧａＡｓ或いはｎ−ＩｎＡｌＡ
ｓコレクタ層との間に介挿し、且つ、そのスペーサ層の
面積をメサ化されたエミッタ層と同程度にすることで全
く同じ効果が得られる。
したが、ＲＨＥＴやＨＢＴにも同様に実施することがで
きる。例えば、ＨＢＴに於いては、ｎ−ＩｎＧａＡｓコ
レクタ・コンタクト層上にｎ−ＩｎＧａＡｓコレクタ層
或いはｎ−ＩｎＡｌＡｓコレクタ層、ｐ+ −ＩｎＧａＡ
ｓベース層、ｎ−ＩｎＡｌＡｓエミッタ層、ｎ+ −Ｉｎ
ＧａＡｓエミッタ・コンタクト層を積層形成した構成に
なっていて、ベース・コレクタ間容量についてはＨＥＴ
やＲＨＥＴと全く同じ問題を抱えているのであるが、前
記説明したＨＥＴに関する実施例と同様、例えばｉ−Ｉ
ｎＰからなるスペーサ層をｎ−ＩｎＧａＡｓコレクタ・
コンタクト層とｎ−ＩｎＧａＡｓ或いはｎ−ＩｎＡｌＡ
ｓコレクタ層との間に介挿し、且つ、そのスペーサ層の
面積をメサ化されたエミッタ層と同程度にすることで全
く同じ効果が得られる。
【００２９】
【発明の効果】本発明に依る高速半導体装置及びその製
造方法に於いては、ＨＥＴやＲＨＥＴであれば、メサ状
エミッタ層の下方に於けるコレクタ・バリヤ層とコレク
タ・コンタクト層との間にそれ等と組成を異にし且つ選
択的にエッチング可能な材料で構成されると共にメサ状
エミッタ層と略同面積であるスペーサ層が介挿されてな
り、また、ＨＢＴであれば、メサ状エミッタ層の下方に
於けるコレクタ層とコレクタ・コレクタ層との間にそれ
等と組成を異にし且つ選択的にエッチング可能な材料で
構成されると共にメサ状エミッタ層と略同面積であるス
ペーサ層が介挿されている。
造方法に於いては、ＨＥＴやＲＨＥＴであれば、メサ状
エミッタ層の下方に於けるコレクタ・バリヤ層とコレク
タ・コンタクト層との間にそれ等と組成を異にし且つ選
択的にエッチング可能な材料で構成されると共にメサ状
エミッタ層と略同面積であるスペーサ層が介挿されてな
り、また、ＨＢＴであれば、メサ状エミッタ層の下方に
於けるコレクタ層とコレクタ・コレクタ層との間にそれ
等と組成を異にし且つ選択的にエッチング可能な材料で
構成されると共にメサ状エミッタ層と略同面積であるス
ペーサ層が介挿されている。
【００３０】前記構成を採ることに依り、ベース電極直
下に存在するベース・コレクタ間容量は充分に低減さ
れ、しかも、ベース層の表裏両面から空乏層が延び出て
ベース抵抗を大きくするなどの虞は皆無であるから、Ｈ
ＥＴなどを更に高速化することができ、そして、薄いベ
ース層のみが単独で宙に浮いた状態の構成はなくなり、
下地が空所になっている部分の剛性は高くなっているか
ら、衝撃や振動でベース層が折れるなどの問題は解消さ
れ、信頼性が高い高速半導体装置を歩留り良く製造する
ことができる。
下に存在するベース・コレクタ間容量は充分に低減さ
れ、しかも、ベース層の表裏両面から空乏層が延び出て
ベース抵抗を大きくするなどの虞は皆無であるから、Ｈ
ＥＴなどを更に高速化することができ、そして、薄いベ
ース層のみが単独で宙に浮いた状態の構成はなくなり、
下地が空所になっている部分の剛性は高くなっているか
ら、衝撃や振動でベース層が折れるなどの問題は解消さ
れ、信頼性が高い高速半導体装置を歩留り良く製造する
ことができる。
【図１】本発明の実施例を解説する為の高速半導体装置
の一種であるＨＥＴを表す要部切断側面図である。
の一種であるＨＥＴを表す要部切断側面図である。
【図２】従来例を解説する為のＨＥＴを表す要部切断側
面図である。
面図である。
【図３】改良された従来例を解説する為のＨＥＴを表す
要部切断側面図である。
要部切断側面図である。
１ 半絶縁性ＩｎＰ基板 ２ ｎ+ −ＩｎＧａＡｓコレクタ・コンタクト層 ３ ｉ−Ｉｎ（ＡｌＧａ）Ａｓコレクタ・バリヤ層 ４ ｎ−ＩｎＧａＡｓベース層 ５ ｉ−ＩｎＡｌＡｓエミッタ・バリヤ層 ６ ｎ+ −ＩｎＧａＡｓエミッタ層 ７ エミッタ電極 ８ ベース電極 ９ コレクタ電極 １１ ｉ−ＩｎＰスペーサ層
Claims (4)
- 【請求項１】メサ化されたエミッタ層の下方に於けるコ
レクタ・バリヤ層とコレクタ・コンタクト層との間にコ
レクタ・バリヤ層並びにコレクタ・コンタクト層と組成
を異にし且つ選択的にエッチング可能な材料で構成され
ると共にメサ化されたエミッタ層と略同面積であるスペ
ーサ層が介挿されてなることを特徴とし、ホット・エレ
クトロン・トランジスタ或いは共鳴トンネリング・ホッ
ト・エレクトロン・トランジスタとして動作する高速半
導体装置。 - 【請求項２】メサ化されたエミッタ層の下方に於けるコ
レクタ層とコレクタ・コンタクト層との間にコレクタ層
並びにコレクタ・コンタクト層と組成を異にし且つ選択
的にエッチング可能な材料で構成されると共にメサ化さ
れたエミッタ層と略同面積であるスペーサ層が介挿され
てなることを特徴とし、ヘテロ接合バイポーラ・トラン
ジスタとして動作する高速半導体装置。 - 【請求項３】コレクタ・コンタクト層とコレクタ・バリ
ヤ層との間に介挿されコレクタ・コンタクト層並びにコ
レクタ・バリヤ層と組成を異にし且つ選択的にエッチン
グ可能な材料で構成されたスペーサ層を含む所要の半導
体層を積層形成する工程と、 表面側に在るエミッタ層からコレクタ・コンタクト層に
達する階段状メサ・エッチングを行ってベース電極コン
タクト領域並びにコレクタ電極コンタクト領域をそれぞ
れ表出させてからスペーサ層のみ選択的にサイド・エッ
チングしてメサ化されたエミッタ層と略同面積にする工
程とが含まれてなることを特徴とする高速半導体装置の
製造方法。 - 【請求項４】コレクタ・コンタクト層とコレクタ層との
間に介挿されコレクタ・コンタクト層並びにコレクタ層
と組成を異にし且つ選択的にエッチング可能な材料で構
成されたスペーサ層を含む所要の半導体層を積層形成す
る工程と、 表面側に在るエミッタ層からコレクタ・コンタクト層に
達する階段状メサ・エッチングを行ってベース電極コン
タクト領域並びにコレクタ電極コンタクト領域をそれぞ
れ表出させてからスペーサ層のみ選択的にサイド・エッ
チングしてメサ化されたエミッタ層と略同面積にする工
程とが含まれてなることを特徴とする高速半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4027753A JPH05226641A (ja) | 1992-02-14 | 1992-02-14 | 高速半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4027753A JPH05226641A (ja) | 1992-02-14 | 1992-02-14 | 高速半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226641A true JPH05226641A (ja) | 1993-09-03 |
Family
ID=12229783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4027753A Withdrawn JPH05226641A (ja) | 1992-02-14 | 1992-02-14 | 高速半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226641A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016219726A (ja) * | 2015-05-26 | 2016-12-22 | 日本電信電話株式会社 | 電界効果トランジスタ |
-
1992
- 1992-02-14 JP JP4027753A patent/JPH05226641A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016219726A (ja) * | 2015-05-26 | 2016-12-22 | 日本電信電話株式会社 | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP4895421B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| US6661038B2 (en) | Semiconductor device and method of producing the same | |
| WO2006003845A1 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05226641A (ja) | 高速半導体装置及びその製造方法 | |
| US7176098B2 (en) | Semiconductor element and method for fabricating the same | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPH0422344B2 (ja) | ||
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2001230261A (ja) | 半導体装置及びその製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09106989A (ja) | ヘテロ接合バイポーラ半導体装置 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JPH05275445A (ja) | 縦型半導体装置 | |
| JPH02189931A (ja) | バイポーラトランジスタ | |
| JPH0821588B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPH05243258A (ja) | 自己整合ＩｎＰ系ＨＢＴ | |
| JPH06151448A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |