JPH0821588B2 - セルフアラインバイポ−ラトランジスタの製造方法 - Google Patents
セルフアラインバイポ−ラトランジスタの製造方法Info
- Publication number
- JPH0821588B2 JPH0821588B2 JP61161350A JP16135086A JPH0821588B2 JP H0821588 B2 JPH0821588 B2 JP H0821588B2 JP 61161350 A JP61161350 A JP 61161350A JP 16135086 A JP16135086 A JP 16135086A JP H0821588 B2 JPH0821588 B2 JP H0821588B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- collector
- base
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000010931 gold Substances 0.000 claims description 18
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Chemical compound [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 5
- 239000011259 mixed solution Substances 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910052740 iodine Inorganic materials 0.000 claims description 3
- 239000011630 iodine Substances 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 4
- 229910001868 water Inorganic materials 0.000 claims 4
- 239000007788 liquid Substances 0.000 claims 2
- 238000007740 vapor deposition Methods 0.000 claims 2
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 claims 1
- 229910052700 potassium Inorganic materials 0.000 claims 1
- 239000011591 potassium Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000001771 vacuum deposition Methods 0.000 description 6
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- NHZLNPMOSADWGC-UHFFFAOYSA-N 4-amino-N-(2-quinoxalinyl)benzenesulfonamide Chemical compound C1=CC(N)=CC=C1S(=O)(=O)NC1=CN=C(C=CC=C2)C2=N1 NHZLNPMOSADWGC-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- OCVXZQOKBHXGRU-UHFFFAOYSA-N iodine(1+) Chemical compound [I+] OCVXZQOKBHXGRU-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- -1 that is Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れたセルフアラインバイポー
ラトランジスタの製造方法に関するものである。
ラトランジスタの製造方法に関するものである。
従来の技術 従来のバイポーラトランジスタの代表的構造は、ｎ型
シリコン基板の上に、エピタキシャル成長によって設け
られたｎ＋コレクタと、そこに拡散によって設けられた
ｐ型ベース、さらにその上に拡散または合金によって設
けられたｎ型エミッタからなる。
シリコン基板の上に、エピタキシャル成長によって設け
られたｎ＋コレクタと、そこに拡散によって設けられた
ｐ型ベース、さらにその上に拡散または合金によって設
けられたｎ型エミッタからなる。
この例は同一の半導体材料すなわちシリコンを用い
て、エミッタ，ベース，コレクタを形成している。
て、エミッタ，ベース，コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速
度は、エミッタ−ベースおよびベース−コレクタ接合容
量の充放電の時定数と電子のエミッタ−コレクタ間走行
時間に依存する。
度は、エミッタ−ベースおよびベース−コレクタ接合容
量の充放電の時定数と電子のエミッタ−コレクタ間走行
時間に依存する。
バイポーラトランジスタの最大発振周波数Fmaxは Ft;電流遮断周波数 Rb;ベース抵抗 Cc;コレクタ容量 で表わされる。
電流遮断周波数Ftは、電子のエミッタ−コレクタ間走
行時間τと関係し以下のように表わされる。
行時間τと関係し以下のように表わされる。
Ft＝1/2πτ ……（２） τ＝τｅ＋τｂ＋τｃ＋τcc ……（３） τｅ（エミッタ空乏層走行時間） ＝re（Cc＋Ce＋Cp） τｂ（ベース走行時間） τｃ（コレクタ走行時間） τcc（コレクタ空乏層充電時間） ＝（Re＋Rc）（Cc＋Cp） ただし、 re;エミッタ微分抵抗 Ce;エミッタ容量 Cp;寄生容量 Re;エミッタ抵抗 Rc;コレクタ抵抗 で表わされる。
したがって、エミッタ抵抗，ベース抵抗，コレクタ抵
抗および接合容量が小さいほど高周波特性は向上する。
抗および接合容量が小さいほど高周波特性は向上する。
ところで、エミッタをベースよりも禁制帯エネルギー
幅の大きい半導体を用いて形成したいわゆるヘテロ接合
バイポーラトランジスタにすると、ベース抵抗を低くす
ることができ、高周波特性の優れたトランジスタの得ら
れることが知られている。
幅の大きい半導体を用いて形成したいわゆるヘテロ接合
バイポーラトランジスタにすると、ベース抵抗を低くす
ることができ、高周波特性の優れたトランジスタの得ら
れることが知られている。
（たとえば、米国特許;2,569,347号，米国特許;3,41
3,533号，米国特許;3,780,359号） これは材料を適当に選ぶことにより、エミッタ−ベー
ス接合部のバンド構造を、電子に対してはあまり障壁に
ならず、ホールに対して大きな障壁となるように構成で
きることによる。そのため、ベースのキャリア濃度（ホ
ール濃度）を非常に高くすることができる。したがっ
て、ベース抵抗を極端に小さくすることができ、その結
果として最大発振周波数Fmaxの非常に大きな値が得られ
るものである。その代表的な例は、エミッタにalxGa1-X
Asを、ベースとコレクタにGaAsを用いたものである。
3,533号，米国特許;3,780,359号） これは材料を適当に選ぶことにより、エミッタ−ベー
ス接合部のバンド構造を、電子に対してはあまり障壁に
ならず、ホールに対して大きな障壁となるように構成で
きることによる。そのため、ベースのキャリア濃度（ホ
ール濃度）を非常に高くすることができる。したがっ
て、ベース抵抗を極端に小さくすることができ、その結
果として最大発振周波数Fmaxの非常に大きな値が得られ
るものである。その代表的な例は、エミッタにalxGa1-X
Asを、ベースとコレクタにGaAsを用いたものである。
したがってエミッタ−ベースにヘテロ接合を用いるこ
とにより、ベース抵抗をさらに下げることができる。
とにより、ベース抵抗をさらに下げることができる。
ベース抵抗は同じキャリア濃度であれば、ベース層が
厚いほどベース抵抗は低い。しかしベース厚みを厚くす
ることは電流遮断周波数の点から好ましくない。
厚いほどベース抵抗は低い。しかしベース厚みを厚くす
ることは電流遮断周波数の点から好ましくない。
ベース走行時間は、ベース厚みをキャリア速度で割っ
たものであり、ベース厚みが厚いほど時間が長くなる。
したがって、ベース層の厚みを増してベース抵抗を下げ
るのは好ましくない。そこでとられる方法は、エミッタ
とベース電極の間をできるだけ短くする方法である。こ
れによりベース抵抗のうち、外部ベース抵抗と呼ばれる
エミッタ−ベース電極間の抵抗を下げることができる。
ベースの厚みが1000Å程度にまで薄くなってくると、こ
の外部ベース抵抗が非常に大きくなるためこの方法は極
めて有効である。
たものであり、ベース厚みが厚いほど時間が長くなる。
したがって、ベース層の厚みを増してベース抵抗を下げ
るのは好ましくない。そこでとられる方法は、エミッタ
とベース電極の間をできるだけ短くする方法である。こ
れによりベース抵抗のうち、外部ベース抵抗と呼ばれる
エミッタ−ベース電極間の抵抗を下げることができる。
ベースの厚みが1000Å程度にまで薄くなってくると、こ
の外部ベース抵抗が非常に大きくなるためこの方法は極
めて有効である。
ベース電極の形成は、通常ホトリソグラフィーによっ
ておこなわれる。ホトリソグラフィーの精度は通常の光
を用いた場合、1.0μｍが実用上の限界である。電子ビ
ーム等特殊な手段を用いても、0.25μｍが限界である。
ておこなわれる。ホトリソグラフィーの精度は通常の光
を用いた場合、1.0μｍが実用上の限界である。電子ビ
ーム等特殊な手段を用いても、0.25μｍが限界である。
このリソグラフィーの限界を越えるために、セルフア
ラインという手法がとられる。セルフアラインという手
法を用いたバイポーラトランジスタの製造方法の従来例
として、特開昭61−44461号公報がある。
ラインという手法がとられる。セルフアラインという手
法を用いたバイポーラトランジスタの製造方法の従来例
として、特開昭61−44461号公報がある。
この方法は以下の通りである。まずコレクタ，ベー
ス，エミッタをエピタキシャル成長させたのち、エミッ
タパターンをつけ、エッチングによりベース層をだす。
エミッタ上のレジストを残したままAuZnを蒸着し、リフ
トオフでエミッタ部分のAuZnのみ除去する。この後SiO2
膜を成長した後、エミッタ電極とベースのオーミック電
極をリフトオフで形成するものである。この方法でベー
ス電極とエミッタ−ベース接合の間隔がセルフアライン
メントで決定されベース抵抗は著しく減少する。
ス，エミッタをエピタキシャル成長させたのち、エミッ
タパターンをつけ、エッチングによりベース層をだす。
エミッタ上のレジストを残したままAuZnを蒸着し、リフ
トオフでエミッタ部分のAuZnのみ除去する。この後SiO2
膜を成長した後、エミッタ電極とベースのオーミック電
極をリフトオフで形成するものである。この方法でベー
ス電極とエミッタ−ベース接合の間隔がセルフアライン
メントで決定されベース抵抗は著しく減少する。
しかしこの方法ではエミッタおよびコレクタ電極をあ
とから別のマスクを用いて形成している。そのためデバ
イスの最小寸法はこのエミッタ電極の幅できまる。各接
合容量はデバイスの面積に比例する。（１）〜（３）式
よりわかるように、接合容量が小さいほど高周波特性は
良い。したがって、一般にデバイス寸法は小さいほど好
ましい。ところで通常のホトリソグラフィーで考えた場
合、この精度が1.0μｍであることを考えると、エミッ
タ電極の幅が1.0μｍ、エミッタメサ部の幅が3.0μｍが
デバイス最小寸法となる。したがってこの方法では、こ
れ以上小さなデバイスを得ることは困難である。またコ
レクタ電極をあとから付けておりここでもマスク合せが
必要なことから、デバイス寸法の微小化は困難である。
さらにデバイスの寸法がμｍ程度になってくると、電極
のオーミックコンタクトが非常に重要になってくる。オ
ーミックコンタクトは電極面積に反比例する。したがっ
てエミッタ電極幅が小さいほどエミッタ抵抗が大きくな
る。またコレクタ電極面積が小さいほどコレクタ抵抗が
大きくなる。エミッタおよびコレクタ抵抗の増大は
（３）式からわかるように、高周波特性を著しく損な
う。したがってエミッタ−ベース接合とベース電極をス
ルフアラインで形成しただけでは，エミッタおよびコレ
クタ抵抗が高い、デバイス寸法が小さくできない、接合
容量が小さくないなど、まだ特性として不十分である。
とから別のマスクを用いて形成している。そのためデバ
イスの最小寸法はこのエミッタ電極の幅できまる。各接
合容量はデバイスの面積に比例する。（１）〜（３）式
よりわかるように、接合容量が小さいほど高周波特性は
良い。したがって、一般にデバイス寸法は小さいほど好
ましい。ところで通常のホトリソグラフィーで考えた場
合、この精度が1.0μｍであることを考えると、エミッ
タ電極の幅が1.0μｍ、エミッタメサ部の幅が3.0μｍが
デバイス最小寸法となる。したがってこの方法では、こ
れ以上小さなデバイスを得ることは困難である。またコ
レクタ電極をあとから付けておりここでもマスク合せが
必要なことから、デバイス寸法の微小化は困難である。
さらにデバイスの寸法がμｍ程度になってくると、電極
のオーミックコンタクトが非常に重要になってくる。オ
ーミックコンタクトは電極面積に反比例する。したがっ
てエミッタ電極幅が小さいほどエミッタ抵抗が大きくな
る。またコレクタ電極面積が小さいほどコレクタ抵抗が
大きくなる。エミッタおよびコレクタ抵抗の増大は
（３）式からわかるように、高周波特性を著しく損な
う。したがってエミッタ−ベース接合とベース電極をス
ルフアラインで形成しただけでは，エミッタおよびコレ
クタ抵抗が高い、デバイス寸法が小さくできない、接合
容量が小さくないなど、まだ特性として不十分である。
発明が解決しようとする問題点 このような従来の構成では、エミッタおよびコレクタ
抵抗が小さく、デバイス寸法が小さく、接合容量が小さ
くかつベース抵抗の低いトランジスタを得ることが困難
であり、高周波特性の充分優れたものが得られない。
抵抗が小さく、デバイス寸法が小さく、接合容量が小さ
くかつベース抵抗の低いトランジスタを得ることが困難
であり、高周波特性の充分優れたものが得られない。
本発明はかかる点に鑑みなされたもので、イオン注入
により必要とする接合部以外を高抵抗化することによっ
て、接合容量を低減した後、エミッタ（またはコレク
タ）−ベース接合とベース電極およびコレクタ（または
エミッタ）−ベース接合とコレクタ（エミッタ）電極を
セルフアラインで形成すると同時にエミッタ電極，ベー
ス電極，コレクタ電極もすべてセルフアラインで形成し
て、接合容量，エミッタ抵抗，ベース抵抗，コレクタ抵
抗のすべてを同時に低くするとともにデバイス寸法を微
小化して接合容量を小さくすることにより、高周波特性
に優れたバイポーラトランジスタの構造を提供すること
を目的としている。
により必要とする接合部以外を高抵抗化することによっ
て、接合容量を低減した後、エミッタ（またはコレク
タ）−ベース接合とベース電極およびコレクタ（または
エミッタ）−ベース接合とコレクタ（エミッタ）電極を
セルフアラインで形成すると同時にエミッタ電極，ベー
ス電極，コレクタ電極もすべてセルフアラインで形成し
て、接合容量，エミッタ抵抗，ベース抵抗，コレクタ抵
抗のすべてを同時に低くするとともにデバイス寸法を微
小化して接合容量を小さくすることにより、高周波特性
に優れたバイポーラトランジスタの構造を提供すること
を目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するために、少なくともコ
レクタ（またはエミッタ）層、ベース層およびエミッタ
（またはコレクタ）層をこの順に有する半導体基板にお
いて、その上にコレクタ（またはエミッタ）パターンの
マスクを形成し、イオン注入により、コレクタパターン
以外の部分のコレクタ（マスクパターン）層のベース側
を、コレクタ電極取出し層を除いて高抵抗化した後、そ
の上に、エミッタ（またはコレクタ）電極を形成し、レ
ジストを塗布し、エミッタ（またはコレクタ）メサパタ
ーンを残して、露光、現像後、エミッタ（またはコレク
タ）部を除く部分の前記電極をエッチングにより除去
し、さらに湿式エッチングによって前記ベース層を露出
させると共に、前記エミッタ（またはコレクタ）を前記
レジスタよりも内部に後退させてひさしを形成し、その
上からベース電極を真空蒸着した後、前記レジストを溶
剤で除去することによって、前記エミッタ（またはコレ
クタ）上に蒸着されたベース電極用金属を除去した後、
ベースメサパターンを残して、露光、現像後、ベース部
を除く部分の前記電極をエッチングにより除去し、さら
に湿式エッチングによって前記コレクタ（またはエミッ
タ）層を露出させると共に、前記ベースを前記レジスト
よりも内部に後退させてひさしを形成し、その上からコ
レクタ（またはエミッタ）電極を真空蒸着した後、前記
レジストを溶剤で除去することによって、前記ベース上
に蒸着されたコレクタ（またはエミッタ）電極用金属を
除去することにより、エミッタ，ベース，コレクタ電極
およびエミッタ（またはコレクタ）−ベース接合−ベー
ス電極，コレクタ（またはエミッタ）−ベース接合−コ
レクタ（またはエミッタ）電極をセルフアラインで形成
することによって、エミッタ抵抗，ベース抵抗およびコ
レクタ抵抗の極めて低い、接合容量の小さいかつデバイ
ス寸法の小さい、高周波特性に優れたバイポーラトラン
ジスタを提供するものである。
レクタ（またはエミッタ）層、ベース層およびエミッタ
（またはコレクタ）層をこの順に有する半導体基板にお
いて、その上にコレクタ（またはエミッタ）パターンの
マスクを形成し、イオン注入により、コレクタパターン
以外の部分のコレクタ（マスクパターン）層のベース側
を、コレクタ電極取出し層を除いて高抵抗化した後、そ
の上に、エミッタ（またはコレクタ）電極を形成し、レ
ジストを塗布し、エミッタ（またはコレクタ）メサパタ
ーンを残して、露光、現像後、エミッタ（またはコレク
タ）部を除く部分の前記電極をエッチングにより除去
し、さらに湿式エッチングによって前記ベース層を露出
させると共に、前記エミッタ（またはコレクタ）を前記
レジスタよりも内部に後退させてひさしを形成し、その
上からベース電極を真空蒸着した後、前記レジストを溶
剤で除去することによって、前記エミッタ（またはコレ
クタ）上に蒸着されたベース電極用金属を除去した後、
ベースメサパターンを残して、露光、現像後、ベース部
を除く部分の前記電極をエッチングにより除去し、さら
に湿式エッチングによって前記コレクタ（またはエミッ
タ）層を露出させると共に、前記ベースを前記レジスト
よりも内部に後退させてひさしを形成し、その上からコ
レクタ（またはエミッタ）電極を真空蒸着した後、前記
レジストを溶剤で除去することによって、前記ベース上
に蒸着されたコレクタ（またはエミッタ）電極用金属を
除去することにより、エミッタ，ベース，コレクタ電極
およびエミッタ（またはコレクタ）−ベース接合−ベー
ス電極，コレクタ（またはエミッタ）−ベース接合−コ
レクタ（またはエミッタ）電極をセルフアラインで形成
することによって、エミッタ抵抗，ベース抵抗およびコ
レクタ抵抗の極めて低い、接合容量の小さいかつデバイ
ス寸法の小さい、高周波特性に優れたバイポーラトラン
ジスタを提供するものである。
作用 本発明は上記した方法により、接合容量，エミッタ抵
抗，ベース抵抗およびコレクタ抵抗が小さく、かつデバ
イス寸法を小さくできるので高周波特性が著しく改善さ
れる。
抗，ベース抵抗およびコレクタ抵抗が小さく、かつデバ
イス寸法を小さくできるので高周波特性が著しく改善さ
れる。
実施例 第１図は本発明の構造の一実施例を示したものであ
る。第１図において、１は半絶縁性GaAs基板、２はｎ＋
型GaAsコレクタ１層（電極取出し層）、３はｎ型GaAsコ
レクタ２層、４はｐ型GaAsベース層、５はｎ型AlxGa1-X
As（Ｘ＝0.3）エミッタ１層、６はｎ＋型GaAsエミッタ
２層（電極取出し層）、７はコレクタ電極、８はベース
電極、９はエミッタ電極である。11はイオン注入により
高抵抗化された外部コレクタ部である。
る。第１図において、１は半絶縁性GaAs基板、２はｎ＋
型GaAsコレクタ１層（電極取出し層）、３はｎ型GaAsコ
レクタ２層、４はｐ型GaAsベース層、５はｎ型AlxGa1-X
As（Ｘ＝0.3）エミッタ１層、６はｎ＋型GaAsエミッタ
２層（電極取出し層）、７はコレクタ電極、８はベース
電極、９はエミッタ電極である。11はイオン注入により
高抵抗化された外部コレクタ部である。
各層の厚みは、半絶縁性GaAs基板１が400μｍ、ｎ＋
型GaAsコレクタ１層２が4000Å、ｎ型のGaAsコレクタ２
層３が4000Å、ｐ型GaAsベース１層４が1000Å、ｎ型Al
xGa1-XAsエミッタ１層５は1000Å、電極取出し用ｎ＋型
GaAsエミッタ２層６は1000Åである。ｎ＋型GaAsコレク
タ１層２〜ｎ＋型GaAsエミッタ２層６の各層は、分子線
エピタキシー（MBE）によって形成された。高抵抗外部
コレクタ層11は、酸素のイオン注入によって形成され、
4000Åである。
型GaAsコレクタ１層２が4000Å、ｎ型のGaAsコレクタ２
層３が4000Å、ｐ型GaAsベース１層４が1000Å、ｎ型Al
xGa1-XAsエミッタ１層５は1000Å、電極取出し用ｎ＋型
GaAsエミッタ２層６は1000Åである。ｎ＋型GaAsコレク
タ１層２〜ｎ＋型GaAsエミッタ２層６の各層は、分子線
エピタキシー（MBE）によって形成された。高抵抗外部
コレクタ層11は、酸素のイオン注入によって形成され、
4000Åである。
次に本一実施例の素子の製造方法について述べる。第
２図に示すように、まず半絶縁性GaAs基板１の上に分子
線エピタキシーにより、ｎ＋型GaAsコレクタ１層２、ｎ
型GaAsコレクタ２層３、ｐ型GaAsベース１層４、ｎ型Al
xGa1-XAsエミッタ１層５、ｎ＋型GaAsエミッタ２層６の
各層を所定の厚みに形成した。次に第３図に示すよう
に、コレクタパターンのマスク12の通常の真空蒸着およ
びホトリソグラフィーにより形成した。さらにこのマス
クを用いて、外部コレクタ部に5.1013/cm2の酸素をイオ
ン注入した。打ち込む深さは、加速電圧により制御し
た。マスクを除いた後、アニールしてイオン注入により
生じた結晶歪を除去した。次に真空蒸着法によりAuGe膜
９を500Åの厚みに形成した。次に通常のホトリソグラ
フィー法により、コレクタパターンよりも大きいエミッ
タメサパターンをレジストを形成し、このレジストマス
クによって、第４図に示すように、AuGe膜９、ｎ＋型Ga
As6およびAlxGa1-XAs層５部をエッチングして、エミッ
タメサパターンを残し、ベース層４の一部を露出させ
た。AuGe膜のエッチングはよう素（Ｉ）、よう化カリウ
ム（KI）、水溶液でおこなった。GaAsおよびAlxGa1-XAs
のエッチングは、硫酸（H2SO4）−過酸化水素（H2O2）
−H2O混合液を用いて行なった。GaAs基板として、（10
0）を用い、矩形エミッタの４辺の各辺に沿った方向
を、GaAs結晶軸＜110＞方向に対して＋45度または−45
度の角度の方位になるように配置してエッチングした結
果、第４図に示すようにその断面図をほぼ垂直の形にエ
ッチングすることができた。またレジストおよびAuGe電
極の端の部分直下では、GaAs,AlxGa1-XAsのサイドエッ
チにより、レジストおよびAuGeの短いひさしが形成され
ている。
２図に示すように、まず半絶縁性GaAs基板１の上に分子
線エピタキシーにより、ｎ＋型GaAsコレクタ１層２、ｎ
型GaAsコレクタ２層３、ｐ型GaAsベース１層４、ｎ型Al
xGa1-XAsエミッタ１層５、ｎ＋型GaAsエミッタ２層６の
各層を所定の厚みに形成した。次に第３図に示すよう
に、コレクタパターンのマスク12の通常の真空蒸着およ
びホトリソグラフィーにより形成した。さらにこのマス
クを用いて、外部コレクタ部に5.1013/cm2の酸素をイオ
ン注入した。打ち込む深さは、加速電圧により制御し
た。マスクを除いた後、アニールしてイオン注入により
生じた結晶歪を除去した。次に真空蒸着法によりAuGe膜
９を500Åの厚みに形成した。次に通常のホトリソグラ
フィー法により、コレクタパターンよりも大きいエミッ
タメサパターンをレジストを形成し、このレジストマス
クによって、第４図に示すように、AuGe膜９、ｎ＋型Ga
As6およびAlxGa1-XAs層５部をエッチングして、エミッ
タメサパターンを残し、ベース層４の一部を露出させ
た。AuGe膜のエッチングはよう素（Ｉ）、よう化カリウ
ム（KI）、水溶液でおこなった。GaAsおよびAlxGa1-XAs
のエッチングは、硫酸（H2SO4）−過酸化水素（H2O2）
−H2O混合液を用いて行なった。GaAs基板として、（10
0）を用い、矩形エミッタの４辺の各辺に沿った方向
を、GaAs結晶軸＜110＞方向に対して＋45度または−45
度の角度の方位になるように配置してエッチングした結
果、第４図に示すようにその断面図をほぼ垂直の形にエ
ッチングすることができた。またレジストおよびAuGe電
極の端の部分直下では、GaAs,AlxGa1-XAsのサイドエッ
チにより、レジストおよびAuGeの短いひさしが形成され
ている。
次にこの上からAuを500Å、第５図に示すように真空
蒸着した。第５図において、８′はレジスト10上に真空
蒸着されたAuである。AuGeおよびレジストのひさしのた
め、分子がほぼ直線的にとんでくる真空蒸着法を用いれ
ば、Au膜はｎ＋型GaAsエミッタ２層には付着しない。次
にアセトンによりレジストを除去してその上に蒸着され
たAuを除去した。
蒸着した。第５図において、８′はレジスト10上に真空
蒸着されたAuである。AuGeおよびレジストのひさしのた
め、分子がほぼ直線的にとんでくる真空蒸着法を用いれ
ば、Au膜はｎ＋型GaAsエミッタ２層には付着しない。次
にアセトンによりレジストを除去してその上に蒸着され
たAuを除去した。
次にこの手順を繰り返した。すなわち通常のホトリソ
グラフィー法によりベースメサ部にレジストマスクを形
成し、このレジストマスクによって、第６図に示すよう
に、Au膜８、ｐ＋型GaAs4およびｎ−GaAs層３部をエッ
チングして、ベースメサパターンを残し、コレクタ１
（電極取出し）層の一部を露出させた。Au膜のエッチン
グは同様に、よう素（Ｉ）、よう化カリウム（KI）、の
水溶液でおこなった。GaAsのエッチングも同様に、硫酸
（H2SO4）−過酸化水素（H2O2）−H2O混合液を用いて行
なった。その結果第４図の場合と同様にその断面図をほ
ぼ垂直の形にエッチングすることができた。またレジス
トおよびAu電極の端の部分直下では、GaAssのサイドエ
ッチにより、レジストおよびAuの短いひさしが形成され
ている。
グラフィー法によりベースメサ部にレジストマスクを形
成し、このレジストマスクによって、第６図に示すよう
に、Au膜８、ｐ＋型GaAs4およびｎ−GaAs層３部をエッ
チングして、ベースメサパターンを残し、コレクタ１
（電極取出し）層の一部を露出させた。Au膜のエッチン
グは同様に、よう素（Ｉ）、よう化カリウム（KI）、の
水溶液でおこなった。GaAsのエッチングも同様に、硫酸
（H2SO4）−過酸化水素（H2O2）−H2O混合液を用いて行
なった。その結果第４図の場合と同様にその断面図をほ
ぼ垂直の形にエッチングすることができた。またレジス
トおよびAu電極の端の部分直下では、GaAssのサイドエ
ッチにより、レジストおよびAuの短いひさしが形成され
ている。
次にこの上からAuGeを500Å、第７図に示すように真
空蒸着した。第７図において、７′はレジスト10′上に
真空蒸着されたAuGeである。Auおよびレジストのひさし
のため、分子がほぼ直線的にとんでくる真空蒸着法を用
いれば、AuGe膜はｐ＋型GaAsベース層には付着しない。
次にアセトンによりレジストを除去してその上に蒸着さ
れたAuGeを除去した。
空蒸着した。第７図において、７′はレジスト10′上に
真空蒸着されたAuGeである。Auおよびレジストのひさし
のため、分子がほぼ直線的にとんでくる真空蒸着法を用
いれば、AuGe膜はｐ＋型GaAsベース層には付着しない。
次にアセトンによりレジストを除去してその上に蒸着さ
れたAuGeを除去した。
次に同様のエッチングおよびホトリソグラフィーで、
コレクタメサ部を除いてエッチングしトランジスタパタ
ーンを形成した。
コレクタメサ部を除いてエッチングしトランジスタパタ
ーンを形成した。
本実施例のコレクタ−ベース結合は何も後処理の加え
られていない本来の接合部とイオン注入により高抵抗化
された外部コレクタ部とからなる。外部コレクタ部は高
抵抗化されているため、電流が流れないと共に、接合容
量が極めて小さくなっている。本来のコレクタ−ベース
接合部はエミッタメサよりも小さく、そのため本発明の
構造のトランジスタの接合容量は極めて小さい。
られていない本来の接合部とイオン注入により高抵抗化
された外部コレクタ部とからなる。外部コレクタ部は高
抵抗化されているため、電流が流れないと共に、接合容
量が極めて小さくなっている。本来のコレクタ−ベース
接合部はエミッタメサよりも小さく、そのため本発明の
構造のトランジスタの接合容量は極めて小さい。
本実施例の構造のエミッタ電極，ベース電極およびコ
レクタ電極は、セルフアラインによりそれぞれエミッタ
メサ部，エミッタメサ部を除くベースメサ部およびベー
スメサ部を除くコレクタメサ部を全面についている。コ
ンタクト抵抗は電極の面積に反比例するので、このよう
な構造により、各メサ部面積に対して、各コンタクト抵
抗を最小にすることができる。さらに各電極と各メサ部
のマスク合せの必要性がないため、各メサ部の面積をホ
トリソグラフィーの最小寸法にまで小さくすることがで
きる。
レクタ電極は、セルフアラインによりそれぞれエミッタ
メサ部，エミッタメサ部を除くベースメサ部およびベー
スメサ部を除くコレクタメサ部を全面についている。コ
ンタクト抵抗は電極の面積に反比例するので、このよう
な構造により、各メサ部面積に対して、各コンタクト抵
抗を最小にすることができる。さらに各電極と各メサ部
のマスク合せの必要性がないため、各メサ部の面積をホ
トリソグラフィーの最小寸法にまで小さくすることがで
きる。
さらにエミッタ−ベース接合とベース電極がセルフア
ラインで形成されているため、ベース抵抗を著しく小さ
くすることができる。
ラインで形成されているため、ベース抵抗を著しく小さ
くすることができる。
さらにコレクタベース接合とコレクタ電極がセルフア
ラインで形成されているため、コレクタの電極から接合
部までの抵抗すなわち外部コレクタ抵抗を著しく小さく
することができる。
ラインで形成されているため、コレクタの電極から接合
部までの抵抗すなわち外部コレクタ抵抗を著しく小さく
することができる。
本実施例の方法で、単にエミッタとコレクタをおきか
えて作れば、全く同様のプロセスでエミッタの外部抵抗
を小さくすることができる。エミッタおよびコレクタ抵
抗の効果は、（３）式からわかるように同じであり、こ
のようにコレクタが上にくる構造であってもほぼ同様の
効果が得られる。またこの場合には、直接的にはコレク
タ−ベース接合とベース電極がセルフアラインとなる
が、この時実質的に電子がエミッタから注入されるの
は、このコレクタ直下のエミッタ−ベース接合であり、
したがってエミッタ−ベース接合とベース電極をセルフ
アラインにしたのとほぼ類似に効果が得られる。接合容
量について言えば、この場合にはエミッタ−ベース接合
容量が低減される。エミッタ−ベース接合容量の低減も
（３）式からわかるように、高周波特性の改善に寄与す
る。以上のことからコレクタとエミッタを置き換えて作
ってもほぼ同様の効果が得られ、高周波特性が改善され
る。
えて作れば、全く同様のプロセスでエミッタの外部抵抗
を小さくすることができる。エミッタおよびコレクタ抵
抗の効果は、（３）式からわかるように同じであり、こ
のようにコレクタが上にくる構造であってもほぼ同様の
効果が得られる。またこの場合には、直接的にはコレク
タ−ベース接合とベース電極がセルフアラインとなる
が、この時実質的に電子がエミッタから注入されるの
は、このコレクタ直下のエミッタ−ベース接合であり、
したがってエミッタ−ベース接合とベース電極をセルフ
アラインにしたのとほぼ類似に効果が得られる。接合容
量について言えば、この場合にはエミッタ−ベース接合
容量が低減される。エミッタ−ベース接合容量の低減も
（３）式からわかるように、高周波特性の改善に寄与す
る。以上のことからコレクタとエミッタを置き換えて作
ってもほぼ同様の効果が得られ、高周波特性が改善され
る。
本一実施例では、ヘテロ接合バイポーラトランジスタ
の特徴を生かして、ベース領域のキャリア濃度を極めて
高くしている（実施例では1.1019/cm2のキャリア濃度を
用いた）ため、ベース層厚みを1000Åと薄くしても充分
ベース抵抗は低い値となる。
の特徴を生かして、ベース領域のキャリア濃度を極めて
高くしている（実施例では1.1019/cm2のキャリア濃度を
用いた）ため、ベース層厚みを1000Åと薄くしても充分
ベース抵抗は低い値となる。
本一実施例で得られたヘテロ接合トランジスタは予想
されたように以下の特徴を示した。エミッタ幅３μｍの
トランジスタの場合、まずエミッタ電極がエミッタメサ
部にセルフアラインで形成されたので、エミッタ抵抗が
セルフアラインでない場合の約1/3となった。さらにエ
ミッタ−ベース接合とベース電極間がセルフアラインで
形成されたため、この間隔を0.1μｍで形成することが
できた。これによりセルフアラインを用いない場合に比
べ、ベース抵抗を1/5にできた。またコレクタ電極をコ
レクタメサ上にセルフアラインで形成し、コレクタ−ベ
ース接合−コレクタ電極をセルフアラインで形成したこ
とから、コレクタ抵抗を1/2にできた。またトランジス
タのパターンを1/2にできた。さらにイオン注入により
外部コレクタ部を高抵抗化してない場合の1/3となっ
た。これにより電流遮断周波数Ftは約55％、最大発振周
波数Fmaxは、約3.8倍に向上した。
されたように以下の特徴を示した。エミッタ幅３μｍの
トランジスタの場合、まずエミッタ電極がエミッタメサ
部にセルフアラインで形成されたので、エミッタ抵抗が
セルフアラインでない場合の約1/3となった。さらにエ
ミッタ−ベース接合とベース電極間がセルフアラインで
形成されたため、この間隔を0.1μｍで形成することが
できた。これによりセルフアラインを用いない場合に比
べ、ベース抵抗を1/5にできた。またコレクタ電極をコ
レクタメサ上にセルフアラインで形成し、コレクタ−ベ
ース接合−コレクタ電極をセルフアラインで形成したこ
とから、コレクタ抵抗を1/2にできた。またトランジス
タのパターンを1/2にできた。さらにイオン注入により
外部コレクタ部を高抵抗化してない場合の1/3となっ
た。これにより電流遮断周波数Ftは約55％、最大発振周
波数Fmaxは、約3.8倍に向上した。
本一実施例では、エミッタ−ベース接合とベース電極
間の間隔は0.1μｍと極めて短くすることができた。こ
の間隔はエミッタ１層およびエミッタ２層のサイドエッ
チングに依存する。したがって、エミッタ１層とエミッ
タ２層の厚みをかえることによって制御することができ
る。基板に（100）のGaAsを用い、ほぼ矩形のエミッタ
メサの４辺の各辺に沿った方向を、GaAsの結晶軸方位＜
110＞方向に対して＋45度または−45度の角度の方位に
なるように配置し、硫酸−過酸化水素系のエッチング液
を用いることにより、サイドエッチングの断面をほぼ垂
直にすることができた。その場合のサイドエッチングの
長さは、ほぼエミッタ１層およびエミッタ２層の厚みの
半分となる。本一実施例では、この厚みが2000Åであ
り、その結果、サイドエッチングの長さが約1000Å（0.
1μｍ）となった。この厚みをさらに薄くすれば、エミ
ッタ−ベース接合−ベース電極間隔をさらに短くするこ
とができる。これによりベース抵抗をさらに下げること
が可能である。すなわちエミッタ層の厚みを変えること
により、このセルフアラインの間隔を数μｍから原理的
には０μｍまでほぼ任意に制御することができる。
間の間隔は0.1μｍと極めて短くすることができた。こ
の間隔はエミッタ１層およびエミッタ２層のサイドエッ
チングに依存する。したがって、エミッタ１層とエミッ
タ２層の厚みをかえることによって制御することができ
る。基板に（100）のGaAsを用い、ほぼ矩形のエミッタ
メサの４辺の各辺に沿った方向を、GaAsの結晶軸方位＜
110＞方向に対して＋45度または−45度の角度の方位に
なるように配置し、硫酸−過酸化水素系のエッチング液
を用いることにより、サイドエッチングの断面をほぼ垂
直にすることができた。その場合のサイドエッチングの
長さは、ほぼエミッタ１層およびエミッタ２層の厚みの
半分となる。本一実施例では、この厚みが2000Åであ
り、その結果、サイドエッチングの長さが約1000Å（0.
1μｍ）となった。この厚みをさらに薄くすれば、エミ
ッタ−ベース接合−ベース電極間隔をさらに短くするこ
とができる。これによりベース抵抗をさらに下げること
が可能である。すなわちエミッタ層の厚みを変えること
により、このセルフアラインの間隔を数μｍから原理的
には０μｍまでほぼ任意に制御することができる。
このことはコレクタ−ベース接合とコレクタ電極間隔
についても同様である。
についても同様である。
エミッタメサ部矩形直線部の結晶方位を他の方向に選
ぶと、サイドエッチングされた断面部は、一般には垂直
とならない。この場合には真空蒸着されたベース電極材
料がエミッタのサイドエッチングされた部分に付着しや
すく、安定してエミッタ−ベース接合−ベース電極間隔
を制御することが難しい。
ぶと、サイドエッチングされた断面部は、一般には垂直
とならない。この場合には真空蒸着されたベース電極材
料がエミッタのサイドエッチングされた部分に付着しや
すく、安定してエミッタ−ベース接合−ベース電極間隔
を制御することが難しい。
本一実施例では、エミッタ電極もひさしを形成してい
るが、レジストのひさしがあれば本一実施例の効果は得
られる。
るが、レジストのひさしがあれば本一実施例の効果は得
られる。
本一実施例では、エミッタ幅３μｍのトランジスタで
90％以上の歩留りが得られたが、他の結晶軸方位を用い
た場合にはこれほど良い歩留りは得られなかった。
90％以上の歩留りが得られたが、他の結晶軸方位を用い
た場合にはこれほど良い歩留りは得られなかった。
本一実施例のようなサイドエッチングの効果を得るの
は、結晶方位とエッチング液の組合せを適当に選ぶこと
により始めて可能なものである。
は、結晶方位とエッチング液の組合せを適当に選ぶこと
により始めて可能なものである。
InGaAs,GaAsP等のIII−Ｖ化合物半導体材料の場合、
本一実施例で示した結晶方位とエッチング液を用いるこ
とにより、同様にしてデバイスを形成することができ
た。
本一実施例で示した結晶方位とエッチング液を用いるこ
とにより、同様にしてデバイスを形成することができ
た。
本一実施例ではエッチングおよびコレクタ電極にAuGe
を用い、エッチング液として、Ｉ−KI系を用いた。電極
として、他の合金、たとえばAuGeNiなどを用いても同様
にデバイスを形成することができた。ベース電極につい
ても同様である。GaAsのオーミックコンタクト材料とし
て最も適当なものは金およびその合金である。金系の材
料のエッチング液としていわゆる王水と本実施例のＩ−
KI系以外に適当なものがない。王水の場合GaAsも激しく
エッチングされてしまうため適当でなかった。Ｉ−KI系
の場合、真空蒸着のさいの基板温度が極めて重要である
ことがわかった。基板温度が150℃をこえると、GaAsと
金の反応が起こり本一実施例のように金系材料のみをエ
ッチングして除去することはできなかった。したがっ
て、電極を真空蒸着で形成する時基板温度は150℃以下
でなければならない。本発明における電極のセルフアラ
インは、電極を真空蒸着する時、基板温度が150℃以下
であればＩ−KI系エッチング液を用いることにより、金
系材料のみをエッチングしGaAsエミッタの表面でエッチ
ングをとめられることを見出したことにより始めて可能
となったものである。
を用い、エッチング液として、Ｉ−KI系を用いた。電極
として、他の合金、たとえばAuGeNiなどを用いても同様
にデバイスを形成することができた。ベース電極につい
ても同様である。GaAsのオーミックコンタクト材料とし
て最も適当なものは金およびその合金である。金系の材
料のエッチング液としていわゆる王水と本実施例のＩ−
KI系以外に適当なものがない。王水の場合GaAsも激しく
エッチングされてしまうため適当でなかった。Ｉ−KI系
の場合、真空蒸着のさいの基板温度が極めて重要である
ことがわかった。基板温度が150℃をこえると、GaAsと
金の反応が起こり本一実施例のように金系材料のみをエ
ッチングして除去することはできなかった。したがっ
て、電極を真空蒸着で形成する時基板温度は150℃以下
でなければならない。本発明における電極のセルフアラ
インは、電極を真空蒸着する時、基板温度が150℃以下
であればＩ−KI系エッチング液を用いることにより、金
系材料のみをエッチングしGaAsエミッタの表面でエッチ
ングをとめられることを見出したことにより始めて可能
となったものである。
本一実施例ではイオン注入する物質として、酸素を用
いたが、コレクタ層を高抵抗化するものであれば何でも
良いことは明らかである。GaAs,AlGaAsの場合、このよ
うな物質として、ほかに水素，硼素がありこれらを用い
て同様の効果が得られた。これらの物質は、他のIII−
Ｖ化合物半導体、たとえばGaAsP、InGaAsなどにも同様
の効果がある。
いたが、コレクタ層を高抵抗化するものであれば何でも
良いことは明らかである。GaAs,AlGaAsの場合、このよ
うな物質として、ほかに水素，硼素がありこれらを用い
て同様の効果が得られた。これらの物質は、他のIII−
Ｖ化合物半導体、たとえばGaAsP、InGaAsなどにも同様
の効果がある。
本一実施例では、実際に電流の流れるコレクタ−ベー
ス接合部の面積が、エミッタメサの面積よりも小さくで
きる。そのため接合容量が極めて小さくできる。
ス接合部の面積が、エミッタメサの面積よりも小さくで
きる。そのため接合容量が極めて小さくできる。
本一実施例では、電極取出しのためのコレクタ１層お
よびエミッタ２層を設けたがトランジスタの動作として
は本質的なものではなく、コレクタ層およびエミッタ層
さえあればよいことは明らかである。
よびエミッタ２層を設けたがトランジスタの動作として
は本質的なものではなく、コレクタ層およびエミッタ層
さえあればよいことは明らかである。
また本一実施例では、半導体としてGaAs−AlxGa1-XAs
を用いたが、他の半導体材料、たとえばInGaAs,GaAsP等
他のIII−Ｖ化合物半導体を用いても作成することがで
きる。またAl濃度として、ｘ＝0.3を用いたが、これは
０〜１の範囲で任意に選ぶことができる。
を用いたが、他の半導体材料、たとえばInGaAs,GaAsP等
他のIII−Ｖ化合物半導体を用いても作成することがで
きる。またAl濃度として、ｘ＝0.3を用いたが、これは
０〜１の範囲で任意に選ぶことができる。
本実施例では、エミッタ，コレクタをｎ型に、ベース
をｐ型にしたが、エミッタ，コレクタをｐ型に、ベース
をｎ型にすることもできる。
をｐ型にしたが、エミッタ，コレクタをｐ型に、ベース
をｎ型にすることもできる。
本一実施例では、基板側にコレクタを、上部にエミッ
タを形成したが、前述した如く同様の製造方法により基
板側にエミッタを、上部にコレクタを形成することもで
きる。この場合にもコレクタ抵抗を小さくでき、高周波
特性を改善できることは前述した通りである。
タを形成したが、前述した如く同様の製造方法により基
板側にエミッタを、上部にコレクタを形成することもで
きる。この場合にもコレクタ抵抗を小さくでき、高周波
特性を改善できることは前述した通りである。
発明の効果 以上述べた如く、本発明は、イオン注入により接合容
量を低減した後、エミッタ電極、ベース電極，コレクタ
電極を各メサ部にセルフアラインで形成するとともに、
各接合部と電極間隔もセルフアイラインで形成されてい
ることにより、エミッタ，ベース，コレクタのすべての
抵抗を下げると同時に、デバイス寸法の微小化を可能と
し、さらに接合容量を小さくし、これによって高周波特
性に優れたバイポーラトランジスタを、提供するもので
ある。
量を低減した後、エミッタ電極、ベース電極，コレクタ
電極を各メサ部にセルフアラインで形成するとともに、
各接合部と電極間隔もセルフアイラインで形成されてい
ることにより、エミッタ，ベース，コレクタのすべての
抵抗を下げると同時に、デバイス寸法の微小化を可能と
し、さらに接合容量を小さくし、これによって高周波特
性に優れたバイポーラトランジスタを、提供するもので
ある。
第１図は本発明の一実施例の構造図、第２図〜第７図は
本発明の構造を実現するための製造途中の構造図であ
る。 １……半絶縁性GaAs基板、２……ｎ＋GaAsコレクタ（ま
たはエミッタ）１層（電極取出し層）、３……ｎ型GaAs
コレクタ（またはエミッタ）２層、４……ｐ型GaAsベー
ス層、５……ｎ型GaAsエミッタ（またはコレクタ）１
層、６……ｎ＋型GaAsエミッタ（またはコレクタ）２層
（電極取出し層）、７……コレクタ（またはエミッタ）
電極、８……ベース電極、９……エミッタ（またはコレ
クタ）電極、10……レジスト、11……高抵抗外部コレク
タ部、12……イオン注入マスク。
本発明の構造を実現するための製造途中の構造図であ
る。 １……半絶縁性GaAs基板、２……ｎ＋GaAsコレクタ（ま
たはエミッタ）１層（電極取出し層）、３……ｎ型GaAs
コレクタ（またはエミッタ）２層、４……ｐ型GaAsベー
ス層、５……ｎ型GaAsエミッタ（またはコレクタ）１
層、６……ｎ＋型GaAsエミッタ（またはコレクタ）２層
（電極取出し層）、７……コレクタ（またはエミッタ）
電極、８……ベース電極、９……エミッタ（またはコレ
クタ）電極、10……レジスト、11……高抵抗外部コレク
タ部、12……イオン注入マスク。
Claims (14)
- 【請求項１】半導体基板上に、少なくともコレクタ層、
ベース層およびエミッタ層をこの順に形成し、 コレクタパターンをマスクとし、イオン注入により前記
コレクタ層のベース側部を電極取出し部を除いて高抵抗
化した後、 前記エミッタ層の上に、エミッタ電極を形成し、レジス
トを塗布し、エミッタメサパターンを残して、露光、現
像後、エミッタ部を除く部分の前記電極をエッチングに
より除去し、 さらにエッチングによって前記ベース層を露出させると
共に、前記エミッタ部を前記レジストよりも内部に後退
させてひさしを形成し、 その上からベース電極を蒸着した後、前記レジストを除
去することによって、前記エミッタ上に蒸着されたベー
ス電極用金属を除去した後、 ベースメサパターンを残して、露光、現像後、ベース部
を除く部分の前記電極をエッチングにより除去し、 さらにエッチングによって前記コレクタ層を露出させる
と共に、前記ベース部を前記レジストよりも内側に後退
させてひさしを形成し、 その上からコレクタ電極を蒸着した後、前記レジストを
除去することによって、前記ベース上に蒸着されたコレ
クタ電極用金属を除去することを特徴とするセルフアラ
インバイポーラトランジスタの製造方法。 - 【請求項２】エミッタとして、少なくともベースの半導
体より禁制帯エネルギー幅の大きい半導体を用いたこと
を特徴とする特許請求の範囲第１項に記載のセルフアラ
インバイポーラトランジスタの製造方法。 - 【請求項３】半導体基板として、III−Ｖ化合物半導体
を用いたことを特徴とする特許請求の範囲第１項に記載
のセルフアラインバイポーラトランジスタの製造方法。 - 【請求項４】半導体基板として（100）またはそれと等
価な面方位を有するGaAsまたはAlGaAsを用い、エミッタ
の形状が実質的に矩形であり、前記矩形の４辺の各辺に
沿った方向が、いずれも結晶軸方位＜110＞に対して、
＋45度または−45度の結晶軸方位を取るようにし、ベー
ス層またはコレクタ層を露出させるエッチング液とし
て、硫酸、過酸化水素、水の混合液を用いたことを特徴
とする特許請求の範囲第１項に記載のセルフアラインバ
イポーラトランジスタの製造方法。 - 【請求項５】エミッタ，ベース，コレクタ電極材料とし
て金または金を主成分とする合金を用い、蒸着時の基板
温度が150℃以下になるようにたもち、そのエッチング
液として、よう素、よう化カリウム、水の混合液を用い
たことを特徴とする特許請求の範囲第１項に記載のセル
フアラインバイポーラトランジスタの製造方法。 - 【請求項６】基板にGaAsまたはAlGaAsを用い、酸素また
は水素またはホウ素をイオン注入したことを特徴とする
特許請求の範囲第１項に記載のセルフアラインバイポー
ラトランジスタの製造方法。 - 【請求項７】コレクタパターンとして、エミッタメサパ
ターンよりも小さいものを用いたことを特徴とする特許
請求の範囲第１項に記載のセルフアラインバイポーラト
ランジスタの製造方法。 - 【請求項８】半導体基板上に、少なくともエミッタ層、
ベース層およびコレクタ層をこの順に形成し、 エミッタパターンをマスクとし、イオン注入により前記
エミッタ層のベース側部を電極取出し部を除いて高抵抗
化した後、 前記コレクタ層の上に、コレクタ電極を形成した後、レ
ジストを塗布し、コレクタメサパターンを残して、露
光、現像後、コレクタ部を除く部分の前記電極をエッチ
ングにより除去し、 さらにエッチングによって前記ベース層を露出させると
共に、前記コレクタ部を前記レジストよりも内部に後退
させてひさしを形成し、 その上からベース電極を蒸着した後、前記レジストを除
去することによって、前記コレクタ上に蒸着されたベー
ス電極用金属を除去した後、 ベースメサパターンを残して、露光、現像後、ベース部
を除く部分の前記電極をエッチングにより除去し、 さらにエッチングによって前記エミッタ層を露出させる
と共に、前記ベース部を前記レジストよりも内側に後退
させてひさしを形成し、 その上からエミッタ電極を蒸着した後、前記レジストを
除去することによって、前記ベース上に蒸着されたエミ
ッタを電極用金属を除去することを特徴とするセルフア
ラインバイポーラトランジスタの製造方法。 - 【請求項９】エミッタとして、少なくともベースの半導
体よりも禁制帯エネルギー幅の大きい半導体を用いたこ
とを特徴とする特許請求の範囲第８項に記載のセルフア
ラインバイポーラトランジスタの製造方法。 - 【請求項１０】半導体基板として、III−Ｖ化合物半導
体を用いたことを特徴とする特許請求の範囲第８項に記
載のセルフアラインバイポーラトランジスタの製造方
法。 - 【請求項１１】半導体基板として（100）またはそれと
等価な面方位を有するGaAsまたはAlGaAsを用い、コレク
タの形状が実質的に矩形であり、前記矩形の４辺の各辺
に沿った方向が、いずれも結晶軸方位＜110＞に対し
て、＋45度または−45度の結晶軸方位を取るようにし、
ベース層またはエミッタ層を露出させるエッチング液と
して、硫酸、過酸化水素、水の混合液を用いたことを特
徴とする特許請求の範囲第８項に記載のセルフアライン
バイポーラトランジスタの製造方法。 - 【請求項１２】コレクタ電極材料として金または金を主
成分とする合金を用い、蒸着時の基板温度が150℃以下
になるようにたもち、そのエッチング液として、よう
素、よう化カリウム、水の混合液を用いたことを特徴と
する特許請求の範囲第８項に記載のセルフアラインバイ
ポーラトランジスタの製造方法。 - 【請求項１３】基板にGaAsまたはAlGaAsを用い、酸素ま
たは水素またはホウ素をイオン注入したことを特徴とす
る特許請求の範囲第８項に記載のセルフアラインバイポ
ーラトランジスタの製造方法。 - 【請求項１４】エミッタパターンとして、コレクタメサ
パターンよりも小さいものを用いたことを特徴とする特
許請求の範囲第８項に記載のセルフアラインバイポーラ
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161350A JPH0821588B2 (ja) | 1986-07-09 | 1986-07-09 | セルフアラインバイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161350A JPH0821588B2 (ja) | 1986-07-09 | 1986-07-09 | セルフアラインバイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6316666A JPS6316666A (ja) | 1988-01-23 |
| JPH0821588B2 true JPH0821588B2 (ja) | 1996-03-04 |
Family
ID=15733411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161350A Expired - Lifetime JPH0821588B2 (ja) | 1986-07-09 | 1986-07-09 | セルフアラインバイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821588B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03133140A (ja) * | 1989-10-19 | 1991-06-06 | Nec Corp | ヘテロ接合バイポーラトランジスタの製造方法および回路 |
| JP3179087B2 (ja) * | 1990-04-13 | 2001-06-25 | 日本電気株式会社 | 半導体装置とその製造方法 |
-
1986
- 1986-07-09 JP JP61161350A patent/JPH0821588B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6316666A (ja) | 1988-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124270A (en) | Bipolar transistor having external base region | |
| JP2542676B2 (ja) | ヘテロ接合バイポ―ラトランジスタ | |
| KR950011018B1 (ko) | 헤테로접합형 바이폴라트랜지스터의 제조방법 | |
| US4746626A (en) | Method of manufacturing heterojunction bipolar transistors | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH0821588B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPH07123123B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2714096B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0821589B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPH07123124B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001230261A (ja) | 半導体装置及びその製造方法 | |
| JP2579952B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0452627B2 (ja) | ||
| JPH0575170B2 (ja) | ||
| JPH0453108B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPH0577172B2 (ja) | ||
| JPH0453109B2 (ja) | ||
| JPH0575169B2 (ja) | ||
| JPS6316662A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0453107B2 (ja) | ||
| JPH0577174B2 (ja) | ||
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |