JPH05227748A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH05227748A JPH05227748A JP1964392A JP1964392A JPH05227748A JP H05227748 A JPH05227748 A JP H05227748A JP 1964392 A JP1964392 A JP 1964392A JP 1964392 A JP1964392 A JP 1964392A JP H05227748 A JPH05227748 A JP H05227748A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- rectifying
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000009499 grossing Methods 0.000 claims abstract description 28
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 22
- 238000001514 detection method Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 abstract description 32
- 238000004804 winding Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000001105 regulatory effect Effects 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】交流入力を整流平滑し電圧降下により所定の安
定電圧を出力する電圧安定化回路を有する電源回路にお
いて、電源投入時の出力電圧の不安定状態をなくす。 【構成】電源投入時、コンデンサ３の両端電圧が０Ｖか
ら徐々に上昇していく。この電圧がツェナーダイオード
５のツェナー電圧に達しない間は、ＮＰＮトランジスタ
８はオンせずＰＮＰトランジスタ４もオンしないため３
端子レギュレータ９には整流平滑電圧は入力されない。
上記両端電圧がツェナーダダイオード５のツェナー電
圧、すなわち３端子レギュレータ９の安定化可能最低電
圧以上になると、トランジスタ８，４がオンし、３端子
レギュレータ９は最初から安定化された電圧を出力す
る。
定電圧を出力する電圧安定化回路を有する電源回路にお
いて、電源投入時の出力電圧の不安定状態をなくす。 【構成】電源投入時、コンデンサ３の両端電圧が０Ｖか
ら徐々に上昇していく。この電圧がツェナーダイオード
５のツェナー電圧に達しない間は、ＮＰＮトランジスタ
８はオンせずＰＮＰトランジスタ４もオンしないため３
端子レギュレータ９には整流平滑電圧は入力されない。
上記両端電圧がツェナーダダイオード５のツェナー電
圧、すなわち３端子レギュレータ９の安定化可能最低電
圧以上になると、トランジスタ８，４がオンし、３端子
レギュレータ９は最初から安定化された電圧を出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は電源回路に関し、特に交
流入力を整流し平滑した出力に電圧降下を発生させ所定
電圧の直流出力を得る電圧安定化回路を有する電源回路
に関する。
流入力を整流し平滑した出力に電圧降下を発生させ所定
電圧の直流出力を得る電圧安定化回路を有する電源回路
に関する。
【０００２】
【従来の技術】図３は従来の電源回路の回路図であり、
交流入力部はトランスの出力巻線（２次巻線）のみを記
載している。トランスに入力され、出力巻線１から出力
された交流電圧をダイオード２及びコンデンサ３で整
流，平滑し、３端子レギュレータ９の入力電圧とする。
３端子レギュレータ９は入力電圧に応じた電圧降下を発
生させ所定の安定した電圧を出力する電圧安定化回路で
ある。
交流入力部はトランスの出力巻線（２次巻線）のみを記
載している。トランスに入力され、出力巻線１から出力
された交流電圧をダイオード２及びコンデンサ３で整
流，平滑し、３端子レギュレータ９の入力電圧とする。
３端子レギュレータ９は入力電圧に応じた電圧降下を発
生させ所定の安定した電圧を出力する電圧安定化回路で
ある。
【０００３】図５は３端子レギュレータ９の出力電圧
と、コンデンサ３の両端電圧との波形を示す。出力巻線
１から出力された交流電圧をダイオード２，コンデンサ
３で整流，平滑するため、電源投入時のようにコンデン
サ３が充電されていない場合には、コンデンサ３の両端
電圧Ｖｃが３端子レギュレータ９のレギュレーション可
能となる最低電圧値Ｖｌに達するまでにある一定の時間
ｔが必要となる。コンデンサ３の両端電圧Ｖｃが３端子
レギュレータ９のレギュレーション可能な最低電圧値Ｖ
ｌに達するまでの間は、３端子レギュレータ９はコンデ
ンサ３の両端電圧Ｖｃから３端子レギュレータ９の最低
入出力間電位差分だけ差し引いた電圧Ｖｄを出力する。
コンデンサ３の両端電圧が３端子レギュレータ９の最低
レギュレーション可能電圧値以上に充電された時は、安
定した電圧Ｖｏを出力する。
と、コンデンサ３の両端電圧との波形を示す。出力巻線
１から出力された交流電圧をダイオード２，コンデンサ
３で整流，平滑するため、電源投入時のようにコンデン
サ３が充電されていない場合には、コンデンサ３の両端
電圧Ｖｃが３端子レギュレータ９のレギュレーション可
能となる最低電圧値Ｖｌに達するまでにある一定の時間
ｔが必要となる。コンデンサ３の両端電圧Ｖｃが３端子
レギュレータ９のレギュレーション可能な最低電圧値Ｖ
ｌに達するまでの間は、３端子レギュレータ９はコンデ
ンサ３の両端電圧Ｖｃから３端子レギュレータ９の最低
入出力間電位差分だけ差し引いた電圧Ｖｄを出力する。
コンデンサ３の両端電圧が３端子レギュレータ９の最低
レギュレーション可能電圧値以上に充電された時は、安
定した電圧Ｖｏを出力する。
【０００４】
【発明が解決しようとする課題】この従来の電源回路で
は、交流入力をダイオードとコンデンサで整流平滑し、
この整流平滑した電圧を電圧降下により出力電圧を安定
させる３端子レギュレータ等の電圧安定化回路の入力電
圧としている。そのため、平滑コンデンサの両端電圧Ｖ
ｃが電圧安定化回路の安定化可能最低電圧Ｖｌに達する
までにある一定の時間ｔが必要となる。電圧安定化回路
はＶｌ以下の電圧が入力された場合、入力電圧から電圧
安定化回路の最低入出力電位差分を差し引いた電圧Ｖｄ
を出力する。すなわち、平滑コンデンサの両端電圧Ｖｃ
がＶｌに達する（時刻ｔ）までは、電圧安定化回路の出
力電圧は平滑コンデンサの両端電圧の立ち上がり時間と
同じ立ち上がり時間となり、この間電圧値は不安定とな
る。
は、交流入力をダイオードとコンデンサで整流平滑し、
この整流平滑した電圧を電圧降下により出力電圧を安定
させる３端子レギュレータ等の電圧安定化回路の入力電
圧としている。そのため、平滑コンデンサの両端電圧Ｖ
ｃが電圧安定化回路の安定化可能最低電圧Ｖｌに達する
までにある一定の時間ｔが必要となる。電圧安定化回路
はＶｌ以下の電圧が入力された場合、入力電圧から電圧
安定化回路の最低入出力電位差分を差し引いた電圧Ｖｄ
を出力する。すなわち、平滑コンデンサの両端電圧Ｖｃ
がＶｌに達する（時刻ｔ）までは、電圧安定化回路の出
力電圧は平滑コンデンサの両端電圧の立ち上がり時間と
同じ立ち上がり時間となり、この間電圧値は不安定とな
る。
【０００５】したがって、本電源回路を負荷装置に接続
した場合、３端子レギュレータの出力電圧の立ち上がり
時において電圧値が不安定なため、負荷装置が誤動作す
る場合があるという問題点があった。
した場合、３端子レギュレータの出力電圧の立ち上がり
時において電圧値が不安定なため、負荷装置が誤動作す
る場合があるという問題点があった。
【０００６】
【課題を解決するための手段】本発明の電源回路は、交
流入力を整流し平滑する整流平滑回路と、この整流平滑
回路の出力に電圧降下を発生させ所定電圧の直流出力を
得る電圧安定化回路とを有する電源回路において、前記
整流平滑回路の出力電圧値があらかじめ設定された基準
値以上となったときに検出信号を出力する電圧検出手段
と、前記検出信号の有無に応じて前記整流平滑回路の出
力の前記電圧安定化回路への供給を制御するスイッチ手
段とを備えている。
流入力を整流し平滑する整流平滑回路と、この整流平滑
回路の出力に電圧降下を発生させ所定電圧の直流出力を
得る電圧安定化回路とを有する電源回路において、前記
整流平滑回路の出力電圧値があらかじめ設定された基準
値以上となったときに検出信号を出力する電圧検出手段
と、前記検出信号の有無に応じて前記整流平滑回路の出
力の前記電圧安定化回路への供給を制御するスイッチ手
段とを備えている。
【０００７】また、本発明の他の電源回路は、交流入力
を整流し平滑する整流平滑回路と、この整流平滑回路の
出力に電圧降下を発生させ所定電圧の直流出力を得る電
圧安定化回路とを有する電源回路において、前記整流平
滑回路の出力電圧値があらかじめ設定された基準値以上
となったときに検出信号を出力する電圧検出手段と、前
記検出信号の有無に応じて前記電圧安定化回路の出力を
短絡あるいは開放するスイッチ手段とを備えている。
を整流し平滑する整流平滑回路と、この整流平滑回路の
出力に電圧降下を発生させ所定電圧の直流出力を得る電
圧安定化回路とを有する電源回路において、前記整流平
滑回路の出力電圧値があらかじめ設定された基準値以上
となったときに検出信号を出力する電圧検出手段と、前
記検出信号の有無に応じて前記電圧安定化回路の出力を
短絡あるいは開放するスイッチ手段とを備えている。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の回路図であり、交流
入力部はトランスの出力巻線のみを示している。交流入
力としては商用電源の他にスイッチングレギュレータ回
路におけるトランスのスイッチング出力が使用可能であ
る。ダイオード２とコンデンサ（電解コンデンサ）３と
で半波整流平滑回路を構成し、このトランスの出力巻線
１の出力電圧を整流平滑している。ツェナーダイオード
５と抵抗器６とを直列接続し、コンデンサ３の両端に接
続することにより整流平滑回路の出力電圧値が基準値以
上となった時に検出信号を出力する電圧検出手段を構成
している。ツェナーダイオード５のアノードと抵抗器６
との接続点がこの検出信号を出力する部分となってい
る。ＰＮＰトランジスタ４と抵抗器７とＮＰＮトランジ
スタ８とでこの検出信号の有無に応じて整流平滑回路の
出力の電圧安定化回路（３端子レギュレータ９）への供
給を制御するスイッチ手段を構成している。ＮＰＮトラ
ンジスタ８のベース端子は上記ツェナーダイオード５の
アノードと抵抗器６との接続点に接続され、ＰＮＰトラ
ンジスタ４のベース端子は抵抗器７を介してＮＰＮトラ
ンジスタ８のコレクタに接続されている。ＰＮＰトラン
ジスタ４のコレクタ及びエミッタは、それぞれ３端子レ
ギュレータ９の入力端子及びダイオード２のカソードに
接続され、ＮＰＮトランジスタ８のエミッタは３端子レ
ギュレータ９のＧＮＤ端子に接続されている。
る。図１は本発明の第１の実施例の回路図であり、交流
入力部はトランスの出力巻線のみを示している。交流入
力としては商用電源の他にスイッチングレギュレータ回
路におけるトランスのスイッチング出力が使用可能であ
る。ダイオード２とコンデンサ（電解コンデンサ）３と
で半波整流平滑回路を構成し、このトランスの出力巻線
１の出力電圧を整流平滑している。ツェナーダイオード
５と抵抗器６とを直列接続し、コンデンサ３の両端に接
続することにより整流平滑回路の出力電圧値が基準値以
上となった時に検出信号を出力する電圧検出手段を構成
している。ツェナーダイオード５のアノードと抵抗器６
との接続点がこの検出信号を出力する部分となってい
る。ＰＮＰトランジスタ４と抵抗器７とＮＰＮトランジ
スタ８とでこの検出信号の有無に応じて整流平滑回路の
出力の電圧安定化回路（３端子レギュレータ９）への供
給を制御するスイッチ手段を構成している。ＮＰＮトラ
ンジスタ８のベース端子は上記ツェナーダイオード５の
アノードと抵抗器６との接続点に接続され、ＰＮＰトラ
ンジスタ４のベース端子は抵抗器７を介してＮＰＮトラ
ンジスタ８のコレクタに接続されている。ＰＮＰトラン
ジスタ４のコレクタ及びエミッタは、それぞれ３端子レ
ギュレータ９の入力端子及びダイオード２のカソードに
接続され、ＮＰＮトランジスタ８のエミッタは３端子レ
ギュレータ９のＧＮＤ端子に接続されている。
【０００９】次に、本発明の出力電圧波形を示す図４も
参照して動作を説明する。
参照して動作を説明する。
【００１０】まず、交流が入力されたトランスの出力巻
線１より交流電圧が出力され、ダイオード２とコンデン
サ３とで半波整流平滑される。コンデンサ３は全く充電
されていないため、コンデンサ３の両端電圧Ｖｃは図４
のように、０Ｖから徐々に上昇してくる。この時、コン
デンサ３の両端に接続されたツェナーダイオード５と抵
抗器６とには、ツェナーダイオード５のツェナー電圧に
達するまでは電流は流れない。したがって、ＮＰＮ型ト
ランジスタ８はバイアスされずオフのままであり、ＰＮ
Ｐトランジスタ４もオフのままである。しかし、コンデ
ンサ３の両端電圧Ｖｃが図４のように徐々に上昇してい
るので、両端電圧がツェナーダイオード５のツェナー電
圧Ｖｃに達すると（時刻Ｔ）、ツェナーダイオード５と
抵抗器６とに電流が流れだす。この値、抵抗器６の両端
電圧がＮＰＮトランジスタ８のＶBE(sat) に達すると、
ＮＰＮ型トランジスタ８はオンし、ＰＮＰ型トランジス
タ４もオンする。ＰＮＰトランジスタ４がオンすること
により３端子レギュレータ９の入力端子に電圧が加わ
り、３端子レギュレータ９は安定した電圧Ｖｏを出力す
る。すなわち、３端子レギュレータ９のレギュレーショ
ン可能最低電圧値ＶｌとＰＮＰ型トランジスタ４のコレ
クタ−エミッタ飽和電圧（ＶCE(sat) ）値を合計したツ
ェナー電圧Ｖｚのツェナーダイオード５を選ぶことによ
り、３端子レギュレータ９は、その入力端子にレギュレ
ーション可能最低電圧値Ｖｌ以下の電圧が加わることが
なくなり、いきなり安定した出力電圧Ｖｏを出力する。
線１より交流電圧が出力され、ダイオード２とコンデン
サ３とで半波整流平滑される。コンデンサ３は全く充電
されていないため、コンデンサ３の両端電圧Ｖｃは図４
のように、０Ｖから徐々に上昇してくる。この時、コン
デンサ３の両端に接続されたツェナーダイオード５と抵
抗器６とには、ツェナーダイオード５のツェナー電圧に
達するまでは電流は流れない。したがって、ＮＰＮ型ト
ランジスタ８はバイアスされずオフのままであり、ＰＮ
Ｐトランジスタ４もオフのままである。しかし、コンデ
ンサ３の両端電圧Ｖｃが図４のように徐々に上昇してい
るので、両端電圧がツェナーダイオード５のツェナー電
圧Ｖｃに達すると（時刻Ｔ）、ツェナーダイオード５と
抵抗器６とに電流が流れだす。この値、抵抗器６の両端
電圧がＮＰＮトランジスタ８のＶBE(sat) に達すると、
ＮＰＮ型トランジスタ８はオンし、ＰＮＰ型トランジス
タ４もオンする。ＰＮＰトランジスタ４がオンすること
により３端子レギュレータ９の入力端子に電圧が加わ
り、３端子レギュレータ９は安定した電圧Ｖｏを出力す
る。すなわち、３端子レギュレータ９のレギュレーショ
ン可能最低電圧値ＶｌとＰＮＰ型トランジスタ４のコレ
クタ−エミッタ飽和電圧（ＶCE(sat) ）値を合計したツ
ェナー電圧Ｖｚのツェナーダイオード５を選ぶことによ
り、３端子レギュレータ９は、その入力端子にレギュレ
ーション可能最低電圧値Ｖｌ以下の電圧が加わることが
なくなり、いきなり安定した出力電圧Ｖｏを出力する。
【００１１】図２は本発明の第２の実施例の回路図であ
る。図１の第１の実施例と同様に、ダイオード２とコン
デンサ３とで半波整流平滑回路を構成し、出力巻線１か
らの交流電圧を整流平滑している。ツェナーダイオード
５と抵抗器６とを直列接続しコンデンサ３の両端に接続
することにより、整流平滑回路の出力電圧値が基準値以
上となったときに検出信号を出力する電圧検出手段を構
成している。
る。図１の第１の実施例と同様に、ダイオード２とコン
デンサ３とで半波整流平滑回路を構成し、出力巻線１か
らの交流電圧を整流平滑している。ツェナーダイオード
５と抵抗器６とを直列接続しコンデンサ３の両端に接続
することにより、整流平滑回路の出力電圧値が基準値以
上となったときに検出信号を出力する電圧検出手段を構
成している。
【００１２】本実施例が図１の実施例と異なる点は、抵
抗器７とＮＰＮトランジスタ８とＮＰＮトランジスタ１
４とで上記検出信号の有無に応じて電圧安定化回路であ
る３端子レギュレータ９の出力を短絡あるいは開放する
スイッチ手段を構成している点である。ＮＰＮトランジ
スタ８のベース端子は、上記ツェナーダイオード５のア
ノードと抵抗器６との接続点に接続され、ＮＰＮトラン
ジスタ１４のベース端子はＮＰＮトランジスタ８のコレ
クタに接続されている。また抵抗器７は３端子レギュレ
ータ９の入力端子とＮＰＮトランジスタ８のコレクタと
の間に接続されている。ＮＰＮトランジスタ１４のコレ
クタ及びエミッタは、それぞれ３端子レギュレータ９の
出力端子及びＧＮＤ端子に接続され、ＮＰＮ型トランジ
スタ８のエミッタも３端子レギュレータ９のＧＮＤ端子
に接続されている。
抗器７とＮＰＮトランジスタ８とＮＰＮトランジスタ１
４とで上記検出信号の有無に応じて電圧安定化回路であ
る３端子レギュレータ９の出力を短絡あるいは開放する
スイッチ手段を構成している点である。ＮＰＮトランジ
スタ８のベース端子は、上記ツェナーダイオード５のア
ノードと抵抗器６との接続点に接続され、ＮＰＮトラン
ジスタ１４のベース端子はＮＰＮトランジスタ８のコレ
クタに接続されている。また抵抗器７は３端子レギュレ
ータ９の入力端子とＮＰＮトランジスタ８のコレクタと
の間に接続されている。ＮＰＮトランジスタ１４のコレ
クタ及びエミッタは、それぞれ３端子レギュレータ９の
出力端子及びＧＮＤ端子に接続され、ＮＰＮ型トランジ
スタ８のエミッタも３端子レギュレータ９のＧＮＤ端子
に接続されている。
【００１３】次に動作を説明する。図４は本実施例にお
ける出力電圧波形をも表わす。
ける出力電圧波形をも表わす。
【００１４】まず、トランスに入力され出力巻線１より
出力された交流電圧はダイオード２とコンデンサ３とで
半波整流平滑される。コンデンサ３は全く充電されてい
ないため、コンデンサ３の両端電圧Ｖｃは０Ｖから徐々
に上昇してくる。このときコンデンサ３の両端に接続さ
れたツェナーダイオード５と抵抗器６にはツェナーダイ
オード５のツェナー電圧Ｖｚに達するまでは電流は流れ
ない。したがって、ＮＰＮトランジスタ８はバイアスさ
れずオフのままである。この時、ＮＰＮトランジスタ１
４は抵抗器７を介してバイアスされオンした状態とな
り、３端子レギュレータ９の出力電圧を短絡した状態と
なる。しかし、コンデンサ３の両端電圧Ｖｃが図４のよ
うに徐々に上昇しているので、両端電圧Ｖｃがツェナー
ダイオード５のツェナー電圧Ｖｚに達すると（時刻
Ｔ）、ツェナーダイオード５と抵抗器６とに電流が流れ
出す。この時、抵抗器６の両端電圧がＮＰＮ型トランジ
スタ８のＶBE(sat) に達すると、ＮＰＮ型トランジスタ
８はオンし、今まで抵抗器７を介して流していたＮＰＮ
トランジスタ１４のベース電流を全てＮＰＮトランジス
タ８のコレクタに引き込む。それにより、ＮＰＮトラン
ジスタ１４はオフし、３端子レギュレータ９の出力を短
絡した状態から開放した状態に切りかわり、３端子レギ
ュレータ９は安定した出力電圧Ｖｏを負荷側に供給す
る。すなわち、３端子レギュレータ９のレギュレーショ
ン可能最低電圧値Ｖｌのツェナー電圧Ｖｚのツェナーダ
イオード５を選ぶことにより、３端子レギュレータ９の
レギュレーション可能最低電圧値Ｖｌ以下の電圧が入力
端子に加わった時の不安定電圧をＮＰＮトランジスタ１
４にて短絡し、負荷側に供給を行なわず、３端子レギュ
ーレタ９にレギュレーション可能な再生電圧Ｖｌ以上加
わった時にＮＰＮトランジスタ１４をオフにし負荷側に
安定した電圧を供給する。
出力された交流電圧はダイオード２とコンデンサ３とで
半波整流平滑される。コンデンサ３は全く充電されてい
ないため、コンデンサ３の両端電圧Ｖｃは０Ｖから徐々
に上昇してくる。このときコンデンサ３の両端に接続さ
れたツェナーダイオード５と抵抗器６にはツェナーダイ
オード５のツェナー電圧Ｖｚに達するまでは電流は流れ
ない。したがって、ＮＰＮトランジスタ８はバイアスさ
れずオフのままである。この時、ＮＰＮトランジスタ１
４は抵抗器７を介してバイアスされオンした状態とな
り、３端子レギュレータ９の出力電圧を短絡した状態と
なる。しかし、コンデンサ３の両端電圧Ｖｃが図４のよ
うに徐々に上昇しているので、両端電圧Ｖｃがツェナー
ダイオード５のツェナー電圧Ｖｚに達すると（時刻
Ｔ）、ツェナーダイオード５と抵抗器６とに電流が流れ
出す。この時、抵抗器６の両端電圧がＮＰＮ型トランジ
スタ８のＶBE(sat) に達すると、ＮＰＮ型トランジスタ
８はオンし、今まで抵抗器７を介して流していたＮＰＮ
トランジスタ１４のベース電流を全てＮＰＮトランジス
タ８のコレクタに引き込む。それにより、ＮＰＮトラン
ジスタ１４はオフし、３端子レギュレータ９の出力を短
絡した状態から開放した状態に切りかわり、３端子レギ
ュレータ９は安定した出力電圧Ｖｏを負荷側に供給す
る。すなわち、３端子レギュレータ９のレギュレーショ
ン可能最低電圧値Ｖｌのツェナー電圧Ｖｚのツェナーダ
イオード５を選ぶことにより、３端子レギュレータ９の
レギュレーション可能最低電圧値Ｖｌ以下の電圧が入力
端子に加わった時の不安定電圧をＮＰＮトランジスタ１
４にて短絡し、負荷側に供給を行なわず、３端子レギュ
ーレタ９にレギュレーション可能な再生電圧Ｖｌ以上加
わった時にＮＰＮトランジスタ１４をオフにし負荷側に
安定した電圧を供給する。
【００１５】
【発明の効果】以上説明したように本発明は、交流入力
を整流し平滑した出力に電圧降下を発生させ所定電圧の
直流出力を得る３端子レギュレータ等の電圧安定化回路
を有する電源回路において、 （１）電圧安定化回路の安定化可能最低電圧値（基準
値）以下の電圧を電圧安定化回路の入力に加えない。
を整流し平滑した出力に電圧降下を発生させ所定電圧の
直流出力を得る３端子レギュレータ等の電圧安定化回路
を有する電源回路において、 （１）電圧安定化回路の安定化可能最低電圧値（基準
値）以下の電圧を電圧安定化回路の入力に加えない。
【００１６】（２）あるいは、上記基準値以下の電圧が
電圧安定化回路の入力に加わっているときの電圧安定化
回路の出力を短絡し、負荷側に供給しない。
電圧安定化回路の入力に加わっているときの電圧安定化
回路の出力を短絡し、負荷側に供給しない。
【００１７】ようにしたことにより、電源投入時に電圧
安定化回路から出力される電圧は、０Ｖから徐々に増加
する電圧ではなく、立上りの早い出力電圧となり、負荷
装置の立上り時の際に発生する誤動作を防止できるとい
う効果がある。特にロジック系に電源供給する場合は、
リセット回路を本回路で兼ね、原価低減を行なえるとい
う効果もある。
安定化回路から出力される電圧は、０Ｖから徐々に増加
する電圧ではなく、立上りの早い出力電圧となり、負荷
装置の立上り時の際に発生する誤動作を防止できるとい
う効果がある。特にロジック系に電源供給する場合は、
リセット回路を本回路で兼ね、原価低減を行なえるとい
う効果もある。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第２の実施例の回路図である。
【図３】従来の電源回路の一例の回路図である。
【図４】本発明による電源回路の出力電圧波形図であ
る。
る。
【図５】従来の電源回路の出力電圧波形図である。
１ 出力巻線 ２ ダイオード ３ コンデンサ ４ ＰＮＰトランジスタ ５ ツェナーダイオード ６，７ 抵抗器 ８，１４ ＮＰＮトランジスタ ９ ３端子レギュレータ
Claims (2)
- 【請求項１】 交流入力を整流し平滑する整流平滑回路
と、この整流平滑回路の出力に電圧降下を発生させ所定
電圧の直流出力を得る電圧安定化回路とを有する電源回
路において、前記整流平滑回路の出力電圧値があらかじ
め設定された基準値以上となったときに検出信号を出力
する電圧検出手段と、前記検出信号の有無に応じて前記
整流平滑回路の出力の前記電圧安定化回路への供給を制
御するスイッチ手段とを備えることを特徴とする電源回
路。 - 【請求項２】 交流入力を整流し平滑する整流平滑回路
と、この整流平滑回路の出力に電圧降下を発生させ所定
電圧の直流出力を得る電圧安定化回路とを有する電源回
路において、前記整流平滑回路の出力電圧値があらかじ
め設定された基準値以上となったときに検出信号を出力
する電圧検出手段と、前記検出信号の有無に応じて前記
電圧安定化回路の出力を短絡あるいは開放するスイッチ
手段とを備えることを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1964392A JPH05227748A (ja) | 1992-02-05 | 1992-02-05 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1964392A JPH05227748A (ja) | 1992-02-05 | 1992-02-05 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227748A true JPH05227748A (ja) | 1993-09-03 |
Family
ID=12004916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1964392A Withdrawn JPH05227748A (ja) | 1992-02-05 | 1992-02-05 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227748A (ja) |
-
1992
- 1992-02-05 JP JP1964392A patent/JPH05227748A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628515B2 (ja) | 電源装置 | |
| JP3381769B2 (ja) | 自励発振型スイッチング電源装置 | |
| KR920004334Y1 (ko) | Smps의 출력 전압 안정화 회로 | |
| JP3015911B2 (ja) | 多出力スイッチングレギュレータ | |
| JPH11136939A (ja) | スイッチング電源 | |
| JPH11122920A (ja) | スイッチング電源装置 | |
| US4209732A (en) | Regulated deflection circuit | |
| JPH06222845A (ja) | 突入電流抑制回路 | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH05176541A (ja) | 補助電源回路 | |
| KR100758257B1 (ko) | Ｓｍｐｓ의 기동전류 제어회로 및 이의 제어방법 | |
| JPH0336222Y2 (ja) | ||
| KR930001843Y1 (ko) | 비데오폰의 정전압 안정회로 | |
| JPH06327149A (ja) | 電源回路 | |
| JPH043592Y2 (ja) | ||
| JP2566479Y2 (ja) | 一石式コンバータ | |
| JPS5838797Y2 (ja) | 自励型スイツチングレギユレ−タ直流電源装置 | |
| JPH0756632Y2 (ja) | 自励型ｄｃ−ｄｃコンバータ | |
| JPS5918865Y2 (ja) | 自励式ｄｃ−ｄｃコンバ−タ | |
| JP2003309972A (ja) | 自励式スイッチング電源 | |
| JPH10174427A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS62230355A (ja) | 多出力スイツチングレギユレ−タ | |
| JPH06178534A (ja) | 安定化電源回路 | |
| JPH0614545A (ja) | スイッチングレギュレータ | |
| JPH10143261A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |