JPH05233100A - 外部記憶装置初期化方式 - Google Patents
外部記憶装置初期化方式Info
- Publication number
- JPH05233100A JPH05233100A JP4030275A JP3027592A JPH05233100A JP H05233100 A JPH05233100 A JP H05233100A JP 4030275 A JP4030275 A JP 4030275A JP 3027592 A JP3027592 A JP 3027592A JP H05233100 A JPH05233100 A JP H05233100A
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- initialization
- storage device
- unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 外部記憶装置を具備する情報処理システムに
おける外部記憶装置初期化方式に関し、外部記憶装置の
初期化に要する時間を、極力短縮することを目的とす
る。 【構成】 主制御装置100とバス300を経由して接
続され、システム立上げ時に記憶内容を初期化する必要
のある外部記憶装置200を具備する情報処理システム
において、外部記憶装置に、初期化の際に書込むべき初
期化データを、固定的に保持する、或いは外部から設定
されて保持する初期化データ保持手段201と、主制御
装置から初期化開始指令を受信した場合に、初期化デー
タ保持手段に保持される初期化データを、外部記憶装置
の全記憶領域に書込むことにより、記憶内容を初期化す
る初期化手段202とを設ける様に構成する。
おける外部記憶装置初期化方式に関し、外部記憶装置の
初期化に要する時間を、極力短縮することを目的とす
る。 【構成】 主制御装置100とバス300を経由して接
続され、システム立上げ時に記憶内容を初期化する必要
のある外部記憶装置200を具備する情報処理システム
において、外部記憶装置に、初期化の際に書込むべき初
期化データを、固定的に保持する、或いは外部から設定
されて保持する初期化データ保持手段201と、主制御
装置から初期化開始指令を受信した場合に、初期化デー
タ保持手段に保持される初期化データを、外部記憶装置
の全記憶領域に書込むことにより、記憶内容を初期化す
る初期化手段202とを設ける様に構成する。
Description
【0001】
【産業上の利用分野】本発明は、外部記憶装置を具備す
る情報処理システムにおける外部記憶装置初期化方式に
関する。
る情報処理システムにおける外部記憶装置初期化方式に
関する。
【0002】
【従来の技術】図7は本発明の対象となる情報処理シス
テムの一例を示す図であり、図8は従来ある外部記憶装
置の一例を示す図であり、図9は従来ある初期化過程の
一例を示す図である。
テムの一例を示す図であり、図8は従来ある外部記憶装
置の一例を示す図であり、図9は従来ある初期化過程の
一例を示す図である。
【0003】図7に示される情報処理システムは、それ
ぞれ二重化された中央制御装置(CC)1、主記憶装置
(MM)2、チャネル制御装置(CHC)3と、それぞ
れ入出力バス5を介して各チャネル制御装置(CHC)
3に接続される二重化された外部記憶装置(FM)4と
を具備し、一方が現用系として稼働中は、他方が予備系
として待機しており、現用系が運転を停止する際は、予
備系が直ちに現用系として稼働を開始する為に、予備系
の外部記憶装置(FM)4にも現用系の外部記憶装置
(FM)4と同一の記憶内容を保持させて置く。
ぞれ二重化された中央制御装置(CC)1、主記憶装置
(MM)2、チャネル制御装置(CHC)3と、それぞ
れ入出力バス5を介して各チャネル制御装置(CHC)
3に接続される二重化された外部記憶装置(FM)4と
を具備し、一方が現用系として稼働中は、他方が予備系
として待機しており、現用系が運転を停止する際は、予
備系が直ちに現用系として稼働を開始する為に、予備系
の外部記憶装置(FM)4にも現用系の外部記憶装置
(FM)4と同一の記憶内容を保持させて置く。
【0004】かかる外部記憶装置(FM)4が、半導体
メモリを用いて構成される場合には、情報処理システム
を立上げる際に記憶内容を初期化して置く必要がある
が、半導体メモリにより構成される外部記憶装置(F
M)4には、リセット端子が設けられていない為、外部
から初期化データを全記憶領域に書込むことにより、初
期化を実行する以外に無い。
メモリを用いて構成される場合には、情報処理システム
を立上げる際に記憶内容を初期化して置く必要がある
が、半導体メモリにより構成される外部記憶装置(F
M)4には、リセット端子が設けられていない為、外部
から初期化データを全記憶領域に書込むことにより、初
期化を実行する以外に無い。
【0005】図7に示される外部記憶装置(FM)4
は、半導体メモリから構成され、所定記憶容量(例えば
64キロ語、一語はデータ16ビットおよび誤り訂正符
号7ビットから構成される)を有する外部記憶部(FM
U)401、外部記憶部(FMU)401に書込みまた
は読出すデータを一旦蓄積するバッファメモリ(BM)
402、外部記憶部(FMU)401に書込むまたはデ
ータに付加されている誤り訂正符号を生成して外部記憶
部(FMU)401に書込み、或いは外部記憶部(FM
U)401から読出すデータおよび誤り訂正符号により
誤り検出および訂正を行う誤り訂正部(ECC)40
3、中央制御装置(CC)1からの指令に基づき外部記
憶装置(FM)4と主記憶装置(MM)2との間のデー
タ転送を制御するダイレクトメモリアクセス制御部(D
MC)406、自装置に付与された入出力アドレスを固
定的に保持する入出力装置アドレス保持部(IOA)4
11、入出力バス5内のアドレスバス(AB)を経由し
て転送されるアドレスと、入出力装置アドレス保持部
(IOA)411内に保持される入出力アドレスとを照
合し、自装置内のプログラムモード制御部(PMC)4
13を起動する照合部(MCH)412、アドレスバス
(AB)を経由して伝達される前記アドレスにより指定
される外部記憶装置(FM)4内の各部を起動するデコ
ーダ(DCR)414、ダイレクトメモリアクセス制御
部(DMC)406がデータ転送を制御するに必要な各
種データ等を蓄積するコマンドレジスタ(CMR)、フ
ァイルアドレスレジスタ(FAR)、メモリアドレスレ
ジスタ(MAR)、ワードカウントレジスタ(WC
R)、デバイスステータスレジスタ(DSR)等を有す
るレジスタ群(REG)415、外部記憶装置(FM)
4内の各部を制御するプロセッサ(MPU)421、内
部バス422、デコーダ(DCR)423、読出専用メ
モリ(ROM)424、書込読出メモリ(RAM)42
5、割込制御部(IRC)426、クロック発生部(C
KG)431、外部記憶部(FMU)401がD−RA
Mで構成されている場合に必要となるリフレッシュ部
(REF)441、並びに各種ゲート404、405、
407、416、417、418、442、443およ
び444から構成されている。
は、半導体メモリから構成され、所定記憶容量(例えば
64キロ語、一語はデータ16ビットおよび誤り訂正符
号7ビットから構成される)を有する外部記憶部(FM
U)401、外部記憶部(FMU)401に書込みまた
は読出すデータを一旦蓄積するバッファメモリ(BM)
402、外部記憶部(FMU)401に書込むまたはデ
ータに付加されている誤り訂正符号を生成して外部記憶
部(FMU)401に書込み、或いは外部記憶部(FM
U)401から読出すデータおよび誤り訂正符号により
誤り検出および訂正を行う誤り訂正部(ECC)40
3、中央制御装置(CC)1からの指令に基づき外部記
憶装置(FM)4と主記憶装置(MM)2との間のデー
タ転送を制御するダイレクトメモリアクセス制御部(D
MC)406、自装置に付与された入出力アドレスを固
定的に保持する入出力装置アドレス保持部(IOA)4
11、入出力バス5内のアドレスバス(AB)を経由し
て転送されるアドレスと、入出力装置アドレス保持部
(IOA)411内に保持される入出力アドレスとを照
合し、自装置内のプログラムモード制御部(PMC)4
13を起動する照合部(MCH)412、アドレスバス
(AB)を経由して伝達される前記アドレスにより指定
される外部記憶装置(FM)4内の各部を起動するデコ
ーダ(DCR)414、ダイレクトメモリアクセス制御
部(DMC)406がデータ転送を制御するに必要な各
種データ等を蓄積するコマンドレジスタ(CMR)、フ
ァイルアドレスレジスタ(FAR)、メモリアドレスレ
ジスタ(MAR)、ワードカウントレジスタ(WC
R)、デバイスステータスレジスタ(DSR)等を有す
るレジスタ群(REG)415、外部記憶装置(FM)
4内の各部を制御するプロセッサ(MPU)421、内
部バス422、デコーダ(DCR)423、読出専用メ
モリ(ROM)424、書込読出メモリ(RAM)42
5、割込制御部(IRC)426、クロック発生部(C
KG)431、外部記憶部(FMU)401がD−RA
Mで構成されている場合に必要となるリフレッシュ部
(REF)441、並びに各種ゲート404、405、
407、416、417、418、442、443およ
び444から構成されている。
【0006】図7乃至図9において、外部記憶装置(F
M)4を初期化しようとする中央制御装置(CC)1
は、公知のダイレクトメモリアクセス(以後DMAと略
称する)転送方式に基づき、主記憶装置(MM)2内の
所定記憶領域に所定量(例えば2キロバイト)の初期化
データ(例えば全ビットが論理“0”から構成されるデ
ータ)を格納した後、チャネル制御装置(CHC)3を
介して入出力バス5のアドレスバス(AB)に、初期化
対象とする外部記憶装置(FM)4、並びに外部記憶装
置(FM)4内のレジスタ群(REG)415内に設け
られているファイルアドレスレジスタ(FAR)、メモ
リアドレスレジスタ(MAR)、ワードカウントレジス
タ(WCR)等を示すアドレスを順次送出し、またチャ
ネル制御装置(CHC)3を介して入出力バス5内のデ
ータバス(DB)に、ファイルアドレスレジスタ(FA
R)、メモリアドレスレジスタ(MAR)、ワードカウ
ントレジスタ(WCR)等に蓄積する各種データを順次
送出することにより、前記レジスタ群(REG)415
に所定のデータを蓄積する等、主記憶装置(MM)2に
蓄積した初期化データ(2キロバイト)を、外部記憶装
置(FM)4に転送し、外部記憶部(FMU)401内
の最初の記憶領域(2キロバイト)に格納するDMA転
送に必要な一切の事前処理を実行した後、チャネル制御
装置(CHC)3および入出力バス5を経由して外部記
憶装置(FM)4内のコマンドレジスタ(CMR)に、
読出しを指令する指令コードと、起動を示す起動ビット
とを設定する。
M)4を初期化しようとする中央制御装置(CC)1
は、公知のダイレクトメモリアクセス(以後DMAと略
称する)転送方式に基づき、主記憶装置(MM)2内の
所定記憶領域に所定量(例えば2キロバイト)の初期化
データ(例えば全ビットが論理“0”から構成されるデ
ータ)を格納した後、チャネル制御装置(CHC)3を
介して入出力バス5のアドレスバス(AB)に、初期化
対象とする外部記憶装置(FM)4、並びに外部記憶装
置(FM)4内のレジスタ群(REG)415内に設け
られているファイルアドレスレジスタ(FAR)、メモ
リアドレスレジスタ(MAR)、ワードカウントレジス
タ(WCR)等を示すアドレスを順次送出し、またチャ
ネル制御装置(CHC)3を介して入出力バス5内のデ
ータバス(DB)に、ファイルアドレスレジスタ(FA
R)、メモリアドレスレジスタ(MAR)、ワードカウ
ントレジスタ(WCR)等に蓄積する各種データを順次
送出することにより、前記レジスタ群(REG)415
に所定のデータを蓄積する等、主記憶装置(MM)2に
蓄積した初期化データ(2キロバイト)を、外部記憶装
置(FM)4に転送し、外部記憶部(FMU)401内
の最初の記憶領域(2キロバイト)に格納するDMA転
送に必要な一切の事前処理を実行した後、チャネル制御
装置(CHC)3および入出力バス5を経由して外部記
憶装置(FM)4内のコマンドレジスタ(CMR)に、
読出しを指令する指令コードと、起動を示す起動ビット
とを設定する。
【0007】外部記憶装置(FM)4においては、プロ
セッサ(MPU)421が、レジスタ群(REG)41
5内のコマンドレジスタ(CMR)に蓄積される起動ビ
ットが起動状態に設定されているのを検出し、更に読出
しを指令する指令コードが蓄積されていることを検出す
ると、ダイレクトメモリアクセス制御部(DMC)40
6を起動する。
セッサ(MPU)421が、レジスタ群(REG)41
5内のコマンドレジスタ(CMR)に蓄積される起動ビ
ットが起動状態に設定されているのを検出し、更に読出
しを指令する指令コードが蓄積されていることを検出す
ると、ダイレクトメモリアクセス制御部(DMC)40
6を起動する。
【0008】起動されたダイレクトメモリアクセス制御
部(DMC)406は、レジスタ群(REG)415内
に蓄積されている各種データに基づき、入出力バス5お
よびチャネル制御装置(CHC)3を経由して主記憶装
置(MM)2に、最初の一語(16ビット)の初期化デ
ータを要求し、主記憶装置(MM)2から一語の初期化
データがチャネル制御装置(CHC)3および入出力バ
ス5内のデータバス(DB)(16ビット幅)を経由し
て転送されると、バッファメモリ(BM)402内に一
旦蓄積し、誤り訂正部(ECC)403により7ビット
から成る誤り訂正符号を生成した後、外部記憶部(FM
U)401内の、レジスタ群(REG)415内のファ
イルアドレスレジスタ(FAR)が指定する記憶領域に
格納する。
部(DMC)406は、レジスタ群(REG)415内
に蓄積されている各種データに基づき、入出力バス5お
よびチャネル制御装置(CHC)3を経由して主記憶装
置(MM)2に、最初の一語(16ビット)の初期化デ
ータを要求し、主記憶装置(MM)2から一語の初期化
データがチャネル制御装置(CHC)3および入出力バ
ス5内のデータバス(DB)(16ビット幅)を経由し
て転送されると、バッファメモリ(BM)402内に一
旦蓄積し、誤り訂正部(ECC)403により7ビット
から成る誤り訂正符号を生成した後、外部記憶部(FM
U)401内の、レジスタ群(REG)415内のファ
イルアドレスレジスタ(FAR)が指定する記憶領域に
格納する。
【0009】一語の初期化データの書込み処理が終了す
ると、ダイレクトメモリアクセス制御部(DMC)40
6は、レジスタ群(REG)415内のファイルアドレ
スレジスタ(FAR)およびメモリアドレスレジスタ
(MAR)に蓄積されている各アドレスを一歩進させ、
またワードカウントレジスタ(WCR)に蓄積される語
数を一語減算した後、入出力バス5およびチャネル制御
装置(CHC)3を経由して主記憶装置(MM)2に、
次の一語(16ビット)の初期化データを要求し、主記
憶装置(MM)2から一語の初期化データがチャネル制
御装置(CHC)3および入出力バス5内のデータバス
(DB)を経由して転送されると、バッファメモリ(B
M)402内に一旦蓄積し、誤り訂正部(ECC)40
3により7ビットから成る誤り訂正符号を生成した後、
外部記憶部(FMU)401内の、レジスタ群(RE
G)415内のファイルアドレスレジスタ(FAR)が
指定する記憶領域に格納する。
ると、ダイレクトメモリアクセス制御部(DMC)40
6は、レジスタ群(REG)415内のファイルアドレ
スレジスタ(FAR)およびメモリアドレスレジスタ
(MAR)に蓄積されている各アドレスを一歩進させ、
またワードカウントレジスタ(WCR)に蓄積される語
数を一語減算した後、入出力バス5およびチャネル制御
装置(CHC)3を経由して主記憶装置(MM)2に、
次の一語(16ビット)の初期化データを要求し、主記
憶装置(MM)2から一語の初期化データがチャネル制
御装置(CHC)3および入出力バス5内のデータバス
(DB)を経由して転送されると、バッファメモリ(B
M)402内に一旦蓄積し、誤り訂正部(ECC)40
3により7ビットから成る誤り訂正符号を生成した後、
外部記憶部(FMU)401内の、レジスタ群(RE
G)415内のファイルアドレスレジスタ(FAR)が
指定する記憶領域に格納する。
【0010】以下同様にしてダイレクトメモリアクセス
制御部(DMC)406は、入出力バス5およびチャネ
ル制御装置(CHC)3を経由して主記憶装置(MM)
2から、初期化データを一語宛読出して外部記憶部(F
MU)401の記憶領域に順次書込み、主記憶装置(M
M)2に蓄積されている総ての初期化データ(2キロバ
イト)を読出し、外部記憶部(FMU)401内の最初
の記憶領域(1キロ語)に書込み終わると、入出力バス
5およびチャネル制御装置(CHC)3を経由して中央
制御装置(CC)1に、読出終了報告を転送する。
制御部(DMC)406は、入出力バス5およびチャネ
ル制御装置(CHC)3を経由して主記憶装置(MM)
2から、初期化データを一語宛読出して外部記憶部(F
MU)401の記憶領域に順次書込み、主記憶装置(M
M)2に蓄積されている総ての初期化データ(2キロバ
イト)を読出し、外部記憶部(FMU)401内の最初
の記憶領域(1キロ語)に書込み終わると、入出力バス
5およびチャネル制御装置(CHC)3を経由して中央
制御装置(CC)1に、読出終了報告を転送する。
【0011】中央制御装置(CC)1は、外部記憶装置
(FM)4から転送された読出終了報告を受信すると、
前述と同様の過程で、外部記憶装置(FM)4内のレジ
スタ群(REG)415に、主記憶装置(MM)2に蓄
積した初期化データ(2キロバイト)を、外部記憶装置
(FM)4に転送し、外部記憶部(FMU)401内の
次の記憶領域(1キロ語)に格納するDMA転送に必要
な一切の事前処理を実行した後、チャネル制御装置(C
HC)3および入出力バス5を経由して外部記憶装置
(FM)4内のコマンドレジスタ(CMR)に、読出し
を指令する指令コードと、起動を示す起動ビットとを設
定し、外部記憶装置(FM)4に、前述と同様の過程
で、主記憶装置(MM)2に蓄積されている初期化デー
タ(2キロバイト)を読出し、外部記憶部(FMU)4
01内の次の記憶領域(一キロ語)に書込みを実行させ
る。
(FM)4から転送された読出終了報告を受信すると、
前述と同様の過程で、外部記憶装置(FM)4内のレジ
スタ群(REG)415に、主記憶装置(MM)2に蓄
積した初期化データ(2キロバイト)を、外部記憶装置
(FM)4に転送し、外部記憶部(FMU)401内の
次の記憶領域(1キロ語)に格納するDMA転送に必要
な一切の事前処理を実行した後、チャネル制御装置(C
HC)3および入出力バス5を経由して外部記憶装置
(FM)4内のコマンドレジスタ(CMR)に、読出し
を指令する指令コードと、起動を示す起動ビットとを設
定し、外部記憶装置(FM)4に、前述と同様の過程
で、主記憶装置(MM)2に蓄積されている初期化デー
タ(2キロバイト)を読出し、外部記憶部(FMU)4
01内の次の記憶領域(一キロ語)に書込みを実行させ
る。
【0012】以下同様にして、主記憶装置(MM)2に
蓄積した初期化データを読出し、転送し、外部記憶装置
(FM)4内の外部記憶部(FMU)401の全記憶領
域(64キロ語)に書込み終了すると、中央制御装置
(CC)1は外部記憶装置(FM)4の初期化を完了し
たと判定する。
蓄積した初期化データを読出し、転送し、外部記憶装置
(FM)4内の外部記憶部(FMU)401の全記憶領
域(64キロ語)に書込み終了すると、中央制御装置
(CC)1は外部記憶装置(FM)4の初期化を完了し
たと判定する。
【0013】
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来ある情報処理システムにおいては、外部記
憶装置(FM)4を初期化する為には、主記憶装置(M
M)2内に蓄積された初期化データを一語宛読出し、チ
ャネル制御装置(CHC)3および入出力バス5を経由
して外部記憶装置(FM)4に転送し、外部記憶部(F
MU)401内の所定記憶領域に格納する処理を、外部
記憶部(FMU)401の全記憶領域に対して繰返す必
要があった為、多大の時間を費やす問題があった。
な如く、従来ある情報処理システムにおいては、外部記
憶装置(FM)4を初期化する為には、主記憶装置(M
M)2内に蓄積された初期化データを一語宛読出し、チ
ャネル制御装置(CHC)3および入出力バス5を経由
して外部記憶装置(FM)4に転送し、外部記憶部(F
MU)401内の所定記憶領域に格納する処理を、外部
記憶部(FMU)401の全記憶領域に対して繰返す必
要があった為、多大の時間を費やす問題があった。
【0014】本発明は、外部記憶装置の初期化に要する
時間を、極力短縮することを目的とする。
時間を、極力短縮することを目的とする。
【0015】
【課題を解決するための手段】図1は本発明の原理を示
す図である。図1において、100は情報処理システム
の制御の中心となる主制御装置、200は本発明の対象
となる外部記憶装置、300は外部記憶装置200を主
制御装置100に接続するバスである。
す図である。図1において、100は情報処理システム
の制御の中心となる主制御装置、200は本発明の対象
となる外部記憶装置、300は外部記憶装置200を主
制御装置100に接続するバスである。
【0016】外部記憶装置200は、システム立上げ時
に記憶内容を初期化する必要がある。201は、本発明
により外部記憶装置200内に設けられた初期化データ
保持手段である。
に記憶内容を初期化する必要がある。201は、本発明
により外部記憶装置200内に設けられた初期化データ
保持手段である。
【0017】202は、本発明により外部記憶装置20
0内に設けられた初期化手段である。
0内に設けられた初期化手段である。
【0018】
【作用】初期化データ保持手段201は、初期化の際に
書込むべき初期化データを保持する。
書込むべき初期化データを保持する。
【0019】初期化手段202は、主制御装置100か
ら初期化開始指令を受信した場合に、初期化データ保持
手段201に保持される初期化データを、外部記憶装置
200の全記憶領域に書込むことにより、記憶内容を初
期化する。
ら初期化開始指令を受信した場合に、初期化データ保持
手段201に保持される初期化データを、外部記憶装置
200の全記憶領域に書込むことにより、記憶内容を初
期化する。
【0020】なお初期化データ保持手段201は、予め
定められた初期化データを固定的に保持することが考慮
され、或いは外部から設定された初期化データを保持す
ることが考慮される。
定められた初期化データを固定的に保持することが考慮
され、或いは外部から設定された初期化データを保持す
ることが考慮される。
【0021】従って、外部記憶装置は、主制御装置から
初期化を指示された場合に、予め初期化データ保持手段
に設定されている初期化データを記憶領域内に書込むの
みで初期化処理が完了する為、初期化データをバスを経
由して外部から転送する必要が無くなり、外部記憶装置
の初期化に要する時間が大幅に削減される。
初期化を指示された場合に、予め初期化データ保持手段
に設定されている初期化データを記憶領域内に書込むの
みで初期化処理が完了する為、初期化データをバスを経
由して外部から転送する必要が無くなり、外部記憶装置
の初期化に要する時間が大幅に削減される。
【0022】
【実施例】以下、本発明の一実施例を図面により説明す
る。図2は本発明(請求項2)の一実施例による外部記
憶装置を示す図であり、図3は図2における初期化過程
の一例を示す図であり、図4は本発明の一実施例による
初期化指令を示す図であり、図5は本発明(請求項3)
の一実施例による外部記憶装置を示す図であり、図6は
図5における初期化過程の一例を示す図である。なお、
全図を通じて同一符号は同一対象物を示す。また対象と
する情報処理システムは、図7に示す通りとする。
る。図2は本発明(請求項2)の一実施例による外部記
憶装置を示す図であり、図3は図2における初期化過程
の一例を示す図であり、図4は本発明の一実施例による
初期化指令を示す図であり、図5は本発明(請求項3)
の一実施例による外部記憶装置を示す図であり、図6は
図5における初期化過程の一例を示す図である。なお、
全図を通じて同一符号は同一対象物を示す。また対象と
する情報処理システムは、図7に示す通りとする。
【0023】図2乃至図7においては、図1における主
制御装置100として中央制御装置(CC)1が示さ
れ、また図1における外部記憶装置200として外部記
憶装置(FM)4が示され、また図1におけるバス30
0として入出力バス5が示されており、また図1におけ
る初期化データ保持手段201として、図2においては
固定データ記憶部(CPM)451が外部記憶装置(F
M)4内に設けられ、また図5においては初期化データ
保持部(CPR)453が外部記憶装置(FM)4内に
設けられ、更に図1における初期化手段202として、
図2においては初期化部(CLR)461が外部記憶装
置(FM)4内のプロセッサ(MPU)421に設けら
れ、また図5においては初期化部(CLR)462が外
部記憶装置(FM)4内のプロセッサ(MPU)421
に設けられている。
制御装置100として中央制御装置(CC)1が示さ
れ、また図1における外部記憶装置200として外部記
憶装置(FM)4が示され、また図1におけるバス30
0として入出力バス5が示されており、また図1におけ
る初期化データ保持手段201として、図2においては
固定データ記憶部(CPM)451が外部記憶装置(F
M)4内に設けられ、また図5においては初期化データ
保持部(CPR)453が外部記憶装置(FM)4内に
設けられ、更に図1における初期化手段202として、
図2においては初期化部(CLR)461が外部記憶装
置(FM)4内のプロセッサ(MPU)421に設けら
れ、また図5においては初期化部(CLR)462が外
部記憶装置(FM)4内のプロセッサ(MPU)421
に設けられている。
【0024】なお図2乃至図6においても、外部記憶装
置(FM)4内の外部記憶部(FMU)401は半導体
メモリから構成されており、また外部記憶部(FMU)
401の記憶容量は64キロ語(一語はデータ16ビッ
トおよび誤り訂正符号7ビットから構成される)であ
り、また入出力バス5内のデータバス(DB)は16ビ
ット幅を有するものとする。
置(FM)4内の外部記憶部(FMU)401は半導体
メモリから構成されており、また外部記憶部(FMU)
401の記憶容量は64キロ語(一語はデータ16ビッ
トおよび誤り訂正符号7ビットから構成される)であ
り、また入出力バス5内のデータバス(DB)は16ビ
ット幅を有するものとする。
【0025】最初に、本発明(請求項2)の一実施例
を、図2乃至図4および図7を用いて説明する。図2に
示される固定データ記憶部(CPM)451内には、予
め定められた初期化データ(DI )として、各ビットが
論理“0”に設定された、16ビットから成る固定デー
タ(DF )が、固定的に保持されている。
を、図2乃至図4および図7を用いて説明する。図2に
示される固定データ記憶部(CPM)451内には、予
め定められた初期化データ(DI )として、各ビットが
論理“0”に設定された、16ビットから成る固定デー
タ(DF )が、固定的に保持されている。
【0026】またセレクタ(SEL)452は、通常状
態ではバッファメモリ(BM)402を選択して外部記
憶部(FMU)401のデータ端子Dに接続する如く設
定されている。
態ではバッファメモリ(BM)402を選択して外部記
憶部(FMU)401のデータ端子Dに接続する如く設
定されている。
【0027】図2乃至図4および図7において、外部記
憶装置(FM)4を初期化しようとする中央制御装置
(CC)1は、チャネル制御装置(CHC)3を介して
入出力バス5内のアドレスバス(AB)に、初期化対象
とする外部記憶装置(FM)4、並びに外部記憶装置
(FM)4内のレジスタ群(REG)415内に設けら
れているファイルアドレスレジスタ(FAR)およびワ
ードカウントレジスタ(WCR)を示すアドレスを順次
送出し、またチャネル制御装置(CHC)3を介して入
出力バス5内のデータバス(DB)に、外部記憶部(F
MU)401の先頭の記憶領域を指定するアドレスと、
外部記憶部(FMU)401内の全記憶領域を指定する
語数(64キロ語)とを順次送出することにより、ファ
イルアドレスレジスタ(FAR)に外部記憶部(FM
U)401の先頭の記憶領域を指定するアドレスを蓄積
し、またワードカウントレジスタ(WCR)に外部記憶
部(FMU)401内の全記憶領域を指定する語数(6
4キロ語)を蓄積する等、外部記憶部(FMU)401
内の全記憶領域を初期化するに必要な一切の事前処理を
実行した後、続いてチャネル制御装置(CHC)3を介
して入出力バス5内のアドレスバス(AB)に、初期化
対象とする外部記憶装置(FM)4、並びに外部記憶装
置(FM)4内のレジスタ群(REG)415内に設け
られているコマンドレジスタ(CMR)を示すアドレス
を送出し、またチャネル制御装置(CHC)3を介して
入出力バス5内のデータバス(DB)に、図4に示され
る如き初期化指令を送出することにより、コマンドレジ
スタ(CMR)に初期化指令を蓄積する。
憶装置(FM)4を初期化しようとする中央制御装置
(CC)1は、チャネル制御装置(CHC)3を介して
入出力バス5内のアドレスバス(AB)に、初期化対象
とする外部記憶装置(FM)4、並びに外部記憶装置
(FM)4内のレジスタ群(REG)415内に設けら
れているファイルアドレスレジスタ(FAR)およびワ
ードカウントレジスタ(WCR)を示すアドレスを順次
送出し、またチャネル制御装置(CHC)3を介して入
出力バス5内のデータバス(DB)に、外部記憶部(F
MU)401の先頭の記憶領域を指定するアドレスと、
外部記憶部(FMU)401内の全記憶領域を指定する
語数(64キロ語)とを順次送出することにより、ファ
イルアドレスレジスタ(FAR)に外部記憶部(FM
U)401の先頭の記憶領域を指定するアドレスを蓄積
し、またワードカウントレジスタ(WCR)に外部記憶
部(FMU)401内の全記憶領域を指定する語数(6
4キロ語)を蓄積する等、外部記憶部(FMU)401
内の全記憶領域を初期化するに必要な一切の事前処理を
実行した後、続いてチャネル制御装置(CHC)3を介
して入出力バス5内のアドレスバス(AB)に、初期化
対象とする外部記憶装置(FM)4、並びに外部記憶装
置(FM)4内のレジスタ群(REG)415内に設け
られているコマンドレジスタ(CMR)を示すアドレス
を送出し、またチャネル制御装置(CHC)3を介して
入出力バス5内のデータバス(DB)に、図4に示され
る如き初期化指令を送出することにより、コマンドレジ
スタ(CMR)に初期化指令を蓄積する。
【0028】初期化指令は、図4に示す如く16ビット
b0 乃至b15から構成されており、ビットb8 乃至b14
には初期化を指令する指令コード(CMC)(図4にお
いては“0000010”から構成)が設定され、ビッ
トb15には起動状態(論理“1”)に設定された起動ビ
ット(S)が設定されている。
b0 乃至b15から構成されており、ビットb8 乃至b14
には初期化を指令する指令コード(CMC)(図4にお
いては“0000010”から構成)が設定され、ビッ
トb15には起動状態(論理“1”)に設定された起動ビ
ット(S)が設定されている。
【0029】外部記憶装置(FM)4においては、プロ
セッサ(MPU)421が、レジスタ群(REG)41
5内のコマンドレジスタ(CMR)に蓄積される初期化
指令の、起動ビット(S)が起動状態に設定されている
のを検出し、更に指令コード(CMC)が初期化指令を
示すことを認識すると、初期化部(CLR)461を起
動する。
セッサ(MPU)421が、レジスタ群(REG)41
5内のコマンドレジスタ(CMR)に蓄積される初期化
指令の、起動ビット(S)が起動状態に設定されている
のを検出し、更に指令コード(CMC)が初期化指令を
示すことを認識すると、初期化部(CLR)461を起
動する。
【0030】起動された初期化部(CLR)461は、
内部バス422を経由してセレクタ(SEL)452を
制御し、固定データ記憶部(CPM)451側を選択し
て外部記憶部(FMU)401のデータ端子Dに接続す
る如く切替え設定し、またレジスタ群(REG)415
内のファイルアドレスレジスタ(FAR)をゲートG4
42を介して外部記憶部(FMU)401のアドレス端
子Aに接続させた後、内部バス422およびゲート44
4を経由して外部記憶部(FMU)401を書込み起動
させる。
内部バス422を経由してセレクタ(SEL)452を
制御し、固定データ記憶部(CPM)451側を選択し
て外部記憶部(FMU)401のデータ端子Dに接続す
る如く切替え設定し、またレジスタ群(REG)415
内のファイルアドレスレジスタ(FAR)をゲートG4
42を介して外部記憶部(FMU)401のアドレス端
子Aに接続させた後、内部バス422およびゲート44
4を経由して外部記憶部(FMU)401を書込み起動
させる。
【0031】かかる状態で、誤り訂正部(ECC)40
3は、固定データ記憶部(CPM)451からセレクタ
(SEL)452を介して外部記憶部(FMU)401
のデータ端子Dに入力される固定データ(DF )に対応
する誤り訂正符号(CF )を生成し、外部記憶部(FM
U)401の誤り訂正符号端子Cに入力する。
3は、固定データ記憶部(CPM)451からセレクタ
(SEL)452を介して外部記憶部(FMU)401
のデータ端子Dに入力される固定データ(DF )に対応
する誤り訂正符号(CF )を生成し、外部記憶部(FM
U)401の誤り訂正符号端子Cに入力する。
【0032】その結果、外部記憶部(FMU)401の
先頭記憶領域には、固定データ記憶部(CPM)451
からセレクタ(SEL)452を介して外部記憶部(F
MU)401のデータ端子Dに入力される固定データ
(DF )に、誤り訂正部(ECC)403が生成する誤
り訂正符号(CF )が付加されて書込まれる。
先頭記憶領域には、固定データ記憶部(CPM)451
からセレクタ(SEL)452を介して外部記憶部(F
MU)401のデータ端子Dに入力される固定データ
(DF )に、誤り訂正部(ECC)403が生成する誤
り訂正符号(CF )が付加されて書込まれる。
【0033】外部記憶部(FMU)401の先頭記憶領
域に対する固定データ(DF )および誤り訂正符号(C
F )の書込みが終了すると、初期化部(CLR)461
はダイレクトメモリアクセス制御部(DMC)406を
制御し、ファイルアドレスレジスタ(FAR)内のアド
レスを一歩進させると共に、ワードカウントレジスタ
(WCR)内の語数から一語を減算させた後、再び外部
記憶部(FMU)401を書込み起動させると、外部記
憶部(FMU)401の第二記憶領域には、前述と同様
に、固定データ記憶部(CPM)451からセレクタ
(SEL)452を介して外部記憶部(FMU)401
のデータ端子Dに入力される固定データ(D F )に、誤
り訂正部(ECC)403が生成する誤り訂正符号(C
F )が付加されて書込まれる。
域に対する固定データ(DF )および誤り訂正符号(C
F )の書込みが終了すると、初期化部(CLR)461
はダイレクトメモリアクセス制御部(DMC)406を
制御し、ファイルアドレスレジスタ(FAR)内のアド
レスを一歩進させると共に、ワードカウントレジスタ
(WCR)内の語数から一語を減算させた後、再び外部
記憶部(FMU)401を書込み起動させると、外部記
憶部(FMU)401の第二記憶領域には、前述と同様
に、固定データ記憶部(CPM)451からセレクタ
(SEL)452を介して外部記憶部(FMU)401
のデータ端子Dに入力される固定データ(D F )に、誤
り訂正部(ECC)403が生成する誤り訂正符号(C
F )が付加されて書込まれる。
【0034】以後初期化部(CLR)461は、ファイ
ルアドレスレジスタ(FAR)内のアドレスが外部記憶
部(FMU)401の最終記憶領域を示し、ワードカウ
ントレジスタ(WCR)内の語数が零となる迄、前述と
同様の処理を実行することにより、外部記憶部(FM
U)401の全記憶領域に、固定データ記憶部(CP
M)451に保持されている固定データ(DF )と、誤
り訂正部(ECC)403が生成する誤り訂正符号(C
F )とを書込む。
ルアドレスレジスタ(FAR)内のアドレスが外部記憶
部(FMU)401の最終記憶領域を示し、ワードカウ
ントレジスタ(WCR)内の語数が零となる迄、前述と
同様の処理を実行することにより、外部記憶部(FM
U)401の全記憶領域に、固定データ記憶部(CP
M)451に保持されている固定データ(DF )と、誤
り訂正部(ECC)403が生成する誤り訂正符号(C
F )とを書込む。
【0035】初期化部(CLR)461は、外部記憶部
(FMU)401の全記憶領域に固定データ(DF )お
よび誤り訂正符号(CF )を書込むことにより、外部記
憶装置(FM)4の初期化を終了すると、レジスタ群
(REG)415内のデバイスステータスレジスタ(D
SR)に、初期化終了報告を蓄積する。
(FMU)401の全記憶領域に固定データ(DF )お
よび誤り訂正符号(CF )を書込むことにより、外部記
憶装置(FM)4の初期化を終了すると、レジスタ群
(REG)415内のデバイスステータスレジスタ(D
SR)に、初期化終了報告を蓄積する。
【0036】デバイスステータスレジスタ(DSR)に
蓄積された初期化終了報告は、公知の手順で、入出力バ
ス5およびチャネル制御装置(CHC)3を経由して中
央制御装置(CC)1に転送される。
蓄積された初期化終了報告は、公知の手順で、入出力バ
ス5およびチャネル制御装置(CHC)3を経由して中
央制御装置(CC)1に転送される。
【0037】中央制御装置(CC)1は、外部記憶装置
(FM)4から転送された初期化終了報告を受信するこ
とにより、初期化指令に基づく外部記憶装置(FM)4
の初期化が終了したことを認識する。
(FM)4から転送された初期化終了報告を受信するこ
とにより、初期化指令に基づく外部記憶装置(FM)4
の初期化が終了したことを認識する。
【0038】以上の説明から明らかな如く、本実施例に
よれば、外部記憶装置(FM)4を初期化しようとする
中央制御装置(CC)1が、外部記憶装置(FM)4内
のコマンドレジスタ(CMR)に初期化指令を蓄積する
と、外部記憶装置(FM)4内の初期化部(CLR)4
61が、主記憶装置(MM)2からチャネル制御装置
(CHC)3および入出力バス5を経由して初期化デー
タを一語宛転送されること無く、固定データ記憶部(C
PM)451に固定的に保持されている固定データ(D
F )と、誤り訂正部(ECC)403が固定データ(D
F )に対応して生成する誤り訂正符号(CF )とを外部
記憶部(FMU)401の全記憶領域に順次書込むこと
により初期化処理を実行する為、外部記憶部(FMU)
401内の全記憶領域に相当する語数(64キロ語)の
初期化データを、主記憶装置(MM)2からチャネル制
御装置(CHC)3および入出力バス5を経由して転送
される時間が短縮可能となる。
よれば、外部記憶装置(FM)4を初期化しようとする
中央制御装置(CC)1が、外部記憶装置(FM)4内
のコマンドレジスタ(CMR)に初期化指令を蓄積する
と、外部記憶装置(FM)4内の初期化部(CLR)4
61が、主記憶装置(MM)2からチャネル制御装置
(CHC)3および入出力バス5を経由して初期化デー
タを一語宛転送されること無く、固定データ記憶部(C
PM)451に固定的に保持されている固定データ(D
F )と、誤り訂正部(ECC)403が固定データ(D
F )に対応して生成する誤り訂正符号(CF )とを外部
記憶部(FMU)401の全記憶領域に順次書込むこと
により初期化処理を実行する為、外部記憶部(FMU)
401内の全記憶領域に相当する語数(64キロ語)の
初期化データを、主記憶装置(MM)2からチャネル制
御装置(CHC)3および入出力バス5を経由して転送
される時間が短縮可能となる。
【0039】次に、本発明(請求項3)の一実施例を、
図4乃至図7を用いて説明する。図5においてもセレク
タ(SEL)452は、通常状態ではバッファメモリ
(BM)402を選択して外部記憶部(FMU)401
のデータ端子Dに接続する如く設定されている。
図4乃至図7を用いて説明する。図5においてもセレク
タ(SEL)452は、通常状態ではバッファメモリ
(BM)402を選択して外部記憶部(FMU)401
のデータ端子Dに接続する如く設定されている。
【0040】図4乃至図7において、外部記憶装置(F
M)4を初期化しようとする中央制御装置(CC)1
は、チャネル制御装置(CHC)3を介して入出力バス
5内のアドレスバス(AB)に、初期化対象とする外部
記憶装置(FM)4、並びに外部記憶装置(FM)4内
のレジスタ群(REG)415内に設けられているライ
トパターンレジスタ(WPR)を示すアドレスを送出
し、またチャネル制御装置(CHC)3を介して入出力
バス5内のデータバス(DB)に、外部記憶部(FM
U)401の記憶領域を初期化する為に定められている
初期化データ(DI )(例えば各ビットが論理“0”に
設定された、16ビットから成るデータ)を送出するこ
とにより、ライトパターンレジスタ(WPR)に初期化
データ(DI )を蓄積し、続いて前述と同様に、チャネ
ル制御装置(CHC)3を介して入出力バス5内のアド
レスバス(AB)に、初期化対象とする外部記憶装置
(FM)4、並びに外部記憶装置(FM)4内のレジス
タ群(REG)415内に設けられているファイルアド
レスレジスタ(FAR)およびワードカウントレジスタ
(WCR)を示すアドレスを順次送出し、またチャネル
制御装置(CHC)3を介して入出力バス5内のデータ
バス(DB)に、外部記憶部(FMU)401の先頭の
記憶領域を指定するアドレスと、外部記憶部(FMU)
401内の全記憶領域を指定する語数(64キロ語)と
を順次送出することにより、ファイルアドレスレジスタ
(FAR)に外部記憶部(FMU)401の先頭の記憶
領域を指定するアドレスを蓄積し、またワードカウント
レジスタ(WCR)に外部記憶部(FMU)401内の
全記憶領域を指定する語数(64キロ語)を蓄積する
等、外部記憶部(FMU)401内の全記憶領域を初期
化するに必要な一切の事前処理を実行した後、続いてチ
ャネル制御装置(CHC)3および入出力バス5内のア
ドレスバス(AB)に、初期化対象とする外部記憶装置
(FM)4、並びに外部記憶装置(FM)4内のレジス
タ群(REG)415内に設けられているコマンドレジ
スタ(CMR)を示すアドレスを送出し、またチャネル
制御装置(CHC)3を介して入出力バス5内のデータ
バス(DB)に、図4に示される如き初期化指令を送出
することにより、コマンドレジスタ(CMR)に初期化
指令を蓄積する。
M)4を初期化しようとする中央制御装置(CC)1
は、チャネル制御装置(CHC)3を介して入出力バス
5内のアドレスバス(AB)に、初期化対象とする外部
記憶装置(FM)4、並びに外部記憶装置(FM)4内
のレジスタ群(REG)415内に設けられているライ
トパターンレジスタ(WPR)を示すアドレスを送出
し、またチャネル制御装置(CHC)3を介して入出力
バス5内のデータバス(DB)に、外部記憶部(FM
U)401の記憶領域を初期化する為に定められている
初期化データ(DI )(例えば各ビットが論理“0”に
設定された、16ビットから成るデータ)を送出するこ
とにより、ライトパターンレジスタ(WPR)に初期化
データ(DI )を蓄積し、続いて前述と同様に、チャネ
ル制御装置(CHC)3を介して入出力バス5内のアド
レスバス(AB)に、初期化対象とする外部記憶装置
(FM)4、並びに外部記憶装置(FM)4内のレジス
タ群(REG)415内に設けられているファイルアド
レスレジスタ(FAR)およびワードカウントレジスタ
(WCR)を示すアドレスを順次送出し、またチャネル
制御装置(CHC)3を介して入出力バス5内のデータ
バス(DB)に、外部記憶部(FMU)401の先頭の
記憶領域を指定するアドレスと、外部記憶部(FMU)
401内の全記憶領域を指定する語数(64キロ語)と
を順次送出することにより、ファイルアドレスレジスタ
(FAR)に外部記憶部(FMU)401の先頭の記憶
領域を指定するアドレスを蓄積し、またワードカウント
レジスタ(WCR)に外部記憶部(FMU)401内の
全記憶領域を指定する語数(64キロ語)を蓄積する
等、外部記憶部(FMU)401内の全記憶領域を初期
化するに必要な一切の事前処理を実行した後、続いてチ
ャネル制御装置(CHC)3および入出力バス5内のア
ドレスバス(AB)に、初期化対象とする外部記憶装置
(FM)4、並びに外部記憶装置(FM)4内のレジス
タ群(REG)415内に設けられているコマンドレジ
スタ(CMR)を示すアドレスを送出し、またチャネル
制御装置(CHC)3を介して入出力バス5内のデータ
バス(DB)に、図4に示される如き初期化指令を送出
することにより、コマンドレジスタ(CMR)に初期化
指令を蓄積する。
【0041】外部記憶装置(FM)4においては、プロ
セッサ(MPU)421が、レジスタ群(REG)41
5内のコマンドレジスタ(CMR)に蓄積される初期化
指令の、起動ビット(S)が起動状態に設定されている
のを検出し、更に指令コード(CMC)が初期化指令を
示すことを認識すると、前述と同様に初期化部(CL
R)462を起動する。
セッサ(MPU)421が、レジスタ群(REG)41
5内のコマンドレジスタ(CMR)に蓄積される初期化
指令の、起動ビット(S)が起動状態に設定されている
のを検出し、更に指令コード(CMC)が初期化指令を
示すことを認識すると、前述と同様に初期化部(CL
R)462を起動する。
【0042】起動された初期化部(CLR)462は、
レジスタ群(REG)415内のライトパターンレジス
タ(WPR)に蓄積されている初期化データ(DI )を
抽出し、内部バス422を経由して初期化データ保持部
(CPR)453に蓄積した後、前述と同様に、内部バ
ス422を経由してセレクタ(SEL)452を制御
し、初期化データ保持部(CPR)453側を選択して
外部記憶部(FMU)401のデータ端子Dに接続する
如く切替え設定し、またレジスタ群(REG)415内
のファイルアドレスレジスタ(FAR)をゲートG44
2を介して外部記憶部(FMU)401のアドレス端子
Aに接続させた後、内部バス422およびゲート444
を経由して外部記憶部(FMU)401を書込み起動さ
せる。
レジスタ群(REG)415内のライトパターンレジス
タ(WPR)に蓄積されている初期化データ(DI )を
抽出し、内部バス422を経由して初期化データ保持部
(CPR)453に蓄積した後、前述と同様に、内部バ
ス422を経由してセレクタ(SEL)452を制御
し、初期化データ保持部(CPR)453側を選択して
外部記憶部(FMU)401のデータ端子Dに接続する
如く切替え設定し、またレジスタ群(REG)415内
のファイルアドレスレジスタ(FAR)をゲートG44
2を介して外部記憶部(FMU)401のアドレス端子
Aに接続させた後、内部バス422およびゲート444
を経由して外部記憶部(FMU)401を書込み起動さ
せる。
【0043】かかる状態で、誤り訂正部(ECC)40
3は、初期化データ保持部(CPR)453からセレク
タ(SEL)452を介して外部記憶部(FMU)40
1のデータ端子Dに入力される初期化データ(DI )に
対応する誤り訂正符号(CI)を生成し、外部記憶部
(FMU)401の誤り訂正符号端子Cに入力する。
3は、初期化データ保持部(CPR)453からセレク
タ(SEL)452を介して外部記憶部(FMU)40
1のデータ端子Dに入力される初期化データ(DI )に
対応する誤り訂正符号(CI)を生成し、外部記憶部
(FMU)401の誤り訂正符号端子Cに入力する。
【0044】その結果、外部記憶部(FMU)401の
先頭記憶領域には、初期化データ保持部(CPR)45
3からセレクタ(SEL)452を介して外部記憶部
(FMU)401のデータ端子Dに入力される初期化デ
ータ(DI )に、誤り訂正部(ECC)403が生成す
る誤り訂正符号(CI )が付加されて書込まれる。
先頭記憶領域には、初期化データ保持部(CPR)45
3からセレクタ(SEL)452を介して外部記憶部
(FMU)401のデータ端子Dに入力される初期化デ
ータ(DI )に、誤り訂正部(ECC)403が生成す
る誤り訂正符号(CI )が付加されて書込まれる。
【0045】外部記憶部(FMU)401の先頭記憶領
域に対する初期化データ(DI )および誤り訂正符号
(CI )の書込みが終了すると、初期化部(CLR)4
62はダイレクトメモリアクセス制御部(DMC)40
6を制御し、ファイルアドレスレジスタ(FAR)内の
アドレスを一歩進させると共に、ワードカウントレジス
タ(WCR)内の語数から一語を減算させた後、再び外
部記憶部(FMU)401を書込み起動させると、外部
記憶部(FMU)401の第二記憶領域には、前述と同
様に、固定データ記憶部(CPM)451からセレクタ
(SEL)452を介して外部記憶部(FMU)401
のデータ端子Dに入力される初期化データ(DI )に、
誤り訂正部(ECC)403が生成する誤り訂正符号
(CI )が付加されて書込まれる。
域に対する初期化データ(DI )および誤り訂正符号
(CI )の書込みが終了すると、初期化部(CLR)4
62はダイレクトメモリアクセス制御部(DMC)40
6を制御し、ファイルアドレスレジスタ(FAR)内の
アドレスを一歩進させると共に、ワードカウントレジス
タ(WCR)内の語数から一語を減算させた後、再び外
部記憶部(FMU)401を書込み起動させると、外部
記憶部(FMU)401の第二記憶領域には、前述と同
様に、固定データ記憶部(CPM)451からセレクタ
(SEL)452を介して外部記憶部(FMU)401
のデータ端子Dに入力される初期化データ(DI )に、
誤り訂正部(ECC)403が生成する誤り訂正符号
(CI )が付加されて書込まれる。
【0046】以後初期化部(CLR)462は、ファイ
ルアドレスレジスタ(FAR)内のアドレスが外部記憶
部(FMU)401の最終記憶領域を示し、ワードカウ
ントレジスタ(WCR)内の語数が零となる迄、前述と
同様の処理を実行することにより、外部記憶部(FM
U)401の全記憶領域に、初期化データ保持部(CP
R)453に蓄積されている初期化データ(DI )と、
誤り訂正部(ECC)403が生成する誤り訂正符号
(CI )とを書込む。
ルアドレスレジスタ(FAR)内のアドレスが外部記憶
部(FMU)401の最終記憶領域を示し、ワードカウ
ントレジスタ(WCR)内の語数が零となる迄、前述と
同様の処理を実行することにより、外部記憶部(FM
U)401の全記憶領域に、初期化データ保持部(CP
R)453に蓄積されている初期化データ(DI )と、
誤り訂正部(ECC)403が生成する誤り訂正符号
(CI )とを書込む。
【0047】初期化部(CLR)462は、外部記憶部
(FMU)401の全記憶領域に初期化データ(DI )
および誤り訂正符号(CI )を書込むことにより、外部
記憶装置(FM)4の初期化を終了すると、レジスタ群
(REG)415内のデバイスステータスレジスタ(D
SR)に、初期化終了報告を蓄積する。
(FMU)401の全記憶領域に初期化データ(DI )
および誤り訂正符号(CI )を書込むことにより、外部
記憶装置(FM)4の初期化を終了すると、レジスタ群
(REG)415内のデバイスステータスレジスタ(D
SR)に、初期化終了報告を蓄積する。
【0048】デバイスステータスレジスタ(DSR)に
蓄積された初期化終了報告は、公知の手順で、入出力バ
ス5およびチャネル制御装置(CHC)3を経由して中
央制御装置(CC)1に転送される。
蓄積された初期化終了報告は、公知の手順で、入出力バ
ス5およびチャネル制御装置(CHC)3を経由して中
央制御装置(CC)1に転送される。
【0049】中央制御装置(CC)1は、外部記憶装置
(FM)4から転送された初期化終了報告を受信するこ
とにより、初期化指令に基づく外部記憶装置(FM)4
の初期化が終了したことを認識する。
(FM)4から転送された初期化終了報告を受信するこ
とにより、初期化指令に基づく外部記憶装置(FM)4
の初期化が終了したことを認識する。
【0050】以上の説明から明らかな如く、本実施例に
よれば、外部記憶装置(FM)4を初期化しようとする
中央制御装置(CC)1が、外部記憶装置(FM)4内
のライトパターンレジスタ(WPR)に初期化データ
(DI )を蓄積した後、外部記憶装置(FM)4内のコ
マンドレジスタ(CMR)に初期化指令を蓄積すると、
外部記憶装置(FM)4内の初期化部(CLR)462
が、主記憶装置(MM)2からチャネル制御装置(CH
C)3および入出力バス5を経由して初期化データを一
語宛転送されること無く、初期化データ保持部(CP
R)453に保持されている初期化データ(DI )と、
誤り訂正部(ECC)403が初期化データ(DI )に
対応して生成する誤り訂正符号(CI )とを、外部記憶
部(FMU)401の全記憶領域に順次書込むことによ
り、初期化処理を実行する為、外部記憶部(FMU)4
01内の全記憶領域に相当する語数(64キロ語)の初
期化データを、主記憶装置(MM)2からチャネル制御
装置(CHC)3および入出力バス5を経由して転送さ
れる時間が短縮可能となる。然も中央制御装置(CC)
1は、所要の初期化データ(DI )を初期化データ保持
部(CPR)453に蓄積可能となる為、固定データ
(DF )に限定される図2および図3に示される実施例
に比し、初期化データ(DI )の自由度が増加する。
よれば、外部記憶装置(FM)4を初期化しようとする
中央制御装置(CC)1が、外部記憶装置(FM)4内
のライトパターンレジスタ(WPR)に初期化データ
(DI )を蓄積した後、外部記憶装置(FM)4内のコ
マンドレジスタ(CMR)に初期化指令を蓄積すると、
外部記憶装置(FM)4内の初期化部(CLR)462
が、主記憶装置(MM)2からチャネル制御装置(CH
C)3および入出力バス5を経由して初期化データを一
語宛転送されること無く、初期化データ保持部(CP
R)453に保持されている初期化データ(DI )と、
誤り訂正部(ECC)403が初期化データ(DI )に
対応して生成する誤り訂正符号(CI )とを、外部記憶
部(FMU)401の全記憶領域に順次書込むことによ
り、初期化処理を実行する為、外部記憶部(FMU)4
01内の全記憶領域に相当する語数(64キロ語)の初
期化データを、主記憶装置(MM)2からチャネル制御
装置(CHC)3および入出力バス5を経由して転送さ
れる時間が短縮可能となる。然も中央制御装置(CC)
1は、所要の初期化データ(DI )を初期化データ保持
部(CPR)453に蓄積可能となる為、固定データ
(DF )に限定される図2および図3に示される実施例
に比し、初期化データ(DI )の自由度が増加する。
【0051】なお、図2乃至図7はあく迄本発明の一実
施例に過ぎず、例えば固定データ(DF )および初期化
データ(DI )は例示される全ビット論理“0”に設定
されたものに限定されることは無く、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変わらな
い。また初期化データ保持部(CPR)453に蓄積さ
れる初期化データ(DI )は、中央制御装置(CC)1
から入力されるものに限定されることは無く、外部から
入力される等、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。また固定データ
(DF )または初期化データ(DI )の外部記憶部(F
MU)401への書込みアドレスはファイルアドレスレ
ジスタ(FAR)から供給するものに限定されることは
無く、リフレッシュ部(REF)441から供給する
等、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。また本発明の対象となる外部
記憶装置(200)の構成は図示されるものに限定され
ることは無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。更に本発明の対象
となる情報処理システムは、図示されるものに限定され
ぬことは言う迄も無い。
施例に過ぎず、例えば固定データ(DF )および初期化
データ(DI )は例示される全ビット論理“0”に設定
されたものに限定されることは無く、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変わらな
い。また初期化データ保持部(CPR)453に蓄積さ
れる初期化データ(DI )は、中央制御装置(CC)1
から入力されるものに限定されることは無く、外部から
入力される等、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。また固定データ
(DF )または初期化データ(DI )の外部記憶部(F
MU)401への書込みアドレスはファイルアドレスレ
ジスタ(FAR)から供給するものに限定されることは
無く、リフレッシュ部(REF)441から供給する
等、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。また本発明の対象となる外部
記憶装置(200)の構成は図示されるものに限定され
ることは無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。更に本発明の対象
となる情報処理システムは、図示されるものに限定され
ぬことは言う迄も無い。
【0052】
【発明の効果】以上、本発明によれば、前記情報処理シ
ステムにおいて、外部記憶装置は、主制御装置から初期
化を指示された場合に、予め初期化データ保持手段に設
定されている初期化データを記憶領域内に書込むのみで
初期化処理が完了する為、初期化データをバスを経由し
て外部から転送する必要が無くなり、外部記憶装置の初
期化に要する時間が大幅に削減される。
ステムにおいて、外部記憶装置は、主制御装置から初期
化を指示された場合に、予め初期化データ保持手段に設
定されている初期化データを記憶領域内に書込むのみで
初期化処理が完了する為、初期化データをバスを経由し
て外部から転送する必要が無くなり、外部記憶装置の初
期化に要する時間が大幅に削減される。
【図1】 本発明の原理を示す図
【図2】 本発明(請求項2)の一実施例による外部記
憶装置を示す図
憶装置を示す図
【図3】 図2における初期化過程の一例を示す図
【図4】 本発明の一実施例による初期化指令を示す図
【図5】 本発明(請求項3)の一実施例による外部記
憶装置を示す図
憶装置を示す図
【図6】 図5における初期化過程の一例を示す図
【図7】 本発明の対象となる情報処理システムの一例
を示す図
を示す図
【図8】 従来ある外部記憶装置の一例を示す図
【図9】 従来ある初期化過程の一例を示す図
1 中央制御装置(CC) 2 主記憶装置(MM) 3 チャネル制御装置(CHC) 4、200 外部記憶装置(FM) 5 入出力バス 100 主制御装置 201 初期化データ保持手段 202 初期化手段 300 バス 401 外部記憶部(FMU) 402 バッファメモリ(BM) 403 誤り訂正部(ECC) 404、405、407、416、417、418、4
42、443、444ゲート 406 ダイレクトメモリアクセス制御部(DMC) 411 入出力装置アドレス保持部(IOA) 412 照合部(MCH) 413 プログラムモード制御部(PMC) 414、423 デコーダ(DCR) 415 レジスタ群(REG) 421 プロセッサ(MPU) 422 内部バス 424 読出専用メモリ(ROM) 425 書込読出メモリ(RAM) 426 割込制御部(IRC) 431 クロック発生部(CKG) 441 リフレッシュ部(REF) 451 固定データ記憶部(CPM) 452 セレクタ(SEL) 453 初期化データ保持部(CPR) 461、462 初期化部(CLR)
42、443、444ゲート 406 ダイレクトメモリアクセス制御部(DMC) 411 入出力装置アドレス保持部(IOA) 412 照合部(MCH) 413 プログラムモード制御部(PMC) 414、423 デコーダ(DCR) 415 レジスタ群(REG) 421 プロセッサ(MPU) 422 内部バス 424 読出専用メモリ(ROM) 425 書込読出メモリ(RAM) 426 割込制御部(IRC) 431 クロック発生部(CKG) 441 リフレッシュ部(REF) 451 固定データ記憶部(CPM) 452 セレクタ(SEL) 453 初期化データ保持部(CPR) 461、462 初期化部(CLR)
Claims (3)
- 【請求項1】 主制御装置(100)とバス(300)
を経由して接続され、システム立上げ時に記憶内容を初
期化する必要のある外部記憶装置(200)を具備する
情報処理システムにおいて、 前記外部記憶装置(200)に、前記初期化の際に書込
むべき初期化データを保持する初期化データ保持手段
(201)と、 前記主制御装置(100)から初期化開始指令を受信し
た場合に、前記初期化データ保持手段(201)に保持
される前記初期化データを、前記外部記憶装置(20
0)の全記憶領域に書込むことにより、前記記憶内容を
初期化する初期化手段(202)とを設けることを特徴
とする外部記憶装置初期化方式。 - 【請求項2】 前記初期化データ保持手段(201)
は、予め定められた初期化データを固定的に保持するこ
とを特徴とする請求項1記載の外部記憶装置初期化方
式。 - 【請求項3】 前記初期化データ保持手段(201)
は、外部から設定された初期化データを保持することを
特徴とする請求項1記載の外部記憶装置初期化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4030275A JPH05233100A (ja) | 1992-02-18 | 1992-02-18 | 外部記憶装置初期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4030275A JPH05233100A (ja) | 1992-02-18 | 1992-02-18 | 外部記憶装置初期化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233100A true JPH05233100A (ja) | 1993-09-10 |
Family
ID=12299163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4030275A Withdrawn JPH05233100A (ja) | 1992-02-18 | 1992-02-18 | 外部記憶装置初期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233100A (ja) |
-
1992
- 1992-02-18 JP JP4030275A patent/JPH05233100A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0934740A (ja) | 外部記憶装置およびそのメモリアクセス制御方法 | |
| JPS6138507B2 (ja) | ||
| US7000846B2 (en) | Semiconductor memory device | |
| US6687763B2 (en) | ATAPI command receiving method | |
| EP0055623B1 (en) | Direct memory-access mode for a high-speed memory system | |
| JPH11191297A (ja) | 不揮発性メモリを用いた高速書換可能な記憶装置および該記憶装置のデータ書換方法 | |
| JPH0476681A (ja) | マイクロコンピュータ | |
| JPH05233100A (ja) | 外部記憶装置初期化方式 | |
| JPH0572634B2 (ja) | ||
| JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
| JPH04277850A (ja) | ディスクリプタ制御方式 | |
| JP4988982B2 (ja) | マイクロコンピュータの制御方法 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2002008382A (ja) | メモリの書き込み装置 | |
| JP2000306389A (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
| JPH0240760A (ja) | 情報処理装置 | |
| US5694584A (en) | Information processing system capable of quickly processing a parameter and a command necessary for drawing processing | |
| JP3329155B2 (ja) | 情報処理装置 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPH07248927A (ja) | 入出力エミュレーション回路およびデータチェック回路 | |
| JPH052529A (ja) | フラツシユ・メモリのアクセス方法及びその回路 | |
| JP2691031B2 (ja) | メモリ制御装置 | |
| JPS60142450A (ja) | 記憶システム | |
| JPH0415730A (ja) | シーケンスコントローラ | |
| JPH06110824A (ja) | バスブリッジ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |