JP3329155B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP3329155B2 JP3329155B2 JP23819995A JP23819995A JP3329155B2 JP 3329155 B2 JP3329155 B2 JP 3329155B2 JP 23819995 A JP23819995 A JP 23819995A JP 23819995 A JP23819995 A JP 23819995A JP 3329155 B2 JP3329155 B2 JP 3329155B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- correction
- read
- storage device
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、データの訂正機能を備
えた情報処理装置に関するものである。更に詳しくは、
主記憶装置に書き込まれたデータの誤り検査をプログラ
ムで容易に行えるための改良を施した情報処理装置に関
するものである。
えた情報処理装置に関するものである。更に詳しくは、
主記憶装置に書き込まれたデータの誤り検査をプログラ
ムで容易に行えるための改良を施した情報処理装置に関
するものである。
【0002】
【従来の技術】データの訂正機能を備えた情報処理装置
では、主記憶装置にデータを書き込むときに誤り訂正コ
ードを付加し、検査を行いたい番地のデータを主記憶装
置から読み出し、読み出したデータに誤りがあるときは
誤り訂正コードを用いて訂正し、訂正データとこの訂正
データから生成した誤り訂正コードとを再び主記憶装置
の同じ番地に書き込むことにより誤りの訂正が完了す
る。従来におけるデータの訂正機能を備えた情報処理装
置では、上述した誤り訂正を行う一連のサイクルを2つ
の命令で行うことしかできない。このため、誤り訂正サ
イクルの間に他のサイクルが割り込むと、データの不整
合が発生することがある。これを避けるには、高レベル
の割り込みマスクをかける必要がある。この場合、プロ
グラム構造が複雑になるとともに、システムのパフォー
マンスを低下させることがある。
では、主記憶装置にデータを書き込むときに誤り訂正コ
ードを付加し、検査を行いたい番地のデータを主記憶装
置から読み出し、読み出したデータに誤りがあるときは
誤り訂正コードを用いて訂正し、訂正データとこの訂正
データから生成した誤り訂正コードとを再び主記憶装置
の同じ番地に書き込むことにより誤りの訂正が完了す
る。従来におけるデータの訂正機能を備えた情報処理装
置では、上述した誤り訂正を行う一連のサイクルを2つ
の命令で行うことしかできない。このため、誤り訂正サ
イクルの間に他のサイクルが割り込むと、データの不整
合が発生することがある。これを避けるには、高レベル
の割り込みマスクをかける必要がある。この場合、プロ
グラム構造が複雑になるとともに、システムのパフォー
マンスを低下させることがある。
【0003】
【発明が解決しようとする課題】本発明は上述した問題
点を解決するためになされたものであり、プログラムで
主記憶装置に書き込まれたデータの誤り検査をする場合
に、読み出し、訂正、書き込みという一連の動作を1回
の命令サイクルで実行することにより、誤り訂正を行っ
ている最中に発生した予期せぬ割り込みによるデータの
不整合を防止できる情報処理装置を実現することを目的
とする。
点を解決するためになされたものであり、プログラムで
主記憶装置に書き込まれたデータの誤り検査をする場合
に、読み出し、訂正、書き込みという一連の動作を1回
の命令サイクルで実行することにより、誤り訂正を行っ
ている最中に発生した予期せぬ割り込みによるデータの
不整合を防止できる情報処理装置を実現することを目的
とする。
【0004】
【課題を解決するための手段】本発明は、主記憶装置に
データを書き込むときに誤り訂正コードを付加し、主記
憶装置からデータを読み出したときに前記誤り訂正コー
ドを用いてデータの誤りを訂正し、訂正データを再び主
記憶装置に書き込む誤り訂正機能を備えた情報処理装置
において、主記憶装置内に設けられた記憶手段と、デー
タの訂正を実行する主記憶装置の領域を示す訂正領域設
定値を保持し、保持した訂正領域設定値を送出する訂正
領域設定手段と、CPUから主記憶装置への読み込み要
求を受けたとき、読み込み要求された領域を前記訂正領
域設定手段が送出した訂正領域設定値と比較し、比較結
果が一致しているときは、1回の読み込み要求に対し
て、読み込み要求された領域からのデータの読み込みを
実行した後、該データの訂正及び訂正データの書込み動
作を実行し、比較結果が一致しないときは、通常の読み
込み動作のみを実行し、またこれら一連の動作と同期し
て現在の動作が読み込みであれば読み込み動作中を示
し、書き込みであれば書き込み動作中を示す動作指示信
号を出力するデータ読み書き手段と、前記動作指示信号
が読み込み動作中を示しているときは、前記記憶手段か
ら読み出したデータと誤り訂正コードを用いて訂正デー
タを生成してCPUへ送出し、動作指示信号が書き込み
動作中を示しているときは、動作指示信号が書き込み動
作中に変化した瞬間に訂正データを内部で一時的に保持
し、保持した訂正データをCPUに送出すると同時に記
憶手段にも送出する誤り訂正手段と、を具備したことを
特徴とする情報処理装置である。
データを書き込むときに誤り訂正コードを付加し、主記
憶装置からデータを読み出したときに前記誤り訂正コー
ドを用いてデータの誤りを訂正し、訂正データを再び主
記憶装置に書き込む誤り訂正機能を備えた情報処理装置
において、主記憶装置内に設けられた記憶手段と、デー
タの訂正を実行する主記憶装置の領域を示す訂正領域設
定値を保持し、保持した訂正領域設定値を送出する訂正
領域設定手段と、CPUから主記憶装置への読み込み要
求を受けたとき、読み込み要求された領域を前記訂正領
域設定手段が送出した訂正領域設定値と比較し、比較結
果が一致しているときは、1回の読み込み要求に対し
て、読み込み要求された領域からのデータの読み込みを
実行した後、該データの訂正及び訂正データの書込み動
作を実行し、比較結果が一致しないときは、通常の読み
込み動作のみを実行し、またこれら一連の動作と同期し
て現在の動作が読み込みであれば読み込み動作中を示
し、書き込みであれば書き込み動作中を示す動作指示信
号を出力するデータ読み書き手段と、前記動作指示信号
が読み込み動作中を示しているときは、前記記憶手段か
ら読み出したデータと誤り訂正コードを用いて訂正デー
タを生成してCPUへ送出し、動作指示信号が書き込み
動作中を示しているときは、動作指示信号が書き込み動
作中に変化した瞬間に訂正データを内部で一時的に保持
し、保持した訂正データをCPUに送出すると同時に記
憶手段にも送出する誤り訂正手段と、を具備したことを
特徴とする情報処理装置である。
【0005】
【作用】このような本発明では、訂正領域設定手段は、
訂正領域設定値を保持し送出する。データ読み書き手段
は、CPUから主記憶装置への読み込み要求を受けたと
き、読み込み要求された領域を訂正領域設定値と比較す
る。比較結果が一致しているときは、1回の読み込み要
求に対して、読み込み要求された領域からのデータの読
み込みを実行した後、該データの訂正及び訂正データの
書込み動作を実行する。比較結果が一致しないときは、
通常の読み込み動作のみを実行する。誤り訂正手段は、
データ読み書き手段が読み込み動作中のときは、記憶手
段から読み出したデータと誤り訂正コードを用いて訂正
データを生成してCPUへ送出し、書き込み動作中のと
きは、書き込み動作に変化した瞬間に訂正データを内部
で一時的に保持し、保持した訂正データをCPUに送出
すると同時に記憶手段にも送出する。
訂正領域設定値を保持し送出する。データ読み書き手段
は、CPUから主記憶装置への読み込み要求を受けたと
き、読み込み要求された領域を訂正領域設定値と比較す
る。比較結果が一致しているときは、1回の読み込み要
求に対して、読み込み要求された領域からのデータの読
み込みを実行した後、該データの訂正及び訂正データの
書込み動作を実行する。比較結果が一致しないときは、
通常の読み込み動作のみを実行する。誤り訂正手段は、
データ読み書き手段が読み込み動作中のときは、記憶手
段から読み出したデータと誤り訂正コードを用いて訂正
データを生成してCPUへ送出し、書き込み動作中のと
きは、書き込み動作に変化した瞬間に訂正データを内部
で一時的に保持し、保持した訂正データをCPUに送出
すると同時に記憶手段にも送出する。
【0006】
【発明の実施の形態】以下、図面を用いて本発明を説明
する。
する。
【実施例】図1は本発明の一実施例を示した構成図であ
る。図1において、1は主記憶装置、2はCPU(中央
処理装置)である。主記憶装置1で、11は記憶手段で
ある。12は訂正領域設定手段で、CPU2からの書き
込みにより、データの訂正を実行する主記憶装置の領域
を示す訂正領域設定値を保持し、保持した訂正領域設定
値を送出する。13はデータ読み書き手段で、訂正領域
設定手段12が送出した訂正領域設定値が与えられる。
データ読み書き手段13は、CPU2から主記憶装置1
への読み込み要求を受けたとき、読み込み要求された領
域と訂正領域設定手段12から与えられた訂正領域設定
値とを比較し、比較結果が一致しているときは、1回の
読み込み要求に対して、読み込み要求された領域からの
データの読み込みを実行した後、該データの訂正及び訂
正データの書込み動作を実行し、比較結果が一致しない
ときは、通常の読み込み動作のみを実行する。データ読
み書き手段13は、3つの信号、すなわち、読み出し信
号、書き込み信号、動作指示信号を出力する。3つの信
号のうち、{読み出し信号,書き込み信号}は、読み出
し時には{0,1}になり、書き込み時には{1,0}
になる。また、動作指示信号は、読み込みサイクル中は
1になり、書き込みサイクル中は0になる。14は誤り
訂正手段で、データ読み書き手段13から動作指示信号
を受けてデータの誤りを訂正する。誤り訂正手段14
は、動作指示信号が1(読み込みサイクル中)のとき
は、記憶手段11から読み出したメモリデータと誤り訂
正コードを用いて訂正データを生成し、この訂正データ
をCPUデータとしてCPU2へ送出し、その後動作指
示信号が1→0に変化したタイミングで訂正データを内
部で一時的に保持し、動作指示信号が0になっている間
一時的に保持している訂正データをCPU2側にはCP
Uデータとして、記憶手段11側にはメモリデータと前
述した一時保持データから生成した誤り訂正コードとし
て送出する。
る。図1において、1は主記憶装置、2はCPU(中央
処理装置)である。主記憶装置1で、11は記憶手段で
ある。12は訂正領域設定手段で、CPU2からの書き
込みにより、データの訂正を実行する主記憶装置の領域
を示す訂正領域設定値を保持し、保持した訂正領域設定
値を送出する。13はデータ読み書き手段で、訂正領域
設定手段12が送出した訂正領域設定値が与えられる。
データ読み書き手段13は、CPU2から主記憶装置1
への読み込み要求を受けたとき、読み込み要求された領
域と訂正領域設定手段12から与えられた訂正領域設定
値とを比較し、比較結果が一致しているときは、1回の
読み込み要求に対して、読み込み要求された領域からの
データの読み込みを実行した後、該データの訂正及び訂
正データの書込み動作を実行し、比較結果が一致しない
ときは、通常の読み込み動作のみを実行する。データ読
み書き手段13は、3つの信号、すなわち、読み出し信
号、書き込み信号、動作指示信号を出力する。3つの信
号のうち、{読み出し信号,書き込み信号}は、読み出
し時には{0,1}になり、書き込み時には{1,0}
になる。また、動作指示信号は、読み込みサイクル中は
1になり、書き込みサイクル中は0になる。14は誤り
訂正手段で、データ読み書き手段13から動作指示信号
を受けてデータの誤りを訂正する。誤り訂正手段14
は、動作指示信号が1(読み込みサイクル中)のとき
は、記憶手段11から読み出したメモリデータと誤り訂
正コードを用いて訂正データを生成し、この訂正データ
をCPUデータとしてCPU2へ送出し、その後動作指
示信号が1→0に変化したタイミングで訂正データを内
部で一時的に保持し、動作指示信号が0になっている間
一時的に保持している訂正データをCPU2側にはCP
Uデータとして、記憶手段11側にはメモリデータと前
述した一時保持データから生成した誤り訂正コードとし
て送出する。
【0007】CPU2に対して入出力される信号は次の
信号である。 ADDRESS:アクセスしたい番地を示す信号 AS:ADDRESSが有効である間0になる信号 R/W:読み出し要求時は1で、書き込み要求時は0に
なる信号 ACK:0でサイクルの終了を認識する信号 DATA:読み出し時は入力に、書き込み時は出力にな
る信号
信号である。 ADDRESS:アクセスしたい番地を示す信号 AS:ADDRESSが有効である間0になる信号 R/W:読み出し要求時は1で、書き込み要求時は0に
なる信号 ACK:0でサイクルの終了を認識する信号 DATA:読み出し時は入力に、書き込み時は出力にな
る信号
【0008】記憶手段11は、データ読み書き手段13
から与えられる読み出し信号が0の間はADDRESS
信号で指定された領域のデータがメモリデータと誤り訂
正コードとして読み出され、書き込み信号が0から1へ
変化するタイミングでADDRESS信号で指定された
領域にメモリデータと誤り訂正コードが書き込まれる。
から与えられる読み出し信号が0の間はADDRESS
信号で指定された領域のデータがメモリデータと誤り訂
正コードとして読み出され、書き込み信号が0から1へ
変化するタイミングでADDRESS信号で指定された
領域にメモリデータと誤り訂正コードが書き込まれる。
【0009】図2は図1の装置の動作説明用のタイムチ
ャートである。図2において、Aは訂正領域の設定サイ
クルである。このサイクルでは、CPU2の書き込みに
より、訂正領域設定手段12に訂正を行う領域が設定さ
れる。設定された内容が訂正領域設定値である。Bは、
CPU2から読み込み要求された領域と訂正領域設定値
が一致しているときのサイクルである。このときは、1
回の読み込み要求に対して、データの読み出しと書き込
み動作を実行する。Cは、CPU2から読み込み要求さ
れた領域と訂正領域設定値が一致しないときのサイクル
である。このときは、通常の読み出し動作のみを実行す
る。
ャートである。図2において、Aは訂正領域の設定サイ
クルである。このサイクルでは、CPU2の書き込みに
より、訂正領域設定手段12に訂正を行う領域が設定さ
れる。設定された内容が訂正領域設定値である。Bは、
CPU2から読み込み要求された領域と訂正領域設定値
が一致しているときのサイクルである。このときは、1
回の読み込み要求に対して、データの読み出しと書き込
み動作を実行する。Cは、CPU2から読み込み要求さ
れた領域と訂正領域設定値が一致しないときのサイクル
である。このときは、通常の読み出し動作のみを実行す
る。
【0010】
【発明の効果】本発明によれば、データの誤り訂正を実
行する領域を設定可能にしたことにより、設定した領域
にCPUが読み込みを要求した場合には、1回の要求で
記憶手段に対して読み出し動作と書き込み動作を連続し
て行うことができる。これによって、プログラムで主記
憶装置の誤り検査を行うときに、ある番地にある主記憶
装置のデータの読み出し、訂正、書き込みを1つの命令
で実現できる。従って、誤り訂正を行う一連のサイクル
を2つの命令で行う従来例と比較して、本発明では、誤
り訂正のサイクルの間に他のサイクルが割り込むことが
ないため、データの整合性が失われることがない。
行する領域を設定可能にしたことにより、設定した領域
にCPUが読み込みを要求した場合には、1回の要求で
記憶手段に対して読み出し動作と書き込み動作を連続し
て行うことができる。これによって、プログラムで主記
憶装置の誤り検査を行うときに、ある番地にある主記憶
装置のデータの読み出し、訂正、書き込みを1つの命令
で実現できる。従って、誤り訂正を行う一連のサイクル
を2つの命令で行う従来例と比較して、本発明では、誤
り訂正のサイクルの間に他のサイクルが割り込むことが
ないため、データの整合性が失われることがない。
【図1】本発明の一実施例を示した構成図である。
【図2】図1の装置の動作説明用のタイムチャートであ
る。
る。
1 主記憶装置 11 記憶手段 12 訂正領域設定手段 13 データ読み書き手段 14 誤り訂正手段 2 CPU
Claims (1)
- 【請求項1】 主記憶装置にデータを書き込むときに誤
り訂正コードを付加し、主記憶装置からデータを読み出
したときに前記誤り訂正コードを用いてデータの誤りを
訂正し、訂正データを再び主記憶装置に書き込む誤り訂
正機能を備えた情報処理装置において、 主記憶装置内に設けられた記憶手段と、 データの訂正を実行する主記憶装置の領域を示す訂正領
域設定値を保持し、保持した訂正領域設定値を送出する
訂正領域設定手段と、 CPUから主記憶装置への読み込み要求を受けたとき、
読み込み要求された領域を前記訂正領域設定手段が送出
した訂正領域設定値と比較し、比較結果が一致している
ときは、1回の読み込み要求に対して、読み込み要求さ
れた領域からのデータの読み込みを実行した後、該デー
タの訂正及び訂正データの書込み動作を実行し、比較結
果が一致しないときは、通常の読み込み動作のみを実行
し、またこれら一連の動作と同期して現在の動作が読み
込みであれば読み込み動作中を示し、書き込みであれば
書き込み動作中を示す動作指示信号を出力するデータ読
み書き手段と、 前記動作指示信号が読み込み動作中を示しているとき
は、前記記憶手段から読み出したデータと誤り訂正コー
ドを用いて訂正データを生成してCPUへ送出し、動作
指示信号が書き込み動作中を示しているときは、動作指
示信号が書き込み動作中に変化した瞬間に訂正データを
内部で一時的に保持し、保持した訂正データをCPUに
送出すると同時に記憶手段にも送出する誤り訂正手段
と、を具備したことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23819995A JP3329155B2 (ja) | 1995-09-18 | 1995-09-18 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23819995A JP3329155B2 (ja) | 1995-09-18 | 1995-09-18 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0981462A JPH0981462A (ja) | 1997-03-28 |
| JP3329155B2 true JP3329155B2 (ja) | 2002-09-30 |
Family
ID=17026635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23819995A Expired - Fee Related JP3329155B2 (ja) | 1995-09-18 | 1995-09-18 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3329155B2 (ja) |
-
1995
- 1995-09-18 JP JP23819995A patent/JP3329155B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0981462A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8365031B2 (en) | Soft error correction method, memory control apparatus and memory system | |
| CN112506827A (zh) | 一种基于adma控制器的数据传输方法、装置及设备 | |
| JPH1040122A (ja) | 計算機 | |
| JP4829408B2 (ja) | 画像処理方法及び画像処理装置 | |
| JP2002063060A (ja) | 計算機システムおよびそのデータ転送方法 | |
| JPH0981462A (ja) | 情報処理装置 | |
| JP2751822B2 (ja) | Fifoメモリ装置のメモリ制御方法 | |
| JP2004126911A (ja) | 制御装置 | |
| JPH10143448A (ja) | メモリシステム | |
| JPS6349809B2 (ja) | ||
| JPS61134856A (ja) | Ramチエツク回路 | |
| JPH08328995A (ja) | Dma転送方式およびdma転送方法 | |
| JP2679440B2 (ja) | 情報処理装置 | |
| KR0154470B1 (ko) | 보조제어장치와 외부장치간 정합회로 | |
| JPH05108491A (ja) | 情報処理装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JP2803552B2 (ja) | データ受信装置 | |
| JPH0667989A (ja) | 記憶装置のパトロール回路 | |
| KR100454652B1 (ko) | 하이파이버스시스템의주기억장치 | |
| JPH01140359A (ja) | 主記憶装置 | |
| JPH05289947A (ja) | Eccチェック方式 | |
| JPH10247157A (ja) | トランザクション処理システムおよびそのリカバリ方法 | |
| JPH06202964A (ja) | 集積回路 | |
| JPS5930298B2 (ja) | デ−タ伝送方式 | |
| JPH01273155A (ja) | データ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |