JPH05233151A - 磁気ディスクアレイ - Google Patents
磁気ディスクアレイInfo
- Publication number
- JPH05233151A JPH05233151A JP4033705A JP3370592A JPH05233151A JP H05233151 A JPH05233151 A JP H05233151A JP 4033705 A JP4033705 A JP 4033705A JP 3370592 A JP3370592 A JP 3370592A JP H05233151 A JPH05233151 A JP H05233151A
- Authority
- JP
- Japan
- Prior art keywords
- read
- magnetic disk
- cylinder
- data
- drives
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
(57)【要約】
【目的】 シリンダやセクタ等のデータ記録単位をまた
がってアクセスする際にも、アクセスタイムのロスが少
ない磁気ディスクアレイを提供する。 【構成】 各々複数のシリンダＳ０〜ＳＮを有する少な
くとも２基のドライブ４，５を電気的に接続し、これら
ドライブ４，５を１つの連続した記憶領域とした磁気デ
ィスクアレイにおいて、各ドライブ４，５のシリンダＳ
０〜ＳＮに順次巡回的にシリンダ番号０〜２Ｎ＋１を割
り当てた。これにより、１つのシリンダに対して読み出
し・書き込み動作中に並行して他のシリンダに対してシ
ーク動作を行うことができる。
がってアクセスする際にも、アクセスタイムのロスが少
ない磁気ディスクアレイを提供する。 【構成】 各々複数のシリンダＳ０〜ＳＮを有する少な
くとも２基のドライブ４，５を電気的に接続し、これら
ドライブ４，５を１つの連続した記憶領域とした磁気デ
ィスクアレイにおいて、各ドライブ４，５のシリンダＳ
０〜ＳＮに順次巡回的にシリンダ番号０〜２Ｎ＋１を割
り当てた。これにより、１つのシリンダに対して読み出
し・書き込み動作中に並行して他のシリンダに対してシ
ーク動作を行うことができる。
Description
【０００１】
【産業上の利用分野】この発明は、例えば、ＳＣＳＩ
（Small Computer System Interface）バス方式に用い
て好適な磁気ディスクアレイに関する。
（Small Computer System Interface）バス方式に用い
て好適な磁気ディスクアレイに関する。
【０００２】
【従来の技術】近年、ＳＣＳＩバスを採用した磁気ディ
スク装置が各種実用化されている。この種の磁気ディス
ク装置を物理的に複数接続し、磁気ディスクアレイとし
て用いる場合、各磁気ディスク装置が論理的に１つの連
続した記憶領域となるようシリンダやセクタ等のデータ
記録単位に対してアドレスが割り当てられる。
スク装置が各種実用化されている。この種の磁気ディス
ク装置を物理的に複数接続し、磁気ディスクアレイとし
て用いる場合、各磁気ディスク装置が論理的に１つの連
続した記憶領域となるようシリンダやセクタ等のデータ
記録単位に対してアドレスが割り当てられる。
【０００３】図９は、こうした磁気ディスクアレイに対
するアドレスの割り当てを、シリンダを単位とした場合
を例にして示した図である。なお、この場合、２基の磁
気ディスク装置からなる磁気ディスクアレイを示してい
る。この図において、Ｄ１およびＤ２はそれぞれドライ
ブであり、ともにＮ＋１個のシリンダＳ０〜ＳＮから構
成されている。そして、各ドライブＤ１，Ｄ２のシリン
ダＳ０〜ＳＮには、これらドライブＤ１およびＤ２がシ
ーケンシャルに連続するようシリンダのアドレスが割り
当てられている。すなわち、ドライブＤ１のシリンダＳ
０〜ＳＮにはシリンダ番号０〜Ｎが割り当てられ、ドラ
イブＤ２のシリンダＳ０〜ＳＮにはシリンダ番号Ｎ＋１
〜２Ｎ＋１が割り当てられている。
するアドレスの割り当てを、シリンダを単位とした場合
を例にして示した図である。なお、この場合、２基の磁
気ディスク装置からなる磁気ディスクアレイを示してい
る。この図において、Ｄ１およびＤ２はそれぞれドライ
ブであり、ともにＮ＋１個のシリンダＳ０〜ＳＮから構
成されている。そして、各ドライブＤ１，Ｄ２のシリン
ダＳ０〜ＳＮには、これらドライブＤ１およびＤ２がシ
ーケンシャルに連続するようシリンダのアドレスが割り
当てられている。すなわち、ドライブＤ１のシリンダＳ
０〜ＳＮにはシリンダ番号０〜Ｎが割り当てられ、ドラ
イブＤ２のシリンダＳ０〜ＳＮにはシリンダ番号Ｎ＋１
〜２Ｎ＋１が割り当てられている。
【０００４】
【発明が解決しようとする課題】ところで、従来の磁気
ディスクアレイにおいては、上述したように、シリンダ
番号等のアドレスが各ドライブ毎にシーケンシャルに配
置されている。このため、ディスクアクセスがシリンダ
等のデータ記録単位をまたがって行われる場合、そのア
クセスタイムは図４（ｂ）に示すようになる。すなわ
ち、データ記録単位（例えば、シリンダ）をまたがって
アクセスする毎に必ずシーク待ち時間ＳＫが発生するた
め、アクセスタイムのロスが多いという問題があった。
ディスクアレイにおいては、上述したように、シリンダ
番号等のアドレスが各ドライブ毎にシーケンシャルに配
置されている。このため、ディスクアクセスがシリンダ
等のデータ記録単位をまたがって行われる場合、そのア
クセスタイムは図４（ｂ）に示すようになる。すなわ
ち、データ記録単位（例えば、シリンダ）をまたがって
アクセスする毎に必ずシーク待ち時間ＳＫが発生するた
め、アクセスタイムのロスが多いという問題があった。
【０００５】この発明は、このような背景の下になされ
たもので、シリンダやセクタ等のデータ記録単位をまた
がってアクセスする際にも、アクセスタイムのロスが少
ない磁気ディスクアレイを提供することを目的としてい
る。
たもので、シリンダやセクタ等のデータ記録単位をまた
がってアクセスする際にも、アクセスタイムのロスが少
ない磁気ディスクアレイを提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】この発明は、上に述べた
課題を解決するために、各々複数のデータ記録単位から
なる少なくとも２基の磁気ディスク装置を電気的に接続
し、これら磁気ディスク装置を連続した１つの記憶領域
とした磁気ディスクアレイにおいて、前記各磁気ディス
ク装置のデータ記録単位に順次巡回的にアドレスを割り
当てたことを特徴としている。
課題を解決するために、各々複数のデータ記録単位から
なる少なくとも２基の磁気ディスク装置を電気的に接続
し、これら磁気ディスク装置を連続した１つの記憶領域
とした磁気ディスクアレイにおいて、前記各磁気ディス
ク装置のデータ記録単位に順次巡回的にアドレスを割り
当てたことを特徴としている。
【０００７】
【作用】この発明によれば、前記各磁気ディスク装置の
データ記録単位に順次巡回的にアドレスを割り当てたの
で、１つのデータ記録単位に対して読み出し・書き込み
動作中に並行して他のデータ記録単位に対してシーク動
作を行うことができる。このため、シーク待ち時間が発
生しない。
データ記録単位に順次巡回的にアドレスを割り当てたの
で、１つのデータ記録単位に対して読み出し・書き込み
動作中に並行して他のデータ記録単位に対してシーク動
作を行うことができる。このため、シーク待ち時間が発
生しない。
【０００８】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。 Ａ：第１実施例 図１はこの発明の第１実施例の構成を示すブロック図で
ある。図１において、１はＣＰＵであり、バス８を介し
て接続される各部を制御する。４および５は、各々ＣＰ
Ｕ１によりドライブインタフェース回路２および３を介
してリード／ライト制御されるドライブである。６は、
図示しないホストコンピュータとのＩ／Ｏを制御するホ
ストインタフェース回路である。このホストインタフェ
ース回路６は、ホストコンピュータから出力されるコマ
ンドをＣＰＵ１に供給すると共に、ホストコンピュータ
との間で授受されるデータの送受信を制御する。７はバ
ッファＲＡＭであり、ＣＰＵ１の制御の下にホストコン
ピュータ側からの書き込みデータ、あるいはドライブ
４，５からの読み出しデータを一時記憶する。
ついて説明する。 Ａ：第１実施例 図１はこの発明の第１実施例の構成を示すブロック図で
ある。図１において、１はＣＰＵであり、バス８を介し
て接続される各部を制御する。４および５は、各々ＣＰ
Ｕ１によりドライブインタフェース回路２および３を介
してリード／ライト制御されるドライブである。６は、
図示しないホストコンピュータとのＩ／Ｏを制御するホ
ストインタフェース回路である。このホストインタフェ
ース回路６は、ホストコンピュータから出力されるコマ
ンドをＣＰＵ１に供給すると共に、ホストコンピュータ
との間で授受されるデータの送受信を制御する。７はバ
ッファＲＡＭであり、ＣＰＵ１の制御の下にホストコン
ピュータ側からの書き込みデータ、あるいはドライブ
４，５からの読み出しデータを一時記憶する。
【０００９】ここで、上述したドライブ４および５にお
けるシリンダのアドレス割り当て状態を図２に示す。こ
の図において、ドライブ４および５は、ともにＮ＋１個
のシリンダＳ０〜ＳＮからなり、各々のシリンダＳ０〜
ＳＮにはドライブ４および５を交互に巡回するようにシ
リンダ番号０〜２Ｎ＋１がシーケンシャルに割り当てら
れている。すなわち、ドライブ４のシリンダＳ０〜ＳＮ
にはシリンダ番号０，２，…，２Ｎ−２，２Ｎが割り当
てられる一方、ドライブ５のシリンダＳ０〜ＳＮにはシ
リンダ番号１，３，…，２Ｎ−１，２Ｎ＋１が割り当て
られている。
けるシリンダのアドレス割り当て状態を図２に示す。こ
の図において、ドライブ４および５は、ともにＮ＋１個
のシリンダＳ０〜ＳＮからなり、各々のシリンダＳ０〜
ＳＮにはドライブ４および５を交互に巡回するようにシ
リンダ番号０〜２Ｎ＋１がシーケンシャルに割り当てら
れている。すなわち、ドライブ４のシリンダＳ０〜ＳＮ
にはシリンダ番号０，２，…，２Ｎ−２，２Ｎが割り当
てられる一方、ドライブ５のシリンダＳ０〜ＳＮにはシ
リンダ番号１，３，…，２Ｎ−１，２Ｎ＋１が割り当て
られている。
【００１０】次に、この実施例におけるＣＰＵ１のデー
タ読み出し動作を図３に示すフローチャートを参照しな
がら説明する。まず、図示しないホストコンピュータか
ら読み出しを指示するコマンドが供給されると、ステッ
プＳＡ１に進む。ステップＳＡ１では、ホストコンピュ
ータから供給されるコマンドに応じて、アクセスすべき
ブロック（ＣＰＵ１がデータを読み出す単位）のアドレ
スを示すシリンダ番号、ヘッド番号およびセクタ番号を
算出し、次のステップＳＡ２に進む。ステップＳＡ２で
は、上記ステップＳＡ１で算出されたシリンダ番号等に
基づき、リードコマンドを発行する。この場合、例えば
最初にアクセスすべきシリンダ番号が０であるとする
と、ＣＰＵ１はドライブ４のシリンダ番号０に対するシ
ークコマンドを含む１ブロック分のリードコマンドを発
行する。ここで、シークコマンドとは、読み出すべきデ
ータが記憶される箇所へヘッドを移動させるためのコマ
ンドである。この結果、ドライブ４のシリンダ番号０の
該当領域にアクセスがなされ、データの読み出しが行わ
れる。
タ読み出し動作を図３に示すフローチャートを参照しな
がら説明する。まず、図示しないホストコンピュータか
ら読み出しを指示するコマンドが供給されると、ステッ
プＳＡ１に進む。ステップＳＡ１では、ホストコンピュ
ータから供給されるコマンドに応じて、アクセスすべき
ブロック（ＣＰＵ１がデータを読み出す単位）のアドレ
スを示すシリンダ番号、ヘッド番号およびセクタ番号を
算出し、次のステップＳＡ２に進む。ステップＳＡ２で
は、上記ステップＳＡ１で算出されたシリンダ番号等に
基づき、リードコマンドを発行する。この場合、例えば
最初にアクセスすべきシリンダ番号が０であるとする
と、ＣＰＵ１はドライブ４のシリンダ番号０に対するシ
ークコマンドを含む１ブロック分のリードコマンドを発
行する。ここで、シークコマンドとは、読み出すべきデ
ータが記憶される箇所へヘッドを移動させるためのコマ
ンドである。この結果、ドライブ４のシリンダ番号０の
該当領域にアクセスがなされ、データの読み出しが行わ
れる。
【００１１】次に、ステップＳＡ３に進むと、データを
読み出すために次のシリンダ番号のシリンダにアクセス
する必要があるか否かを判断する。この場合、読み出す
べきブロックが次のシリンダ番号のシリンダにまたがっ
ているとすると、ここでの判断結果は「Ｙｅｓ」とな
り、ステップＳＡ４に進む。ステップＳＡ４では、次に
アクセスすべきシリンダ番号１のシリンダを有するドラ
イブ、すなわちドライブ５に対しシークコマンドを発行
する。この結果、ドライブ４のシリンダ番号０のシリン
ダに対する読み出し動作に並行して、ドライブ５に対す
るシーク動作が行われる。この結果、ドライブ４に対す
る読み出し動作終了後、ドライブ５のシリンダ番号１の
シリンダに対しブロックの読み出し動作がなされる。
読み出すために次のシリンダ番号のシリンダにアクセス
する必要があるか否かを判断する。この場合、読み出す
べきブロックが次のシリンダ番号のシリンダにまたがっ
ているとすると、ここでの判断結果は「Ｙｅｓ」とな
り、ステップＳＡ４に進む。ステップＳＡ４では、次に
アクセスすべきシリンダ番号１のシリンダを有するドラ
イブ、すなわちドライブ５に対しシークコマンドを発行
する。この結果、ドライブ４のシリンダ番号０のシリン
ダに対する読み出し動作に並行して、ドライブ５に対す
るシーク動作が行われる。この結果、ドライブ４に対す
る読み出し動作終了後、ドライブ５のシリンダ番号１の
シリンダに対しブロックの読み出し動作がなされる。
【００１２】次に、ステップＳＡ５に進むと、上述した
リードコマンドに基づく１ブロックの読み出し動作が終
了したか否かを判断する。ここで、読み出し動作が終了
していなければ、読み出し動作を継続するが、読み出し
動作が終了したとすると、次のステップＳＡ６に進む。
リードコマンドに基づく１ブロックの読み出し動作が終
了したか否かを判断する。ここで、読み出し動作が終了
していなければ、読み出し動作を継続するが、読み出し
動作が終了したとすると、次のステップＳＡ６に進む。
【００１３】ステップＳＡ６では、残りのブロック数の
カウント値が“０”になったか否か、すなわち読み出す
べきデータが全て終了したか否かを判断する。この場
合、１ブロックのデータしか読み出していないので、残
りのブロック数のカウント値が“０”に達していないと
すると、ステップＳＡ６の判断結果は「Ｎｏ」となり、
ステップＳＡ７に進む。ステップＳＡ７では、ＣＰＵ１
は残りのブロック数のカウント値を１つデクリメントす
る。そして、次に読み出すべきブロックのシリンダ番
号、ヘッド番号およびセクタ番号を算出し、再びステッ
プＳＡ２に戻る。そして、以降、残りのブロック数のカ
ウント値が“０”に達するまで、上述のステップＳＡ２
〜ＳＡ６の処理を繰り返す。そして、全ブロックが読み
出され、ステップＳＡ６の判断結果が「Ｙｅｓ」となる
と、このＣＰＵ１による読み出し処理が終了する。
カウント値が“０”になったか否か、すなわち読み出す
べきデータが全て終了したか否かを判断する。この場
合、１ブロックのデータしか読み出していないので、残
りのブロック数のカウント値が“０”に達していないと
すると、ステップＳＡ６の判断結果は「Ｎｏ」となり、
ステップＳＡ７に進む。ステップＳＡ７では、ＣＰＵ１
は残りのブロック数のカウント値を１つデクリメントす
る。そして、次に読み出すべきブロックのシリンダ番
号、ヘッド番号およびセクタ番号を算出し、再びステッ
プＳＡ２に戻る。そして、以降、残りのブロック数のカ
ウント値が“０”に達するまで、上述のステップＳＡ２
〜ＳＡ６の処理を繰り返す。そして、全ブロックが読み
出され、ステップＳＡ６の判断結果が「Ｙｅｓ」となる
と、このＣＰＵ１による読み出し処理が終了する。
【００１４】上述したように、１ブロックが複数のシリ
ンダをまたがっている場合、次のシリンダ番号のシリン
ダに移り変わる度にアクセスすべきドライブが異なるた
め、一方のドライブの読み出し動作中に、並行して他方
のドライブのシーク動作が行われる。すなわち、この場
合のシーク動作は、図４（ａ）に示すように、最初のシ
ーク動作を除けば、以降行われるドライブ４および５の
シーク動作は全て、他方のドライブの読み出し動作中に
並行して行われる。この結果、シリンダをまたがってア
クセスする際のシーク待ち時間がなくなり、アクセスタ
イムが短縮されることになる。なお、この実施例におい
ては、データの読み出し動作について説明したが、デー
タの書き込み動作についても読み出し時と同様、シーク
待ち時間がなくなり、アクセスタイムが短縮される。
ンダをまたがっている場合、次のシリンダ番号のシリン
ダに移り変わる度にアクセスすべきドライブが異なるた
め、一方のドライブの読み出し動作中に、並行して他方
のドライブのシーク動作が行われる。すなわち、この場
合のシーク動作は、図４（ａ）に示すように、最初のシ
ーク動作を除けば、以降行われるドライブ４および５の
シーク動作は全て、他方のドライブの読み出し動作中に
並行して行われる。この結果、シリンダをまたがってア
クセスする際のシーク待ち時間がなくなり、アクセスタ
イムが短縮されることになる。なお、この実施例におい
ては、データの読み出し動作について説明したが、デー
タの書き込み動作についても読み出し時と同様、シーク
待ち時間がなくなり、アクセスタイムが短縮される。
【００１５】Ｂ：第２実施例 この第２実施例と上述した第１実施例との相違点は、図
５に示すように、２基のドライブに対し、セクタ単位で
巡回的なアドレス割り当てを行った点である。なお、そ
の他の構成については、第１実施例と同様であるので、
図１と同一の符号を付し、説明を省略する。図５におい
て、ドライブ４および５は、ともにｎ＋１個のセクタｓ
０〜ｓｎからなり、各々のセクタｓ０〜ｓｎにはドライ
ブ４および５を交互に巡回するようにセクタ番号０〜２
ｎ＋１がシーケンシャルに割り当てられている。すなわ
ち、ドライブ４のセクタｓ０〜ｓｎにはセクタ番号０，
２，…，２ｎ−２，２ｎが割り当てられる一方、ドライ
ブ５のセクタｓ０〜ｓｎにはセクタ番号１，３，…，２
ｎ−１，２ｎ＋１が割り当てられている。
５に示すように、２基のドライブに対し、セクタ単位で
巡回的なアドレス割り当てを行った点である。なお、そ
の他の構成については、第１実施例と同様であるので、
図１と同一の符号を付し、説明を省略する。図５におい
て、ドライブ４および５は、ともにｎ＋１個のセクタｓ
０〜ｓｎからなり、各々のセクタｓ０〜ｓｎにはドライ
ブ４および５を交互に巡回するようにセクタ番号０〜２
ｎ＋１がシーケンシャルに割り当てられている。すなわ
ち、ドライブ４のセクタｓ０〜ｓｎにはセクタ番号０，
２，…，２ｎ−２，２ｎが割り当てられる一方、ドライ
ブ５のセクタｓ０〜ｓｎにはセクタ番号１，３，…，２
ｎ−１，２ｎ＋１が割り当てられている。
【００１６】次に、この実施例におけるＣＰＵ１のデー
タ読み出し動作を図６に示すフローチャートを参照しな
がら説明する。まず、図示しないホストコンピュータか
ら読み出しを指示するコマンドが供給されると、ステッ
プＳａ１に進む。ステップＳａ１では、ホストコンピュ
ータから供給されるコマンドに応じて、アクセスすべき
データの先頭アドレスと、この先頭アドレスに対応する
ドライブ番号を算出する。そして、ステップＳａ２に進
み、読み出すべきデータのバイト数を算出する。
タ読み出し動作を図６に示すフローチャートを参照しな
がら説明する。まず、図示しないホストコンピュータか
ら読み出しを指示するコマンドが供給されると、ステッ
プＳａ１に進む。ステップＳａ１では、ホストコンピュ
ータから供給されるコマンドに応じて、アクセスすべき
データの先頭アドレスと、この先頭アドレスに対応する
ドライブ番号を算出する。そして、ステップＳａ２に進
み、読み出すべきデータのバイト数を算出する。
【００１７】次に、ステップＳａ３に進むと、ステップ
Ｓａ１およびステップＳａ２の算出結果に基づき、各々
のドライブ４，５に対し、読み出すべきデータ分に相当
するリードコマンドを発行する。そして、ステップＳａ
４に進み、ステップＳａ１で算出されたドライブ番号に
該当するドライブにおいて、データの先頭アドレスに対
するシーク動作が行われ、データの読み出し準備がなさ
れる。
Ｓａ１およびステップＳａ２の算出結果に基づき、各々
のドライブ４，５に対し、読み出すべきデータ分に相当
するリードコマンドを発行する。そして、ステップＳａ
４に進み、ステップＳａ１で算出されたドライブ番号に
該当するドライブにおいて、データの先頭アドレスに対
するシーク動作が行われ、データの読み出し準備がなさ
れる。
【００１８】次に、ステップＳａ５に進むと、読み出し
準備がなされているドライブにおいて、１セクタ分のデ
ータが読み出される。そして、ステップＳａ６に進む
と、ステップＳａ２において算出されたバイト数分の読
み出しが行われたか否か、すなわち読み出すべきデータ
が終了したか否かを判断する。この場合、読み出すべき
データが複数のセクタにまたがっているとすると、ここ
での判断結果は「Ｎｏ」となり、ステップＳａ７に進
む。ステップＳａ７では、ステップＳａ３において発行
されたリードコマンドに基づき、次にアクセスすべきセ
クタ番号に対応するセクタを有するドライブにおいてシ
ーク動作が行われ、データの読み出し準備がなされる。
そして、再びステップＳａ５に戻り、以降、読み出すべ
きデータのバイト数が全て読み出されるまで、上述のス
テップＳａ５〜Ｓａ７の処理が繰り返される。そして、
データが全て読み出され、ステップＳａ５の判断結果が
「Ｙｅｓ」となると、このＣＰＵ１による読み出し処理
が終了する。
準備がなされているドライブにおいて、１セクタ分のデ
ータが読み出される。そして、ステップＳａ６に進む
と、ステップＳａ２において算出されたバイト数分の読
み出しが行われたか否か、すなわち読み出すべきデータ
が終了したか否かを判断する。この場合、読み出すべき
データが複数のセクタにまたがっているとすると、ここ
での判断結果は「Ｎｏ」となり、ステップＳａ７に進
む。ステップＳａ７では、ステップＳａ３において発行
されたリードコマンドに基づき、次にアクセスすべきセ
クタ番号に対応するセクタを有するドライブにおいてシ
ーク動作が行われ、データの読み出し準備がなされる。
そして、再びステップＳａ５に戻り、以降、読み出すべ
きデータのバイト数が全て読み出されるまで、上述のス
テップＳａ５〜Ｓａ７の処理が繰り返される。そして、
データが全て読み出され、ステップＳａ５の判断結果が
「Ｙｅｓ」となると、このＣＰＵ１による読み出し処理
が終了する。
【００１９】また、図７は、この実施例におけるＣＰＵ
１のデータ書き込み動作を示すフローチャートである。
この場合、データの読み出しに対応する処理が書き込み
の処理になることを除けば、図７に示すステップＳｂ１
〜Ｓｂ７の処理は、図６に示すステップＳａ１〜Ｓａ７
と同様であるので、説明を省略する。
１のデータ書き込み動作を示すフローチャートである。
この場合、データの読み出しに対応する処理が書き込み
の処理になることを除けば、図７に示すステップＳｂ１
〜Ｓｂ７の処理は、図６に示すステップＳａ１〜Ｓａ７
と同様であるので、説明を省略する。
【００２０】上述したように、読み出すべきデータが複
数のセクタをまたがっている場合、次のセクタ番号のセ
クタに移り変わる度にアクセスすべきドライブが異なる
ため、一方のドライブの読み出し動作中に、並行して他
方のドライブのシーク動作が行われる。すなわち、図８
に示すように、従来においては、ドライブ４，５のセク
タに対する読み出し・書き込みを行う毎にシーク待ち時
間Ｗが伴っていた（タイムチャートＴＡ）のに対し、こ
の実施例においては、シーク待ち時間Ｗが伴わない（タ
イムチャートＴＢ）。したがって、第１実施例の場合と
同様、アクセスタイムが短縮されることになる。
数のセクタをまたがっている場合、次のセクタ番号のセ
クタに移り変わる度にアクセスすべきドライブが異なる
ため、一方のドライブの読み出し動作中に、並行して他
方のドライブのシーク動作が行われる。すなわち、図８
に示すように、従来においては、ドライブ４，５のセク
タに対する読み出し・書き込みを行う毎にシーク待ち時
間Ｗが伴っていた（タイムチャートＴＡ）のに対し、こ
の実施例においては、シーク待ち時間Ｗが伴わない（タ
イムチャートＴＢ）。したがって、第１実施例の場合と
同様、アクセスタイムが短縮されることになる。
【００２１】なお、第１実施例、第２実施例とも、２基
のドライブを接続した場合のアドレス割り当てを例にし
て説明したが、３基以上のドライブを接続しても同様の
効果が得られることは言うまでもない。
のドライブを接続した場合のアドレス割り当てを例にし
て説明したが、３基以上のドライブを接続しても同様の
効果が得られることは言うまでもない。
【００２２】
【発明の効果】以上説明したように、この発明によれ
ば、１つのシリンダ、セクタ等のデータ記録単位に対し
て読み出し・書き込み動作中に並行して他のシリンダ、
セクタ等のデータ記録単位に対してシーク動作を行うこ
とができるので、シーク待ち時間が発生せず、アクセス
タイムのロスが少なくなるという効果が得られる。
ば、１つのシリンダ、セクタ等のデータ記録単位に対し
て読み出し・書き込み動作中に並行して他のシリンダ、
セクタ等のデータ記録単位に対してシーク動作を行うこ
とができるので、シーク待ち時間が発生せず、アクセス
タイムのロスが少なくなるという効果が得られる。
【図１】この発明の第１実施例の構成を示すブロック図
である。
である。
【図２】同実施例におけるシリンダに対するアドレス割
り当てを２基のドライブを接続した場合を例にして示し
た図である。
り当てを２基のドライブを接続した場合を例にして示し
た図である。
【図３】同実施例におけるＣＰＵ１のデータ読み出し動
作を示すフローチャートである。
作を示すフローチャートである。
【図４】読み出し動作時におけるアクセスタイムを比較
して示した図であり、（ａ）は同実施例における読み出
し動作時のアクセスタイムを示しており、（ｂ）は従来
の磁気ディスクアレイにおける読み出し動作時のアクセ
スタイムを示している。
して示した図であり、（ａ）は同実施例における読み出
し動作時のアクセスタイムを示しており、（ｂ）は従来
の磁気ディスクアレイにおける読み出し動作時のアクセ
スタイムを示している。
【図５】この発明の第２実施例におけるセクタに対する
アドレス割り当てを２基のドライブを接続した場合を例
にして示した図である。
アドレス割り当てを２基のドライブを接続した場合を例
にして示した図である。
【図６】同実施例におけるＣＰＵ１のデータ読み出し動
作を示すフローチャートである。
作を示すフローチャートである。
【図７】同実施例におけるＣＰＵ１のデータ書き込み動
作を示すフローチャートである。
作を示すフローチャートである。
【図８】従来の磁気ディスクアレイと同実施例の磁気デ
ィスクアレイにおける読み出し・書き込み動作時のアク
セスタイムをタイムチャートによって比較して示した図
である。
ィスクアレイにおける読み出し・書き込み動作時のアク
セスタイムをタイムチャートによって比較して示した図
である。
【図９】従来の磁気ディスクアレイのシリンダに対する
アドレス割り当てを２基のドライブを接続した場合を例
にして示した図である。
アドレス割り当てを２基のドライブを接続した場合を例
にして示した図である。
１ ＣＰＵ ２，３ ドライブインタフェース回路 ４，５ ドライブ ６ ホストインタフェース回路 ７ バッファＲＡＭ ８ バス
Claims (1)
- 【請求項１】 各々複数のデータ記録単位からなる少な
くとも２基の磁気ディスク装置を電気的に接続し、これ
ら磁気ディスク装置を連続した１つの記憶領域とした磁
気ディスクアレイにおいて、 前記各磁気ディスク装置のデータ記録単位に順次巡回的
にアドレスを割り当てたことを特徴とする磁気ディスク
アレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033705A JPH05233151A (ja) | 1992-02-20 | 1992-02-20 | 磁気ディスクアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033705A JPH05233151A (ja) | 1992-02-20 | 1992-02-20 | 磁気ディスクアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233151A true JPH05233151A (ja) | 1993-09-10 |
Family
ID=12393837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4033705A Withdrawn JPH05233151A (ja) | 1992-02-20 | 1992-02-20 | 磁気ディスクアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233151A (ja) |
-
1992
- 1992-02-20 JP JP4033705A patent/JPH05233151A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4476526A (en) | Cache buffered memory subsystem | |
| US4811280A (en) | Dual mode disk controller | |
| US5724500A (en) | Multiple writing volume backup method | |
| JP3127796B2 (ja) | 情報記録再生装置 | |
| JPH05233151A (ja) | 磁気ディスクアレイ | |
| JPH11191900A (ja) | オーディオデータ処理装置 | |
| JPH06332622A (ja) | 情報処理装置 | |
| EP0108651A2 (en) | Dynamic addressing for variable track length cache memory | |
| JP3024686B2 (ja) | 記憶サブシステム | |
| JPS59136860A (ja) | デイスク制御装置 | |
| JP2912771B2 (ja) | メモリカード装置 | |
| JPS62140275A (ja) | 交代割付処理方式 | |
| JP3472357B2 (ja) | 情報処理装置 | |
| JPS6331808B2 (ja) | ||
| JPH0876940A (ja) | ディスクアレイ制御方法 | |
| JPH06290000A (ja) | ディスクコントローラ | |
| JPH05128735A (ja) | 不良ブロツク交代制御方式 | |
| KR100241741B1 (ko) | 하드 디스크 구동장치의 섹터 어드레스 변환회로 | |
| JPH01255028A (ja) | 外部記憶装置のアクセス方法 | |
| JPH08115171A (ja) | 計算機システム | |
| JPH02158963A (ja) | ディスク制御装置 | |
| JPH0567022A (ja) | 高速データアクセス方式 | |
| JPH07210332A (ja) | ディスクアレイ装置 | |
| JPH05173720A (ja) | ディスク制御装置、ディスク装置およびディスク制御システム | |
| JPS63251965A (ja) | デイスク管理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |