JPH05233454A - キャッシュメモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、使用頻度の高い常駐権付データを追
い出され難くし使用効率を向上させるとともに、これに
よる占有面積の増大、歩留まりの低下を抑えたキャッシ
ュメモリ装置を提供することにある。 【構成】上記目的は、常駐権付データを登録したことを
記録する記憶手段（12）、これにより常駐権付データを
置換しないよう参照履歴を記憶する記憶手段（11)への
書込みを行う制御手段（15)を設け、置換順位を制御す
ることにより達成される。 【効果】使用頻度の高い常駐権付データを追い出され難
くすることにより、プログラム環境への追従が速くな
り、使用効率を向上することができる。また、これによ
る占有面積の増大を抑え、製造歩留まりを向上すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリ装置に係り、特に
主記憶装置等のメモリ装置の内容の一部を保持するキャ
ッシュメモリ装置に関する。

【０００２】

【従来の技術】大型計算機、マイクロプロセッサ等の情
報処理装置では、その高速化のために、中央処理装置と
主記憶装置との間に主記憶装置の内容の一部を保持する
キャッシュメモリ装置が用いられている。キャッシュメ
モリ装置は一般に、複数のカラム、複数のロウから構成
されており、主記憶装置から読み込まれたデータは置換
アルゴリズムに従って、該当カラムの任意のロウに格納
される。従来、この格納動作は、リースト・リセントリ
・ユーズド法（以下ＬＲＵ法と略称する）などを用いて
使用頻度の少ないロウのエントリを追い出すことで行わ
れている。さらに、特開平１−１２５６４１号公報に記
載のように、キャッシュメモリ装置に常駐させたいデー
タのロウ番号を記憶し、この記憶情報をもとに置換ロウ
を選択することにより、該データを常駐させることで性
能の向上を目指しているものもある。

【０００３】

【発明が解決しようとする課題】上記従来技術では、常
駐させたいデータのロウ番号を記憶する必要があり、そ
のための記憶素子による占有面積の増加、また装置の製
造歩留まりの低下の点で十分な配慮がなされていなかっ
た。また、上記従来技術では、すでに登録されている常
駐優先権付きデータから新しく登録する常駐優先権付き
データに常駐権を渡す際に、前者のデータの置換順位に
対し十分な配慮がなされておらず、場合によっては次の
データ置換時に、使用頻度の高い前者の常駐権付きデー
タが追い出されてしまい、性能が低下する問題があっ
た。

【０００４】本発明の目的は、上記従来技術の課題を解
決すべく、占有面積が小さく、その製造歩留まりを向上
することができるキャッシュメモリ装置を提供すること
にある。本発明の他の目的は、前記目的とともに、使用
頻度の高い常駐権付きデータを追い出され難くし、使用
効率を向上させたキャッシュメモリ装置を提供すること
にある。

【０００５】

【課題を解決するための手段】上記目的は、常駐させた
いデータのロウ番号を記憶する代りに、常駐権を有する
データを登録したことを記録する記憶手段を設け、さら
にこれにより常駐優先権付きデータを置換しないよう制
御することにより達成される。また、上記他の目的は、
すでに登録されている常駐優先権付きデータから新しく
登録する常駐優先権付きデータに常駐権を渡す際に、前
者のデータの参照履歴を制御することにより達成され
る。

【０００６】

【作用】より詳細には、常駐優先権付きデータを置換し
ないよう制御する前記制御手段は、常駐権を有するデー
タを登録したことを記録する前記記憶手段の記憶内容に
より、該常駐優先権付きデータを最も最近使用されたエ
ントリ（以下モースト・リセントリ・ユーズド、ＭＲＵ
と略称する）として保持し、置換され難いよう制御す
る。従って、常駐させたいデータのロウ番号を記憶する
ことなく、キャッシュメモリ装置の常駐優先権制御を行
うことができる。また、これにより、すでに登録されて
いる常駐優先権付きデータから新しく登録する常駐優先
権付きデータに常駐権を渡す際には、前者のデータの置
換順位は最も最近使用されたデータ（後者のデータ）の
次の順位に設定することができる。従って、次のデータ
置換時に、使用頻度の高い前者の常駐権付きデータが追
い出されてしまい、性能が低下する課題を解決すること
ができる。

【０００７】

【実施例】以下、本発明の実施例を図面を参照して、よ
り詳細に説明する。

【０００８】図１は本発明の第１の実施例を示すブロッ
ク図で、キャッシュメモリ装置のうち本発明に関係のあ
る部分の構成を示したもので、他の部分、例えばデータ
アレイ等は省略してある。アドレスアレイ10は複数カラ
ム、複数ロウからなり、キャッシュメモリ装置のデータ
アレイ（図示せず）に格納されるデータのアドレス、お
よび該データが有効であるか無効であるかを示すバリッ
ドビットＶ０〜Ｖ３を記憶する。本実施例では、一例と
して各カラムは４個のロウからなる場合を示している。
該アドレスアレイ10のカラム、ロウはデータを格納する
データアレイのカラム、ロウと一対一に対応している。
リプレースメントアレイ（ＲＡ）11は、データアレイの
データを置換するためのリプレースメントビットを格納
する。プライオリティアレイ（ＰＡ）12は、常駐権付き
データを格納しているかどうかを記憶する。ＰＡ12は複
数カラムからなり、アドレスアレイ10のカラムと一対一
に対応している。常駐優先権ビット13は、常駐優先権指
示の有無を示すものである。実アドレスレジスタ16に
は、メモリアクセス要求の主記憶装置の実アドレスが格
納される。常駐指定領域レジスタ群17は、主記憶装置の
常駐優先領域の上限及び下限アドレスを指示する。判定
回路18は、実アドレスレジスタ16の実アドレスが常駐優
先領域内かどうかを判定する。置換ロウ選択回路14は前
記アドレスアレイ10、ＲＡ11の出力を取り込み、データ
アレイのデータを置換するための制御を行う。ＲＡ，Ｐ
Ａ書込み制御回路15は前記ＲＡ11、ＰＡ12、置換ロウ選
択回路14、常駐優先権有効ビット13、判定回路18の出力
を取り込み、ＲＡ，ＰＡの内容を書替えるための制御を
行う。

【０００９】図２にキャッシュメモリアクセス時のＲ
Ａ，ＰＡ書替え手順およびロウの置換手順を示す。実ア
ドレスレジスタ16の実アドレスで示すメモリアクセスが
あると、該実アドレスのカラムアドレス101によってア
ドレスアレイ10のカラムを選択する。該当カラムの４個
のロウの中に必要とする実アドレスが登録されていれば
（ヒット）、データアレイ（図示せず）の該当するカラ
ム／ロウのデータを使用する。これとともに、ＲＡ11の
内容を書替え手順に移る（ステップ300）。次に、まず
常駐優先権有効ビット13で示される常駐優先権が有効で
あるかどうかを判定し（ステップ301）、無効であれ
ば、ヒットしたロウをＭＲＵとして、３個のリプレース
メントビットをＬＲＵ法により書替える（ステップ30
2）。この時、既に常駐権付データが登録されていた場
合、該常駐権付データは常駐権を失い、ＰＡ12の該当カ
ラムのビットがゼロに書替えられる。常駐優先権有効ビ
ット13が１で常駐優先権が有効のときは（ステップ30
1）、実アドレスレジスタ16の内容と常駐指定領域レジ
スタ群17とを比較し、常駐優先権付データアクセスかど
うかを比較回路18で判定し、判定結果を常駐指示線105
に出す（ステップ303）。常駐指示線105が０であれば、
主記憶装置内の特定領域の常駐権付データのアクセスで
ないことを意味する。次に常駐権付きのエントリが該カ
ラムに既に登録されているかどうかを判定し（ステップ
304）、登録されていなければヒットしたロウに関係す
る３ビットをＬＲＵ法により書替える（ステップ30
5）。登録されている場合には、該３ビットのリプレー
スメントビットのうち、常駐権付のエントリに関係しな
いビットだけを書替える（ステップ306）。これによ
り、ＭＲＵとして登録される常駐優先権付データはＭＲ
Ｕのままであり、次に説明するロウの置換動作により置
換されることがなくなる。一方、常駐指示線105が１で
あれば、常駐優先権付データアクセスを意味する。この
時は、ヒットしたロウに関係する３ビットをＬＲＵ法に
より書替える（ステップ307）。これにより、後述する
ように、新しい常駐権付データ（ＭＲＵ）と古い常駐権
付データが同時にデータアレイ上に存在すれ場合、古い
常駐優先権付データへのアクセスがあれば常駐権を取り
戻すことができる。実アドレスレジスタ16で示される実
アドレスがアドレスアレイ10に登録されていなければ
（ミス）、ロウの置換動作を行う手順に移る（ステップ
308）。まず無効エントリのロウがあるかを判定し（ス
テップ309）、あれば無効エントリを持つロウに新しく
登録し（ステップ310）、なければＬＲＵ法によって最
も過去に使われたロウを置換する（ステップ311）。こ
こで前記のように、ＭＲＵとして登録される常駐優先権
付のデータはＭＲＵのままであり、ＲＡ11の書替え動作
により常駐権を失うまで、該置換動作により置換される
ことはない。実アドレスレジスタ16で示される実アドレ
スがアドレスアレイ10に登録されていない場合（ミ
ス）、前記ロウの置換動作とともにＲＡ11の書替え動作
を行う手順に移る（ステップ312）。まず常駐優先権有
効ビット13で示される常駐優先権が有効であるかどうか
を判定し（ステップ313）、無効であれば、ロウの置換
手順で選択された新しくデータを登録するエントリをＭ
ＲＵとして、３個のリプレースメントビットをＬＲＵ法
により書替える（ステップ314）。この時、既に常駐権
付データが登録されていた場合、該常駐権付データは常
駐権を失い、ＰＡ12の該当カラムのビットがゼロに書替
えられる。常駐優先権有効ビット13が１で常駐優先権が
有効のときは（ステップ313）、実アドレスレジスタ16
の内容と常駐指定領域レジスタ群17とを比較し、常駐優
先権付データアクセスかどうかを比較回路18で判定し、
判定結果を常駐指示線105に出す（ステップ315）。常駐
指示線105が０であれば、主記憶装置内の特定領域の常
駐権付データのアクセスでないことを意味する。常駐権
付きのエントリが該カラムに既に登録されているかどう
かを判定し（ステップ316）、登録されていなければ新
しく登録するロウに関係する３ビットをＬＲＵ法により
書替える（ステップ317）。登録されている場合には、
該３ビットのリプレースメントビットのうち、常駐権付
のエントリに関係しないビットだけを書替える（ステッ
プ318)。これにより、ＭＲＵとして登録される常駐優先
権付のデータはＭＲＵのままであり、常駐優先権は保持
される。一方、常駐指示線105が１であれば、常駐優先
権付データアクセスを意味する。この時、アドレスアレ
イ10のロウには実アドレスを登録するとともに、常駐権
付データを登録したことをＰＡ12に記録する（ステップ
319）。さらに、６個のリプレースメントビットのう
ち、新しく登録するロウに関係する３ビットをＬＲＵ法
により書替える（ステップ320）。これにより、古い常
駐権付データが存在すれば該データは新しい常駐優先権
付データに常駐権を渡し、古い常駐優先権付データはデ
ータアレイ上に存在し、ＬＲＵ法で古い常駐優先権付デ
ータが追い出される前に該常駐優先権付データへのアク
セスがあれば常駐権を取り戻すことができる。これによ
り、常駐優先権を持っている領域のデータは、常駐権を
失っても常駐優先権のない領域のデータよりキャッシュ
メモリ装置から追い出され難くなる。また、以上によ
り、古い常駐優先権付きデータから新しく登録する常駐
優先権付きデータに常駐権を渡す際には、前者のデータ
の置換順位は最も最近使用されたデータ（後者のデー
タ）の次の順位となる。従って、次のデータ置換時に、
使用頻度の高い前者の常駐権付きデータが追い出されて
しまい、性能が低下することはない。

【００１０】図３に図１の置換ロウ選択回路14の詳細構
成の一例を示す。置換ロウ選択回路14は、ロウバリッド
ビット線100がデータの無効を示しているときリプレー
スメントビット線102の順序を変更する順序変更回路200
と、割付置換ロウを決定し置換ロウを作成する順序判定
デコーダ回路201とから構成される。ＲＡ11より読出さ
れたリプレースメントビット（参照履歴を記録する６ビ
ットの情報ａ〜ｆ）は、順序変更回路200において、信
号線100上のロウバリッドビットＶ０〜Ｖ３により修飾
され順序判定デコーダ回路201へ入力する。図４は該６
ビットの情報ａ〜ｆの定義を示している。ロウの参照履
歴を図中の矢印の向きで表し、矢印が向けられた方のロ
ウが以前に参照されたと定義し、図４の矢印の向きを”
ａ〜ｆ＝１”と定義する。ロウバリッドビットＶ０〜Ｖ
３は、有効エントリが１、無効エントリが０となるもの
である。例えばＶ０＝０でロウ０が無効の場合には、ａ
〜ｆの値にかかわらず２入力ＮＡＮＤ300〜302の出力は
１となり、ロウ０が置換ロウとなる。また、Ｖ０〜Ｖ３
＝１で無効エントリがない場合には、ａ＝ｂ＝ｃ＝０の
ときに２入力ＮＡＮＤ300〜302の出力は１となり、ロウ
０が置換ロウとなる。

【００１１】図５に図１のＲＡ，ＰＡ書込み制御回路15
の詳細構成の一例を示す。ＲＡ，ＰＡ書込み制御回路15
は、ＭＲＵとするロウを示す４ビットデータ110〜113か
ら書込みデータＤinおよび書込み制御信号ＷＥを発生す
る回路202と、常駐優先権付ＭＲＵロウを示すデータ114
〜117により特定のリプレースメントビットへの書込み
を禁止する回路203と、ヒットしたロウを示すデータ109
とミスヒットし場合に置換ロウを示すデータ108のどち
らか一方を選択し、ＭＲＵとするロウを示す４ビットデ
ータ110〜113を出力する選択回路204と、ＲＡ11から読
出したａ〜ｆビットの値により書込み前の常駐優先権付
ＭＲＵロウを決定するＭＲＵ決定回路205と、ＰＡ書込
み制御回路206とから構成される。例えば、ロウ０が置
換ロウあるいはヒットロウであれば、信号線110は１、
信号線111〜113は０であり、リプレースメントビットａ
〜ｃの書込み入力信号Ｄinはそれぞれ１となる。常駐優
先権付ＭＲＵ決定回路205の出力114〜117がすべて０、
常駐優先権付ＭＲＵがなければ、リプレースメントビッ
トａ〜ｃの書込み制御信号ＷＥだけが１となり、前記ロ
ウ０をＭＲＵとするデータが書込まれる。

【００１２】常駐優先権付ＭＲＵ決定回路205の詳細構
成の一例を図６に示す。常駐優先権付ＭＲＵ決定回路20
5は、ＲＡ11から読出したａ〜ｆビットの値により書込
み前のＭＲＵロウを決定する順序判定デコーダ回路207
と、制御信号104〜106により常駐優先権付データである
かどうかを判定し、常駐優先権付データでなければ出力
をすべて０とし、インヒビットする回路部分208とから
成る。順序判定デコーダ回路207は例えば、ａ＝ｂ＝ｃ
＝１のときロウ０がＭＲＵであり、２入力ＮＡＮＤ303
の出力は０、回路208により出力がインヒビットされて
いなければ信号線114は１、その他の信号線115〜117は
０となり、ＭＲＵロウがロウ０であることを出力する。
制御信号104、106が１、制御信号105が０、すなわち図
２のステップ306、318の場合には常駐優先権付データで
あることを示し、該出力はインヒビットされない。その
他の場合にはインヒビットされすべての出力が０とな
り、前記のようにＭＲＵとするロウに関係する３ビット
にデータが書込まれる。インヒビットされない場合、例
えばロウ１が書込み前の常駐優先権付データであれば、
信号線115は１、その他の信号線114，116，117は０とな
り、ａ〜ｃビットのうちロウ１に関係するａビットのＷ
Ｅは０となり、ａビットにはデータが書込まれない。従
って書込み後は、常駐優先権付データであるロウ１がＭ
ＲＵ、置換ロウあるいはヒットロウであるロウ０がＭＲ
Ｕの次の順位となる。ＰＡ書込み制御回路206は、信号
線106が０で常駐優先権有効ビットが無効を示している
とき書込み入力信号Ｄinが０、書込み制御信号ＷＥが１
で、ＰＡ12に０を書込む（図２のステップ302，314）。
また、信号線106が１で常駐優先権有効ビットが有効を
示しているとき、信号線105が１で常駐優先権領域のデ
ータ書込みを示しているとき、書込み入力信号Ｄinが
１、書込み制御信号ＷＥが１で、ＰＡ12に１を書込み常
駐優先権付データを登録したことを記憶する（図２のス
テップ319）。以上により、図５のＲＡ，ＰＡ書込み制
御回路は、図２のリプレースメントアレイ書替え手順
（ステップ300，312）を実行する。

【００１３】図７は本発明の他の実施例を示すブロック
図で、キャッシュメモリ装置のうち本発明に関係のある
部分の構成を示したものである。図７において図１と同
一符号は同一部分を示している。図１の実施例では、置
換ロウ選択時にバリッドビットの値により無効エントリ
を優先的に置換しているが、図７の実施例の装置では、
エントリの無効化時にバリッドビットを０とするととも
に、ＲＡ，ＰＡ書込み制御回路21により該エントリをＬ
ＲＵとし、置換ロウ選択時にＬＲＵである無効エントリ
を置換している点に特徴がある。これにより、置換ロウ
選択時にはバリッドビットを参照する必要がなく、ＲＡ
11だけを参照すればよい。このために図２の実施例の装
置では、無効化ビットの値によりＲＡ11にＬＲＵとする
情報を書込むＲＡ，ＰＡ書込み制御回路21を有する。

【００１４】図８にキャッシュメモリアクセス時のＲ
Ａ，ＰＡ書替え手順、ロウの置換手順、およびエントリ
無効化時の無効化手順をを示す。図８において図２と同
一符号は同一ステップを示しており、キャッシュメモリ
アクセス時のリプレースメントアレイ書替え手順は図２
と同じである。エントリ無効化時の無効化手順（ステッ
プ321）では、該当するバリッドビットを無効化する
（ステップ322）とともに、無効化するエントリがＬＲ
Ｕとなるようリプレースメントアレイを書替える（ステ
ップ323）。これにより、ロウの置換手順（ステップ30
8）では、図２の無効エントリがあるかどうかを判定
し、無効エントリに登録するステップ（ステップ309，3
10）は不要となり、ＬＲＵ法で置換するだけでよい（ス
テップ311）。従って図７の置換ロウ選択回路20は、図
３の置換ロウ選択回路14から順序変更回路200を取り除
き、順序判定デコーダ回路201にａ〜ｆビットを直接入
力する構成とすることができる。

【００１５】図９に図７のＲＡ，ＰＡ書込み制御回路21
の詳細構成の一例を示す。図９において図５と同一符号
は同一部分を示しており常駐優先権付ＭＲＵロウを示す
データ114〜117により特定のリプレースメントビットへ
の書込みを禁止する回路203、ＲＡ11から読出したａ〜
ｆビットの値により書込み前の常駐優先権付ＭＲＵロウ
を決定するＭＲＵ決定回路205、およびＰＡ書込み制御
回路206は図５と同一である。選択回路210は、ヒットし
たロウを示すデータ109とミスヒットし場合に置換ロウ
を示すデータ108の他に、無効化時に無効化するロウを
示すデータ119のうち一つを選択する。書込みデータＤi
nおよび書込み制御信号ＷＥを発生する回路209は、ヒッ
ト時および置換時には該当ロウをＭＲＵとするデータを
発生し、無効化時には該当ロウをＬＲＵとするデータを
発生する。すなわち無効化信号118が０で無効化以外の
時には、ＥＯＲ304等はＭＲＵとするロウを示す４ビッ
トデータ110〜113を反転せず、図５のバッファ回路305
と同様にＭＲＵとするデータを発生する。無効化信号11
8が１で無効化時には、ＥＯＲ304等はＬＲＵとするロウ
を示す４ビットデータ110〜113を反転し、ＬＲＵとする
データを発生する。

【００１６】以上により、図７の実施例の装置ではエン
トリの無効化時にバリッドビットを０とするとともに、
ＲＡ，ＰＡ書込み制御回路21により該エントリをＬＲＵ
とし、置換ロウ選択時にＬＲＵである無効エントリを置
換することができる。これにより、置換ロウ選択時には
バリッドビットを参照する必要がなく、ＲＡ11だけを参
照すればよい。

【００１７】以上、本発明になるキャッシュメモリ装置
の一実施例を示したが、本実施例では、各々のカラムに
対して常駐権付データを登録できるのが１個となってい
るが、プライオリティアレイを複数個設け、常駐権付デ
ータをＭＲＵから順に登録することにより、複数個の常
駐権付データを登録することができる。この場合には、
どのロウの常駐権付データから常駐権を撤回するかを決
定する必要がある。これを実現するためには、プライオ
リティアレイ用のリプレースメントアレイを付加する
か、あるいは、アクセスのあった時に該エントリをＭＲ
Ｕとすることによって、最も遠い時期にアクセスのあっ
た常駐権付データから常駐権を撤回する方法をとること
によって行うことができる。

【００１８】本実施例によれば、局所性の低いプログラ
ム等によって、ある期間に使用頻度の高いプログラムが
常駐によって追い出され難くなりキャッシュメモリのヒ
ット率を向上できる効果がある。また、４個のロウの中
で、どれか一つのロウのデータに常駐権が既に与えられ
ているときには、次の異なる常駐優先権付データのアク
セスがあると、常駐優先権を持ったデータ間の置換では
なく非常駐権付データとＬＲＵ法で置換される。このと
き前の常駐権付データの常駐権を失わせキャッシュメモ
リ上にデータを残すことによって、当該データにすぐア
クセスがあると常駐権をまた取り戻すことができる。つ
まり使用頻度の高い常駐権付データは追い出され難くな
るが、使用頻度が低下するとキャッシュメモリから追い
出され易くなることによって、キャッシュメモリの使用
効率が向上する。

【００１９】また、常駐優先権のない短期的にキャッシ
ュメモリの使用頻度の高いプログラムであって、処理速
度が問題となる場合は、常駐優先権有効ビット13を０と
することによって、常駐権付データによる見かけ上のキ
ャッシュメモリの容量低下を防止することができ、キャ
ッシュメモリの４個のロウを使用できるので、処理速度
の低下防止に効果がある。

【００２０】

【発明の効果】以上説明したように、本発明によれば、
使用頻度の高いデータがキャッシュメモリに優先的に常
駐する権利を持つが、常駐権を持ったデータでも使用頻
度が低下すると、常駐権を失いＬＲＵ法等によって置換
対象となる。既登録の常駐権付データから新規登録の常
駐権付データに常駐権を渡す際、前者のデータの置換順
位を制御することにより、常駐権を持ったデータの中で
も常に使用頻度の高いデータだけをキャッシュメモリに
常駐させることがでる。従って、プログラム環境への追
従が速くなり、キャッシュメモリの使用効率を向上でき
る効果がある。また、上記使用効率の向上のために必要
となる付加的な記憶手段の数の増加、これによる占有面
積の増大を抑え、製造歩留まりを向上することができる
効果がある。

【図面の簡単な説明】

【図１】本発明の実施例によるキャッシュメモリ装置を
示すブロック図である。

【図２】本発明の実施例によるロウの置換手順例、リプ
レースメントアレイの書替え手順例を示す図である。

【図３】図１で示す置換ロウ選択回路の詳細論理構成例
を示す回路図である。

【図４】図３のリプレースメントビットａ〜ｆの定義を
説明するための図である。

【図５】図１で示すＲＡ，ＰＡ書込み制御回路の詳細論
理構成例を示す回路図である。

【図６】図５で示すＭＲＵ決定回路の詳細論理構成例を
示す回路図である。

【図７】本発明の他の実施例によるキャッシュメモリ装
置を示すブロック図である。

【図８】本発明の図７の実施例によるロウの置換手順
例、リプレースメントアレイの書替え手順例、無効化手
順例を示す図である。

【図９】図７で示すＲＡ，ＰＡ書込み制御回路の詳細論
理構成例を示す回路図である。

【符号の説明】

10・・・アドレスアレイ、11・・・リプレースメントアレイ
（ＲＡ）、12・・・プライオリティアレイ（ＰＡ）、13・・・
常駐優先権有効ビット、14，20・・・置換ロウ選択回路、1
5，21・・・ＲＡ，ＰＡ書込み制御回路、16・・・実アドレス
レジスタ、17・・・常駐優先領域レジスタ群、18・・・判定回
路、19・・・無効化ビット、22・・・無効化ロウデータ、200・
・・順序変更回路、201・・・順序判定デコーダ回路、202，2
09・・・書込みデータ発生回路、203・・・書込み禁止回路、2
04，210・・・選択回路、205・・・ＭＲＵ判定回路、206・・・Ｐ
Ａ書込み制御回路、ｖ０〜ｖ３・・・バリッドビット、ａ
〜ｆ・・・リプレースメントビット。

Claims (3)

【特許請求の範囲】
1. 【請求項１】複数のカラム、複数のロウからなるキャッ
   シュメモリ装置において、該装置に記憶する特定のデー
   タに対し常駐優先権を指示する指示手段と、該常駐優先
   権付きデータを記憶したことを記録する記憶手段と、次
   に別の常駐優先権付きデータを記憶するまでは先に記憶
   された常駐優先権付きデータを置換しないよう、参照履
   歴を示す記憶手段の記憶内容を制御する制御手段を具備
   したことを特徴とするキャッシュメモリ装置。
2. 【請求項２】複数のカラム、複数のロウからなるキャッ
   シュメモリ装置において、該装置に記憶する特定のデー
   タに対し常駐優先権を指示する指示手段と、該常駐優先
   権付きデータを記憶したことを記録する記憶手段と、既
   登録の常駐優先権付きデータから新規登録の常駐優先権
   付きデータに常駐権を渡す際に、前者のデータの参照履
   歴を示す記憶手段の記憶内容を制御する制御手段を具備
   したことを特徴とするキャッシュメモリ装置。
3. 【請求項３】複数のカラム、複数のロウからなるキャッ
   シュメモリ装置において、該装置に記憶する特定のデー
   タに対し常駐優先権を指示する指示手段と、該常駐優先
   権付きデータを記憶したことを記録する記憶手段と、次
   に別の常駐優先権付きデータを記憶するまでは先に記憶
   された常駐優先権付きデータを最も最近参照されたロウ
   とするよう、参照履歴を示す記憶手段の記憶内容を制御
   する制御手段を具備したことを特徴とするキャッシュメ
   モリ装置。