JPH05233483A - 入出力処理装置の試験方式 - Google Patents
入出力処理装置の試験方式Info
- Publication number
- JPH05233483A JPH05233483A JP4032462A JP3246292A JPH05233483A JP H05233483 A JPH05233483 A JP H05233483A JP 4032462 A JP4032462 A JP 4032462A JP 3246292 A JP3246292 A JP 3246292A JP H05233483 A JPH05233483 A JP H05233483A
- Authority
- JP
- Japan
- Prior art keywords
- input
- test
- output
- processing device
- output processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 擬似的に運用状態の環境を設定し、信頼性の
高い試験を行う。 【構成】 ＣＰＵ１の命令により記憶装置３内に設定し
た試験データに基づいて入出力動作を行う入出力処理装
置４の試験方式であって、入出力処理装置４は入出力動
作を同時に行い、試験プログラム２が動作するＣＰＵ１
から指定されたチャネルの入出力動作にてチャネルプロ
グラムが終了しても、再び先頭のチャネルプログラムか
らデータ転送を行うことにより無限にデータ転送する
（高負荷転送）。そして、この入出力動作結果を記憶装
置３内の入出力動作結果領域に格納するとともに期待値
との比較を行って試験を合否を判定する。これにより、
入出力処理装置４を擬似的に運用状態の環境下で試験で
きる。
高い試験を行う。 【構成】 ＣＰＵ１の命令により記憶装置３内に設定し
た試験データに基づいて入出力動作を行う入出力処理装
置４の試験方式であって、入出力処理装置４は入出力動
作を同時に行い、試験プログラム２が動作するＣＰＵ１
から指定されたチャネルの入出力動作にてチャネルプロ
グラムが終了しても、再び先頭のチャネルプログラムか
らデータ転送を行うことにより無限にデータ転送する
（高負荷転送）。そして、この入出力動作結果を記憶装
置３内の入出力動作結果領域に格納するとともに期待値
との比較を行って試験を合否を判定する。これにより、
入出力処理装置４を擬似的に運用状態の環境下で試験で
きる。
Description
【０００１】
【産業上の利用分野】本発明は入出力処理装置の試験方
式に関し、特に入出力処理装置の高負荷転送による試験
方式に関する。
式に関し、特に入出力処理装置の高負荷転送による試験
方式に関する。
【０００２】
【従来の技術】従来の入出力処理装置の試験方式は、長
いデータ長を有するデータの転送とチャネルプログラム
リストの長いものとによる試験を行っていた。
いデータ長を有するデータの転送とチャネルプログラム
リストの長いものとによる試験を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の入出力
処理装置の試験方式では、通常の運用に膜した環境を設
定して試験することが困難であるため、信頼性の高い試
験ができないという欠点がある。
処理装置の試験方式では、通常の運用に膜した環境を設
定して試験することが困難であるため、信頼性の高い試
験ができないという欠点がある。
【０００４】
【課題を解決するための手段】本発明は、ＣＰＵの命令
により記憶装置内に設定する試験データに基づいて入出
力動作を行う入出力処理装置の試験方式であって、前記
入出力処理装置に対して無限にデータ転送を行う高負荷
転送を要求する高負荷転送要求手段と、前記記憶装置内
に前記高負荷転送のためのチャネルプログラムリスト，
試験パラメータ及び期待値を含む前記試験データを設定
する試験データ設定手段と、前記入出力処理装置下のチ
ャネルを用いて入出力処理動作を行うと共に、前記入出
力動作の結果と前記期待値とを比較し、これらか一致す
るか否かにより前記入出力処理装置の合否を判定する期
待値比較手段とを備えている。
により記憶装置内に設定する試験データに基づいて入出
力動作を行う入出力処理装置の試験方式であって、前記
入出力処理装置に対して無限にデータ転送を行う高負荷
転送を要求する高負荷転送要求手段と、前記記憶装置内
に前記高負荷転送のためのチャネルプログラムリスト，
試験パラメータ及び期待値を含む前記試験データを設定
する試験データ設定手段と、前記入出力処理装置下のチ
ャネルを用いて入出力処理動作を行うと共に、前記入出
力動作の結果と前記期待値とを比較し、これらか一致す
るか否かにより前記入出力処理装置の合否を判定する期
待値比較手段とを備えている。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を実現する構成を
示すブロック図である。そして、図２は図１の入出力処
理装置４の処理手順を示す流れ図であり、図３は図１の
試験プログラム２の処理手順を示す流れ図である。
示すブロック図である。そして、図２は図１の入出力処
理装置４の処理手順を示す流れ図であり、図３は図１の
試験プログラム２の処理手順を示す流れ図である。
【０００７】本発明の入出力処理装置の試験方式は、図
１に示すように、ＣＰＵ１は試験プログラム２と入出力
動作指示手段１１とを含み、入出力動作指示手段１１に
より入出力処理装置４に指示して入出力処理を行い、ま
た、記憶装置３にもアクセスする。試験プログラム２は
高負荷転送要求手段２１と期待値比較手段２２と試験デ
ータ設定手段２３とを含んでいる。入出力処理装置４は
高負荷転送手段４１と入出力終了通知手段４２を含み、
チャネル５１，５２，５３，５４，…，５ｎを構成して
いる。記憶装置３には、試験プログラム２の試験データ
設定手段２３によって、高負荷用チャネルプログラムリ
スト３１と試験パラメータ３２と期待値３３とが設定さ
れ、入出力処理装置４の入出力終了通知手段４２によっ
て入出力動作結果領域３４に入出力動作結果が格納され
る。
１に示すように、ＣＰＵ１は試験プログラム２と入出力
動作指示手段１１とを含み、入出力動作指示手段１１に
より入出力処理装置４に指示して入出力処理を行い、ま
た、記憶装置３にもアクセスする。試験プログラム２は
高負荷転送要求手段２１と期待値比較手段２２と試験デ
ータ設定手段２３とを含んでいる。入出力処理装置４は
高負荷転送手段４１と入出力終了通知手段４２を含み、
チャネル５１，５２，５３，５４，…，５ｎを構成して
いる。記憶装置３には、試験プログラム２の試験データ
設定手段２３によって、高負荷用チャネルプログラムリ
スト３１と試験パラメータ３２と期待値３３とが設定さ
れ、入出力処理装置４の入出力終了通知手段４２によっ
て入出力動作結果領域３４に入出力動作結果が格納され
る。
【０００８】高負荷転送要求手段２１は入出力処理装置
４下の高負荷転送で使用するチャネルを複数指定して入
出力処理装置４に高負荷転送を要求する。そして、期待
値比較手段２２は入出力動作結果領域３４内の入出力処
理装置４が行った入出力動作の結果を期待値３３と比較
し、期待値３３と一致ならば合格とし、また、期待値３
３と不一致ならば入出力処理装置４を不合格とする。
４下の高負荷転送で使用するチャネルを複数指定して入
出力処理装置４に高負荷転送を要求する。そして、期待
値比較手段２２は入出力動作結果領域３４内の入出力処
理装置４が行った入出力動作の結果を期待値３３と比較
し、期待値３３と一致ならば合格とし、また、期待値３
３と不一致ならば入出力処理装置４を不合格とする。
【０００９】入出力処理装置４は試験プログラム２の高
負荷転送要求２１により指定されたチャネルの入出力処
理を無限に行う。高負荷転送手段４１により入出力動作
は、図２に示すように、高負荷用チャネルプログラムリ
スト３１より先頭のチャネルプログラムを得る（ステッ
プ２０１）。次に、得たチャネルプログラムを実行する
（ステップ２０１）。実行したチャネルプログラムがチ
ャネルプログラムリスト３１の最後のチャネルプログラ
ムかどうか判断し（ステップ２０３）、最後のチャネル
プログラムならば、再び先頭のチャネルプログラムを得
（ステップ２０１）、最後のチャネルプログラムでなけ
れば、次のチャネルプログラムを得る（ステップ２０
４）。このようにして、チャネルプログラムリストのチ
ャネルプログラムを実行し続ける。また、入出力処理装
置４は入出力終了通知手段４２によって、入出力動作の
結果を入出力動作結果領域３４に格納してＣＰＵ１に通
知する。
負荷転送要求２１により指定されたチャネルの入出力処
理を無限に行う。高負荷転送手段４１により入出力動作
は、図２に示すように、高負荷用チャネルプログラムリ
スト３１より先頭のチャネルプログラムを得る（ステッ
プ２０１）。次に、得たチャネルプログラムを実行する
（ステップ２０１）。実行したチャネルプログラムがチ
ャネルプログラムリスト３１の最後のチャネルプログラ
ムかどうか判断し（ステップ２０３）、最後のチャネル
プログラムならば、再び先頭のチャネルプログラムを得
（ステップ２０１）、最後のチャネルプログラムでなけ
れば、次のチャネルプログラムを得る（ステップ２０
４）。このようにして、チャネルプログラムリストのチ
ャネルプログラムを実行し続ける。また、入出力処理装
置４は入出力終了通知手段４２によって、入出力動作の
結果を入出力動作結果領域３４に格納してＣＰＵ１に通
知する。
【００１０】次に、入出力処理装置４において、例え
ば、チャネル５２，５３，５４，…，５ｎにて高負荷転
送を行い、チャネル５１により入出力処理装置４の試験
を行う場合について図３を参照して説明する。
ば、チャネル５２，５３，５４，…，５ｎにて高負荷転
送を行い、チャネル５１により入出力処理装置４の試験
を行う場合について図３を参照して説明する。
【００１１】まず、試験プログラム２は、高負荷転送要
求手段２１により入出力処理装置４にチャネル５２，５
３，５４，…，５ｎにて高負荷転送を行うように要求す
る（ステップ３０１）。次に、試験データ設定手段２３
により記憶装置３内に高負荷用チャネルプログラム３１
を設定する（ステップ３０２）。そして、入出力動作指
示手段１１により入出力処理装置４にチャネル５２，５
３，５４，…，５ｎにて高負荷用チャネルプログラムを
用いて高負荷転送を行う。
求手段２１により入出力処理装置４にチャネル５２，５
３，５４，…，５ｎにて高負荷転送を行うように要求す
る（ステップ３０１）。次に、試験データ設定手段２３
により記憶装置３内に高負荷用チャネルプログラム３１
を設定する（ステップ３０２）。そして、入出力動作指
示手段１１により入出力処理装置４にチャネル５２，５
３，５４，…，５ｎにて高負荷用チャネルプログラムを
用いて高負荷転送を行う。
【００１２】このような状態、すなわち、チャネル５
２，５３，５４，…，５ｎにて高負荷転送を行っている
状態の入出力処理装置４に試験を実行する。
２，５３，５４，…，５ｎにて高負荷転送を行っている
状態の入出力処理装置４に試験を実行する。
【００１３】試験プログラム２は、試験データ設定手段
２３により記憶装置３に対して試験パラメータ３２と期
待値３３とを設定する（ステップ３０４）。次に、入出
力動作指示手段１１により入出力処理装置４に対し入出
力動作を指示する（ステップ３０５）。そして、入出力
処理装置４は、試験パラメータ３２を用いて指示された
入出力動作を終了すると、入出力終了通知手段４１によ
り記憶装置３内の入出力動作結果領域３４に入出力動作
結果を格納し、ＣＰＵ１に対して入出力動作の終了を通
知する。試験プログラム２は、入出力処理装置４からの
入出力動作終了通知を受け取ると（ステップ３０６）、
期待値比較手段２２により記憶装置３内の入出力動作結
果領域３４内の入出力動作結果と期待値３３とを相互に
比較し（ステップ３０７）、期待値と一致すれば、入出
力処理装置４を合格と判定し、また、不一致であれば、
入出力処理装置４を不合格と判定する（ステップ３０
８）。
２３により記憶装置３に対して試験パラメータ３２と期
待値３３とを設定する（ステップ３０４）。次に、入出
力動作指示手段１１により入出力処理装置４に対し入出
力動作を指示する（ステップ３０５）。そして、入出力
処理装置４は、試験パラメータ３２を用いて指示された
入出力動作を終了すると、入出力終了通知手段４１によ
り記憶装置３内の入出力動作結果領域３４に入出力動作
結果を格納し、ＣＰＵ１に対して入出力動作の終了を通
知する。試験プログラム２は、入出力処理装置４からの
入出力動作終了通知を受け取ると（ステップ３０６）、
期待値比較手段２２により記憶装置３内の入出力動作結
果領域３４内の入出力動作結果と期待値３３とを相互に
比較し（ステップ３０７）、期待値と一致すれば、入出
力処理装置４を合格と判定し、また、不一致であれば、
入出力処理装置４を不合格と判定する（ステップ３０
８）。
【００１４】
【発明の効果】以上説明したように本発明は、入出力処
理装置下の複数チャネルを用いて無限にデータ転送を行
う状態、すなわち、入出力処理装置を高負荷状態にする
ことによって、擬似的に運用状態の環境下で試験をする
ため、信頼性の高い試験ができるという効果を有してい
る。
理装置下の複数チャネルを用いて無限にデータ転送を行
う状態、すなわち、入出力処理装置を高負荷状態にする
ことによって、擬似的に運用状態の環境下で試験をする
ため、信頼性の高い試験ができるという効果を有してい
る。
【図１】本発明の一実施例を実現する構成を示すブロッ
ク図である。
ク図である。
【図２】図１の入出力処理装置４の処理手順を示す流れ
図である。
図である。
【図３】図１の試験プログラム２の処理手順を示す流れ
図である。
図である。
１ ＣＰＵ ２ 試験プログラム ３ 記憶装置 ４ 入出力処理装置 １１ 入出力動作指示手段 ２１ 高負荷転送要求手段 ２２ 期待値比較手段 ２３ 試験データ設定手段 ３１ 高負荷用チャネルプログラムリスト ３２ 試験パラメータ ３３ 期待値 ３４ 入出力動作結果領域 ４１ 高負荷転送手段 ４２ 入出力終了通知手段 ５１，５２，…，５ｎ チャネル
Claims (1)
- 【請求項１】 ＣＰＵの命令により記憶装置内に設定す
る試験データに基づいて入出力動作を行う入出力処理装
置の試験方式であって、前記入出力処理装置に対して無
限にデータ転送を行う高負荷転送を要求する高負荷転送
要求手段と、前記記憶装置内に前記高負荷転送のための
チャネルプログラムリスト，試験パラメータ及び期待値
を含む前記試験データを設定する試験データ設定手段
と、前記入出力処理装置下のチャネルを用いて入出力処
理動作を行うと共に、前記入出力動作の結果と前記期待
値とを比較し、これらか一致するか否かにより前記入出
力処理装置の合否を判定する期待値比較手段とを備える
ことを特徴とする入出力処理装置の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032462A JPH05233483A (ja) | 1992-02-20 | 1992-02-20 | 入出力処理装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4032462A JPH05233483A (ja) | 1992-02-20 | 1992-02-20 | 入出力処理装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233483A true JPH05233483A (ja) | 1993-09-10 |
Family
ID=12359639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4032462A Pending JPH05233483A (ja) | 1992-02-20 | 1992-02-20 | 入出力処理装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233483A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6174438A (ja) * | 1984-09-20 | 1986-04-16 | Fujitsu Ltd | 通信制御プログラムの最大負荷の試験方法 |
| JPH0358254A (ja) * | 1989-07-27 | 1991-03-13 | Nec Corp | チャネルのデータ転送試験方式 |
| JPH03269736A (ja) * | 1990-03-20 | 1991-12-02 | Toshiba Corp | 計算機システム |
-
1992
- 1992-02-20 JP JP4032462A patent/JPH05233483A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6174438A (ja) * | 1984-09-20 | 1986-04-16 | Fujitsu Ltd | 通信制御プログラムの最大負荷の試験方法 |
| JPH0358254A (ja) * | 1989-07-27 | 1991-03-13 | Nec Corp | チャネルのデータ転送試験方式 |
| JPH03269736A (ja) * | 1990-03-20 | 1991-12-02 | Toshiba Corp | 計算機システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0225603B1 (en) | Distributed processing system and method | |
| JPH05233483A (ja) | 入出力処理装置の試験方式 | |
| JP4646649B2 (ja) | 通信サーバ設定値決定装置，そのプログラム及びその方法 | |
| JP2910676B2 (ja) | 負荷均等化装置 | |
| JP3007923B2 (ja) | データ転送方法およびシステム | |
| JP2983352B2 (ja) | データベース演算処理装置 | |
| JP3254949B2 (ja) | 半導体検査装置 | |
| JP2004234643A (ja) | プロセススケジューリング装置、プロセススケジューリング方法、プロセススケジューリングのためのプログラム、及びプロセススケジューリングのためのプログラムを記録した記録媒体 | |
| JPH02115941A (ja) | 情報処理装置試験方式 | |
| JPS62233855A (ja) | プログラム処理待ち時間の監視方式 | |
| JPH02264352A (ja) | マルチプロセッサ同期方式 | |
| Krauter et al. | MPS beam control software architecture | |
| JPH0628319A (ja) | 論理シミュレータ | |
| JPH02184931A (ja) | 診断装置 | |
| JPH02127748A (ja) | メモリ試験方式 | |
| JPH0668012A (ja) | Ｉｅｅｅ−４８８バス接続装置の排他制御方式 | |
| JPH05216670A (ja) | 推論処理システム | |
| JPH0581047A (ja) | テストプログラム実行制御処理方式 | |
| JPH05210508A (ja) | プログラム保守方法 | |
| JPS6385838A (ja) | 入出力デ−タ処理装置 | |
| JPH04264645A (ja) | データ管理方法 | |
| JPH04273339A (ja) | 周辺制御装置試験方式 | |
| JPS62151768A (ja) | チヤネル装置と入出力制御装置間のインタ−フエイス信号試験方法 | |
| JPH02146662A (ja) | セッション開設処理装置 | |
| JP2000003342A (ja) | ネットワークファイル分散ソート方法およびネットワークファイル分散ソートシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980331 |