JPH02184931A - 診断装置 - Google Patents

診断装置

Info

Publication number
JPH02184931A
JPH02184931A JP1005124A JP512489A JPH02184931A JP H02184931 A JPH02184931 A JP H02184931A JP 1005124 A JP1005124 A JP 1005124A JP 512489 A JP512489 A JP 512489A JP H02184931 A JPH02184931 A JP H02184931A
Authority
JP
Japan
Prior art keywords
storage
interrupt
microprogram
instruction
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1005124A
Other languages
English (en)
Inventor
Kenji Shiba
健司 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1005124A priority Critical patent/JPH02184931A/ja
Publication of JPH02184931A publication Critical patent/JPH02184931A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の診断を行うために使用される診
断装置に関する。
〔従来の技術〕
従来、この種の診断装置としては、マイクロプログラム
の実行アドレスを、マイクロプログラムの実行ごとに記
憶するという方式がある。
〔発明が解決しようとする課題〕
上述した従来の方式゛では、記憶手段の記憶容量の制限
により、記憶できる範囲が直前に実行されたマイクロプ
ログラムアドレスの少量に限られてしまい、また、マイ
クロプログラムの処理によっては、命令の実行がループ
するために、必要とするマイクロプログラムアドレスの
記憶ができないことがあり、マイクロプログラムのデバ
ッグや七章害解析等に十分な効果を発揮できないという
欠点がある。
〔課題を解決するための手段〕
本発明の診断装置の構成は、複数の割込み要求とマイク
ロプログラム、制御装置から設定された割込みマスクレ
ベルとを比較してマイクロプログラム制御装置に割込み
を発生ずる割込み制御手段と、その割込みの発生した時
点での割込み要求の状態及び実時間タイマの値を保存す
る記憶手段と、前記割込みの発生した時点から割込み要
求状態及び実時間タイマの値の前記記憶手段への保存を
指示する記憶タイミング発生手段と、前記記憶手段に記
憶番地を指示して前記記憶タイミングによってその記憶
番地を増加させる記憶番地発生手段とを含むことを特徴
とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図であり、割込み
制御部10、記憶部20、記憶番地発生部30、記憶タ
イミング発生部40、実時間タイマ50から構成されて
いる。
割込み要求群11が割込み制御部10に入力されると、
割込み制御部10は、マイクロプロセッサ等から指示さ
れた割込みマスクレベル12と比較し、割込みが許可さ
れたレベルであれば、割込み13を発生する。割込み1
3が発生すると、記憶タイミング発生部40は、記憶部
20に対して割込み要求群11及び実時間タイマ50の
出力である実時間タイマ値51の記憶指示41を与える
。その後、記憶タイミング発生部40が、記憶番地発生
部30に対して番地増加指示42を与えることによって
、記憶番地発生部30は、記憶番地を増加させるので、
記憶部20に与える記憶番地指示31が変化する0以上
の動作を繰返すことにより、割込み発生の経過が記憶で
きる。
〔発明の効果〕
以上説明したように本発明は、割込みの発生時に、割込
み要因及び、その実時間を記憶しておくことができるた
め、割込み処理を主とするマイクロプログラム制御装置
において、記憶された割込み要因及び割込み発生実時間
を読み出して調べることによって、マイクロプログラム
の実行状況を調査できるので、マイクロプログラムのデ
バッグや障害解析等に効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図である。 10・・・割込み制御部、11・・・割込み要求群、1
2・・・割込みマスクレベル、13・・・割込み、2゜
・・・記憶部、30・・・記憶番地発生部、31・・・
記憶番地指示、40・・・記憶タイミング発生部、41
・・・記憶指示、42・・・番地増加指示、50・・・
実時間タイマ、51・・・実時間タイマ値。

Claims (1)

    【特許請求の範囲】
  1. 複数の割込み要求とマイクロプログラム制御装置から設
    定された割込みマスクレベルとを比較してマイクロプロ
    グラム制御装置に割込みを発生する割込み制御手段と、
    その割込みの発生した時点での割込み要求の状態及び実
    時間タイマの値を保存する記憶手段と、前記割込みの発
    生した時点から割込み要求状態及び実時間タイマの値の
    前記記憶手段への保存を指示する記憶タイミング発生手
    段と、前記記憶手段に記憶番地を指示して前記記憶タイ
    ミングによってその記憶番地を増加させる記憶番地発生
    手段とを含むことを特徴とする診断装置。
JP1005124A 1989-01-11 1989-01-11 診断装置 Pending JPH02184931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1005124A JPH02184931A (ja) 1989-01-11 1989-01-11 診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005124A JPH02184931A (ja) 1989-01-11 1989-01-11 診断装置

Publications (1)

Publication Number Publication Date
JPH02184931A true JPH02184931A (ja) 1990-07-19

Family

ID=11602568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005124A Pending JPH02184931A (ja) 1989-01-11 1989-01-11 診断装置

Country Status (1)

Country Link
JP (1) JPH02184931A (ja)

Similar Documents

Publication Publication Date Title
KR900000113B1 (ko) 명령 감시구성을 갖는 컴퓨터 시스템
JPS63250702A (ja) シ−ケンスコントロ−ラ
KR970703564A (ko) 분산 데이터 버퍼를 액세싱하기 위한 방법 및 장치(method and apparatus for accessing a distributed data buffer)
JPH02184931A (ja) 診断装置
JPH0581070A (ja) プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法
JPH06103110A (ja) ブレークポイント設定方式
JP2800577B2 (ja) デバッグ装置
JPS60124746A (ja) デ−タ処理装置
JPH01318121A (ja) 割込制御方式
JPH02272947A (ja) 障害監視方式
JPH01142834A (ja) 試験プログラムの試験結果出力制御方式
JPS62197834A (ja) マイクロプログラム制御装置
JPS59202546A (ja) デバツグ装置
JPH08263324A (ja) デバッグ容易化装置
JPH0340143A (ja) パイプライン方式計算機におけるデバッグ方式
JPH01140348A (ja) プログラムトレース装置
JPS61124874A (ja) 集積回路の試験装置
JPH02242301A (ja) モニタ機能を有する工程制御方式
JPH05233364A (ja) ブレークポイント設定方式
JPS62133540A (ja) ハ−ドウエア論理シミユレ−タを用いた論理装置の試験方式
JPH03278243A (ja) デバッグ装置
JPS61240340A (ja) マイクロプログラム制御装置
JPS5839338B2 (ja) 保守パネル制御方式
KR960024925A (ko) 실시간 운영체계에서 사용자 출력문 제어 방법
JPH0215340A (ja) 状態履歴記憶装置の制御方式