JPH05233745A - Asic用シミュレーション結果表示装置 - Google Patents
Asic用シミュレーション結果表示装置Info
- Publication number
- JPH05233745A JPH05233745A JP4030561A JP3056192A JPH05233745A JP H05233745 A JPH05233745 A JP H05233745A JP 4030561 A JP4030561 A JP 4030561A JP 3056192 A JP3056192 A JP 3056192A JP H05233745 A JPH05233745 A JP H05233745A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- waveform
- asic
- strobe point
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 66
- 238000012360 testing method Methods 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims description 2
- 235000021170 buffet Nutrition 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 238000012938 design process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 従来行われていた面倒な作業をなくし、スト
ローブ点が期待通りに設定され且つストローブ点近傍に
おける波形の確認が簡単に行える表示装置を提供する。 【構成】 ASIC内部の回路構成を入力する回路入力
手段、シミュレーションのためのテストパターンを入力
するテストパターン入力手段、前記回路構成に対し前記
テストパターンでシミュレーションを行うシミュレーシ
ョン実施手段、出力信号に対しテスターでの検出タイミ
ングを決定するストローブ点設定手段、前記シミュレー
ション結果より出力信号のストローブ点における値を期
待値としたテキストファイルを生成するテキストファイ
ル生成手段より構成されるASIC用のCAD装置にお
いて、シミュレーション波形を一時的に記憶するフレー
ムバッファと、各出力信号についてストローブ点の位置
をシミュレーション波形に重ねる手段と、該シミュレー
ション波形を前記フレームバッファに書き込む手段と、
該シミュレーション波形をディスプレイにより表示させ
る手段とを備えたことを特徴とする。
ローブ点が期待通りに設定され且つストローブ点近傍に
おける波形の確認が簡単に行える表示装置を提供する。 【構成】 ASIC内部の回路構成を入力する回路入力
手段、シミュレーションのためのテストパターンを入力
するテストパターン入力手段、前記回路構成に対し前記
テストパターンでシミュレーションを行うシミュレーシ
ョン実施手段、出力信号に対しテスターでの検出タイミ
ングを決定するストローブ点設定手段、前記シミュレー
ション結果より出力信号のストローブ点における値を期
待値としたテキストファイルを生成するテキストファイ
ル生成手段より構成されるASIC用のCAD装置にお
いて、シミュレーション波形を一時的に記憶するフレー
ムバッファと、各出力信号についてストローブ点の位置
をシミュレーション波形に重ねる手段と、該シミュレー
ション波形を前記フレームバッファに書き込む手段と、
該シミュレーション波形をディスプレイにより表示させ
る手段とを備えたことを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、CAD装置を用いて設
計したASICのシミュレーション結果を表示する装置
に関する。
計したASICのシミュレーション結果を表示する装置
に関する。
【0002】
【従来の技術】従来、CAD装置を用いてASICの設
計を行う場合は図4に示すような手順で実施され、シミ
ュレーション結果を確認する場合は、まず、PWBのシ
ミュレーションと同様に図2に示すような波形で確認が
行われ、次にASIC固有のものであるストローブ点で
の出力期待値が図3に示すようなテキストファイルを用
いて確認されていた。
計を行う場合は図4に示すような手順で実施され、シミ
ュレーション結果を確認する場合は、まず、PWBのシ
ミュレーションと同様に図2に示すような波形で確認が
行われ、次にASIC固有のものであるストローブ点で
の出力期待値が図3に示すようなテキストファイルを用
いて確認されていた。
【0003】ここでストローブ点について説明する。A
SICの製造工程では、ASICの完成後、製造工程に
おいてトラブルなく完成されたかどうかを確認するため
にテスターによる試験が行われる。このテスターによる
試験では、実際にASICに信号を入力し、ASICか
ら出力される信号値を、ある周期ごとに測定することに
より行われる。この周期内で測定するタイミングのこと
をストローブ点という。従ってストローブ点は、ASI
Cの出力信号波形の1周期の値以下の数値となる。また
図3の例では、図2に示す周期80の出力信号波形につ
いて、ストローブ点70とした場合の各出力信号の期待
値が記載されている。
SICの製造工程では、ASICの完成後、製造工程に
おいてトラブルなく完成されたかどうかを確認するため
にテスターによる試験が行われる。このテスターによる
試験では、実際にASICに信号を入力し、ASICか
ら出力される信号値を、ある周期ごとに測定することに
より行われる。この周期内で測定するタイミングのこと
をストローブ点という。従ってストローブ点は、ASI
Cの出力信号波形の1周期の値以下の数値となる。また
図3の例では、図2に示す周期80の出力信号波形につ
いて、ストローブ点70とした場合の各出力信号の期待
値が記載されている。
【0004】
【発明が解決しようとする課題】このように、ASIC
完成後のテスターによる試験結果は、ストローブ点での
出力値のみで判定されるため、シミュレーション結果に
おけるストローブ点での出力信号値は、非常に重要なも
のとなる。ところが従来において、ストローブ点での信
号値を確認するには、図3のようなテキストファイルを
用いて確認するしかなく、ストローブ点が期待通りに設
定されているかを確認するのは手間のかかる作業であっ
た。
完成後のテスターによる試験結果は、ストローブ点での
出力値のみで判定されるため、シミュレーション結果に
おけるストローブ点での出力信号値は、非常に重要なも
のとなる。ところが従来において、ストローブ点での信
号値を確認するには、図3のようなテキストファイルを
用いて確認するしかなく、ストローブ点が期待通りに設
定されているかを確認するのは手間のかかる作業であっ
た。
【0005】また、シミュレーション波形がストローブ
点近傍で変化することは、シミュレーション精度やテス
ターの精度から、試験結果が期待値と異なってしまう恐
れがあり望ましいことではない。ところが、従来におい
てストローブ点近傍での波形の状態を観測するには、シ
ミュレーション開始から周期毎に各ストローブ点に対応
する時刻を計算して、その時刻における波形を観測する
といった作業を行っており、非常に手間のかかるもので
あった。
点近傍で変化することは、シミュレーション精度やテス
ターの精度から、試験結果が期待値と異なってしまう恐
れがあり望ましいことではない。ところが、従来におい
てストローブ点近傍での波形の状態を観測するには、シ
ミュレーション開始から周期毎に各ストローブ点に対応
する時刻を計算して、その時刻における波形を観測する
といった作業を行っており、非常に手間のかかるもので
あった。
【0006】本発明は、従来行われていた面倒な作業を
なくし、ストローブ点が期待通りに設定され且つストロ
ーブ点近傍における波形の確認が簡単に行える表示装置
を提供することを目的とする。
なくし、ストローブ点が期待通りに設定され且つストロ
ーブ点近傍における波形の確認が簡単に行える表示装置
を提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ASIC内部の回路構成を入力する回路
入力手段、シミュレーションのためのテストパターンを
入力するテストパターン入力手段、前記回路構成に対し
前記テストパターンでシミュレーションを行うシミュレ
ーション実施手段、出力信号に対しテスターでの検出タ
イミングを決定するストローブ点設定手段、前記シミュ
レーション結果より出力信号のストローブ点における値
を期待値としたテキストファイルを生成するテキストフ
ァイル生成手段より構成されるASIC用のCAD装置
において、シミュレーション波形を一時的に記憶するフ
レームバッファと、各出力信号についてストローブ点の
位置をシミュレーション波形に重ねる手段と、該シミュ
レーション波形を前記フレームバッファに書き込む手段
と、該シミュレーション波形をディスプレイにより表示
させる手段とを備えたことを特徴とする。
め、本発明は、ASIC内部の回路構成を入力する回路
入力手段、シミュレーションのためのテストパターンを
入力するテストパターン入力手段、前記回路構成に対し
前記テストパターンでシミュレーションを行うシミュレ
ーション実施手段、出力信号に対しテスターでの検出タ
イミングを決定するストローブ点設定手段、前記シミュ
レーション結果より出力信号のストローブ点における値
を期待値としたテキストファイルを生成するテキストフ
ァイル生成手段より構成されるASIC用のCAD装置
において、シミュレーション波形を一時的に記憶するフ
レームバッファと、各出力信号についてストローブ点の
位置をシミュレーション波形に重ねる手段と、該シミュ
レーション波形を前記フレームバッファに書き込む手段
と、該シミュレーション波形をディスプレイにより表示
させる手段とを備えたことを特徴とする。
【0008】
【作用】本発明は、各出力信号についてストローブ点の
位置をシミュレーション波形に重ね、該シミュレーショ
ン波形を前記フレームバッファに書き込み、該シミュレ
ーション波形をディスプレイにより表示させている。す
なわちストローブ点をシミュレーション波形へフィード
バックさせている。
位置をシミュレーション波形に重ね、該シミュレーショ
ン波形を前記フレームバッファに書き込み、該シミュレ
ーション波形をディスプレイにより表示させている。す
なわちストローブ点をシミュレーション波形へフィード
バックさせている。
【0009】
【実施例】以下、本発明の一実施例について図面を参照
しつつ説明する。図5は、本発明によるASIC用シミ
ュレーション結果表示装置を用いたCAD装置における
ASICの設計過程を示すフローチャートである。ま
ず、ASICの設計を行うには、ASIC内部の回路構
成を入力することから始める(ステップ1)。これは、
回路内部の構成要素であるセルをレイアウトし、セル間
を結線するいわゆる回路図エディタによる方法、あるい
は回路の動作を論理記述言語を用いて記述し論理合成す
る方法のいずれでもよい。
しつつ説明する。図5は、本発明によるASIC用シミ
ュレーション結果表示装置を用いたCAD装置における
ASICの設計過程を示すフローチャートである。ま
ず、ASICの設計を行うには、ASIC内部の回路構
成を入力することから始める(ステップ1)。これは、
回路内部の構成要素であるセルをレイアウトし、セル間
を結線するいわゆる回路図エディタによる方法、あるい
は回路の動作を論理記述言語を用いて記述し論理合成す
る方法のいずれでもよい。
【0010】次にシミュレーションのためのテストパタ
ーンを入力する(ステップ2)。特にASICの場合、
このテストパターンがASIC完成後のテスターによる
試験にも使われることになり、テストパターンがASI
C完成後のテスターによる試験にも使われることにな
り、テストパターンのサイクルタイム、及び、すべての
入力信号についてディレイ値、各サイクル毎の値、クロ
ック信号についてパネル幅と言ったパラメータを定義し
ていく。
ーンを入力する(ステップ2)。特にASICの場合、
このテストパターンがASIC完成後のテスターによる
試験にも使われることになり、テストパターンがASI
C完成後のテスターによる試験にも使われることにな
り、テストパターンのサイクルタイム、及び、すべての
入力信号についてディレイ値、各サイクル毎の値、クロ
ック信号についてパネル幅と言ったパラメータを定義し
ていく。
【0011】次に、上記入力した回路に対して、上記入
力したテストパターンでシミュレーションを行い、結果
を図2に示すような波形で観測する(ステップ3)。さ
らに従来の技術で説明したように、ASIC完成後のテ
スターによる試験で、出力信号が正しく出力されている
かを確認するためのストローブ点を設定する(ステップ
4)。そして、前述したシミュレーション結果により、
ストローブ点における出力信号の値が求められ、図3の
ようなテキストファイルが生成される(ステップ5)。
力したテストパターンでシミュレーションを行い、結果
を図2に示すような波形で観測する(ステップ3)。さ
らに従来の技術で説明したように、ASIC完成後のテ
スターによる試験で、出力信号が正しく出力されている
かを確認するためのストローブ点を設定する(ステップ
4)。そして、前述したシミュレーション結果により、
ストローブ点における出力信号の値が求められ、図3の
ようなテキストファイルが生成される(ステップ5)。
【0012】一方、本発明によるASIC用シミュレー
ション結果表示装置では、ストローブ点の設定後、スト
ローブ点のシミュレーション波形へのフィードバックが
行われる(ステップ6)。このフィードバックにより、
シミュレーション波形へのフィードバックが行われる。
このフィードバックにより、シミュレーション波形上に
図1にstbで示されているように各サイクル毎のスト
ローブ点が表示される。このstbが表示されるタイミ
ングは、 stb=(N−1)*T+STRB なる式で求められる値である。式(1)において、Nは
サイクル数、Tは周期すなわち1サイクルの時間、ST
RBは、サイクル内のストローブ点のタイミングであ
る。図1の場合、Tは80、STRBは70であり、サ
イクル数が1、2、3、……と増えるに従い、stbは
70、150、230、……に設定され、図1のように
一点鎖線の縦線で出力波形上にストローブ点が表示され
る。ここで、ストローブ点が、設計者の期待するような
位置に設定されていない場合は、ストローブ点の設定か
らやり直す。
ション結果表示装置では、ストローブ点の設定後、スト
ローブ点のシミュレーション波形へのフィードバックが
行われる(ステップ6)。このフィードバックにより、
シミュレーション波形へのフィードバックが行われる。
このフィードバックにより、シミュレーション波形上に
図1にstbで示されているように各サイクル毎のスト
ローブ点が表示される。このstbが表示されるタイミ
ングは、 stb=(N−1)*T+STRB なる式で求められる値である。式(1)において、Nは
サイクル数、Tは周期すなわち1サイクルの時間、ST
RBは、サイクル内のストローブ点のタイミングであ
る。図1の場合、Tは80、STRBは70であり、サ
イクル数が1、2、3、……と増えるに従い、stbは
70、150、230、……に設定され、図1のように
一点鎖線の縦線で出力波形上にストローブ点が表示され
る。ここで、ストローブ点が、設計者の期待するような
位置に設定されていない場合は、ストローブ点の設定か
らやり直す。
【0013】以上が、本発明によるASIC用シミュレ
ーション結果表示装置を用いたCAD装置におけるAS
ICの設計過程の一実施例である。本実施例では、図5
に示したようにシミュレーション実施後、すぐストロー
ブ点を設定するように説明したが、実際の設計過程で
は、シミュレーション実施後、回路やテストパターンに
問題があり、何回もやり直しをしながら進めて行くのが
一般的である。このように、やり直しをする場合のフロ
ーは図5では省略されているが、やり直しのある場合で
も本発明の有用性は、損なわれるものではない。
ーション結果表示装置を用いたCAD装置におけるAS
ICの設計過程の一実施例である。本実施例では、図5
に示したようにシミュレーション実施後、すぐストロー
ブ点を設定するように説明したが、実際の設計過程で
は、シミュレーション実施後、回路やテストパターンに
問題があり、何回もやり直しをしながら進めて行くのが
一般的である。このように、やり直しをする場合のフロ
ーは図5では省略されているが、やり直しのある場合で
も本発明の有用性は、損なわれるものではない。
【0014】また、図1では、4つの出力信号が同一の
ストローブ点をもつものとして図示されているが、それ
ぞれの出力信号が別々のストローブ点をもつ場合でも、
別々に表示されていることで対処できる。なお、図1で
は、ストローブ点を一点鎖線で表示したが、線の種類に
ついては、特に指定されるものではない。また、図9
は、本発明のためのハードウェア構成の一例を示してい
る。この構成は従来のCAD装置の構成とほとんど同じ
である。図において設計者はディスプレイ10を見なが
らキーボード/マウス11で回路図やテストパターンを
入力して、中央演算装置12でシミュレーションを行
い、結果を入出力制御部13を介してディスプレイ10
に表示する。また、ストローブ点をキーボード11より
入力し、シミュレーション結果からテスター用テキスト
ファイルを生成するようになっている。
ストローブ点をもつものとして図示されているが、それ
ぞれの出力信号が別々のストローブ点をもつ場合でも、
別々に表示されていることで対処できる。なお、図1で
は、ストローブ点を一点鎖線で表示したが、線の種類に
ついては、特に指定されるものではない。また、図9
は、本発明のためのハードウェア構成の一例を示してい
る。この構成は従来のCAD装置の構成とほとんど同じ
である。図において設計者はディスプレイ10を見なが
らキーボード/マウス11で回路図やテストパターンを
入力して、中央演算装置12でシミュレーションを行
い、結果を入出力制御部13を介してディスプレイ10
に表示する。また、ストローブ点をキーボード11より
入力し、シミュレーション結果からテスター用テキスト
ファイルを生成するようになっている。
【0015】なお、ハードディスク14には、回路図フ
ァイルA、テキストパターンファイルB、シミュレーシ
ョン結果ファイルC、ストローブ点ファイルD及びテス
ター用テキストファイルEが格納されている。また、シ
ミュレーション波形を一時的に記憶するフレームバッフ
ァ15が設けられている。しかしながら、本発明によれ
ば、中央演算装置12により、ストローブ点を波形に重
ねてフレームバッファ15に書き込みディスプレイ表示
させるようにした点に特徴を有する。すなわち、中央演
算装置12の機能実現手段として、各出力信号について
ストローブ点の位置をシミュレーション波形に重ねる手
段と、該シミュレーション波形を前記フレームバッファ
に書き込む手段と、該シミュレーション波形をディスプ
レイにより表示させる手段とを備えたことを特徴とす
る。
ァイルA、テキストパターンファイルB、シミュレーシ
ョン結果ファイルC、ストローブ点ファイルD及びテス
ター用テキストファイルEが格納されている。また、シ
ミュレーション波形を一時的に記憶するフレームバッフ
ァ15が設けられている。しかしながら、本発明によれ
ば、中央演算装置12により、ストローブ点を波形に重
ねてフレームバッファ15に書き込みディスプレイ表示
させるようにした点に特徴を有する。すなわち、中央演
算装置12の機能実現手段として、各出力信号について
ストローブ点の位置をシミュレーション波形に重ねる手
段と、該シミュレーション波形を前記フレームバッファ
に書き込む手段と、該シミュレーション波形をディスプ
レイにより表示させる手段とを備えたことを特徴とす
る。
【0016】
【発明の効果】以上述べたように、本発明によれば、出
力信号のストローブ点を、出力波形に重ねて表示させる
ので、ストローブ点が期待通りに設定されているか、及
びストローブ点近傍で出力信号が変化していないか、と
いった様子が一目瞭然となる。よって、ASIC完成後
のテスターによる試験を効果的に行えるようになり、A
SIC設計の効率化が図れるといった効果を奏する。
力信号のストローブ点を、出力波形に重ねて表示させる
ので、ストローブ点が期待通りに設定されているか、及
びストローブ点近傍で出力信号が変化していないか、と
いった様子が一目瞭然となる。よって、ASIC完成後
のテスターによる試験を効果的に行えるようになり、A
SIC設計の効率化が図れるといった効果を奏する。
【0017】例えば、シミュレーション結果が図6のよ
うな波形であり、設計者の期待するような波形であった
とする。ところが、ストローブ点が図1と同じように7
0であったとすると、図7に示すように出力信号OUT
1及びOUT4がHIGHの状態になることを確認でき
ず、またOUT3がストローブ点の近傍で変化するた
め、テスターの結果が期待値と異なる恐れがあり、70
が好ましいストローブ点でないことが一目瞭然で確認で
きる。そして、このような場合は、OUT1、OUT
2、OUT3のストローブ点を10、OUT4のストロ
ーブ点を45とすると、図8のように問題ないことが一
目瞭然でわかる。
うな波形であり、設計者の期待するような波形であった
とする。ところが、ストローブ点が図1と同じように7
0であったとすると、図7に示すように出力信号OUT
1及びOUT4がHIGHの状態になることを確認でき
ず、またOUT3がストローブ点の近傍で変化するた
め、テスターの結果が期待値と異なる恐れがあり、70
が好ましいストローブ点でないことが一目瞭然で確認で
きる。そして、このような場合は、OUT1、OUT
2、OUT3のストローブ点を10、OUT4のストロ
ーブ点を45とすると、図8のように問題ないことが一
目瞭然でわかる。
【図1】本発明のASICシミュレーション結果表示装
置におけるストローブ点表示のシミュレーション波形図
である。
置におけるストローブ点表示のシミュレーション波形図
である。
【図2】従来のASICシミュレーション結果表示装置
におけるシミュレーション波形図である。
におけるシミュレーション波形図である。
【図3】従来のストローブ点における出力信号値確認の
ためのテキストファイルを示す図である。
ためのテキストファイルを示す図である。
【図4】従来のCAD装置におけるASICの設計過程
を示すフローチャートである。
を示すフローチャートである。
【図5】本発明によるASIC用シミュレーション結果
表示装置を用いたCAD装置によるASICの設計過程
を示すフローチャートである。
表示装置を用いたCAD装置によるASICの設計過程
を示すフローチャートである。
【図6】ASICシミュレーション結果表示装置におけ
るシミュレーション波形の一例を示す図である。
るシミュレーション波形の一例を示す図である。
【図7】図6のシミュレーション波形図に本発明のAS
ICシミュレーション結果表示装置におけるストローブ
点を重ねた波形図である。
ICシミュレーション結果表示装置におけるストローブ
点を重ねた波形図である。
【図8】図7のシミュレーション波形図においてストロ
ーブ点の位置を改善した本発明のASICシミュレーシ
ョン結果表示装置における波形図である。
ーブ点の位置を改善した本発明のASICシミュレーシ
ョン結果表示装置における波形図である。
【図9】本発明のASIC用シミュレーション結果表示
装置におけるハードウェア構成を示すブロック図であ
る。
装置におけるハードウェア構成を示すブロック図であ
る。
10 ディスプレイ 11 キーボード/マウス 12 中央演算装置 13 入出力制御部 14 ハードディスク 15 フレームバッファ A 回路図ファイル B テストパターンファイル C シミュレーション結果ファイル D ストローブ点ファイル E テスター用テキストファイル
Claims (1)
- 【請求項1】 ASIC内部の回路構成を入力する回路
入力手段、シミュレーションのためのテストパターンを
入力するテストパターン入力手段、前記回路構成に対し
前記テストパターンでシミュレーションを行うシミュレ
ーション実施手段、出力信号に対しテスターでの検出タ
イミングを決定するストローブ点設定手段、前記シミュ
レーション結果より出力信号のストローブ点における値
を期待値としたテキストファイルを生成するテキストフ
ァイル生成手段より構成されるASIC用のCAD装置
において、シミュレーション波形を一時的に記憶するフ
レームバッファと、各出力信号についてストローブ点の
位置をシミュレーション波形に重ねる手段と、該シミュ
レーション波形を前記フレームバッファに書き込む手段
と、該シミュレーション波形をディスプレイにより表示
させる手段とを備えたことを特徴とするASICシミュ
レーション結果表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4030561A JPH05233745A (ja) | 1992-02-18 | 1992-02-18 | Asic用シミュレーション結果表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4030561A JPH05233745A (ja) | 1992-02-18 | 1992-02-18 | Asic用シミュレーション結果表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05233745A true JPH05233745A (ja) | 1993-09-10 |
Family
ID=12307229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4030561A Pending JPH05233745A (ja) | 1992-02-18 | 1992-02-18 | Asic用シミュレーション結果表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05233745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003028929A (ja) * | 2001-07-13 | 2003-01-29 | Advantest Corp | 半導体試験装置のシーケンスモニタ |
-
1992
- 1992-02-18 JP JP4030561A patent/JPH05233745A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003028929A (ja) * | 2001-07-13 | 2003-01-29 | Advantest Corp | 半導体試験装置のシーケンスモニタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| US5633879A (en) | Method for integrated circuit design and test | |
| JP2607029B2 (ja) | 信号遷移伝搬検出方法 | |
| JPH05233745A (ja) | Asic用シミュレーション結果表示装置 | |
| CN101083507B (zh) | 遵循ieee1149.1协议的通用测试ip方法 | |
| JPH08221456A (ja) | タイミング検証方法及びタイミング検証システム | |
| JP3212157B2 (ja) | 論理回路検証装置 | |
| JP2957016B2 (ja) | ディレー故障シミュレーション方式 | |
| JPH06148293A (ja) | 論理回路テスト回路 | |
| JP3173466B2 (ja) | 論理シミュレーション波形表示システム | |
| JP2894732B2 (ja) | 論理回路シミュレーシヨン装置 | |
| JP2953029B2 (ja) | 論理集積回路の試験方法 | |
| JP2001255357A (ja) | テストパターン妥当性検証方法及びその装置 | |
| JPH10254915A (ja) | 電子回路テスト用システム | |
| JPH07240445A (ja) | Ic試験装置のデータ表示制御方法 | |
| JPS6295473A (ja) | 論理回路図表示装置 | |
| JP2924176B2 (ja) | 論理シミュレーション・システム | |
| JP3140230B2 (ja) | 信号伝播経路解析装置 | |
| JP3110326B2 (ja) | 検証用テストパタン設計装置 | |
| JPH0348782A (ja) | Icテスト用テストパターン発生装置 | |
| JPH10116297A (ja) | 集積回路のタイミング特性算出方法及び集積回路のタイミング特性算出プログラムを記録した媒体 | |
| JPH08221472A (ja) | 論理回路試験用テストパターン作成装置 | |
| JP2009054107A (ja) | 統合シミュレーション装置及び該統合シミュレーション装置を用いた設計・開発方法 | |
| JPH08202741A (ja) | 機能設計支援装置及び機能設計支援方法 |