JPH05242016A - バス幅変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 各種コンピュータに使用される周辺装置と、
その周辺装置とコンピュータ本体との間においてデータ
転送を行うときに、従来の周辺装置のデータバスのバス
幅に依存していたデータ転送の低速処理を解消し、コン
ピュータ本体のシステムバスの高速化に追従できる高速
なデータ転送を目的とする。 【構成】コンピュータ本体のシステムバスのデータバス
１から周辺装置コントローラ３のデータバス方向と、周
辺装置コントローラ３のデータバス２からコンピュータ
本体のシステムバスのデータバス１方向の間において、
それぞれ専用のラッチ６〜１３を設け、それらをラッチ
コントロール部５により独立に制御することによって高
速転送を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータシステム
におけるバス幅の異なるデータ転送のときに、高速処理
を行なうバス幅変換回路に関する。

【０００２】

【従来の技術】近年、コンピュータシステムはマイクロ
プロセッサの性能向上に伴って著しく高速化している。
この高速化に貢献しているマイクロプロセッサのデータ
バス幅の増加に対応して、コンピュータ本体のシステム
バスのデータバス幅も増加している。一方、コンピュー
タ本体のシステムバスのデータバスに、周辺装置コント
ローラを通じて接続される周辺装置は、従来の装置との
共用関係もあって、このデータバス幅増加に追従してい
ないのが現状である。すなわち、周辺装置の規格に対応
してコントローラのデータバス幅が決められており、コ
ンピュータ本体のシステムバスのデータバス幅と必ずし
も一致させることができないからである。そのため、コ
ンピュータ本体のシステムバスのデータバスと周辺装置
コントローラのデータバスとのアクセス速度が、システ
ム全体としての性能に関わってくる。コンピュータ本体
のシステムバスのデータバスと周辺装置コントローラの
データバスの間においてバス幅の異なるコンピュータシ
ステムで、データ転送速度を可能な限り向上させる必要
がある。

【０００３】以下、従来のコンピュータ本体のシステム
バスのデータバスと周辺装置コントローラのデータバス
とのデータの転送方法について図面を参照しながら説明
する。図３は従来のデータ転送回路の構成をブロック図
で示す。図において、１はコンピュータ本体のシステム
バスの３２ビット幅のデータバス、２は周辺装置コント
ローラの８ビット幅のデータバスであり、周辺装置コン
トーラ３と、周辺装置４と、８ビット幅の双方向バッフ
ァ１５、１６、１７、１８と、双方向バッファコントロ
ール部１４とで構成されている。コンピュータ本体のシ
ステムバスの３２ビット幅のデータバス１と周辺装置コ
ントローラの８ビット幅のデータバス２の間におけるデ
ータ転送方法は、まずコンピュータ本体のシステムバス
の使用権を得たあと、実際のデータ転送を行う。

【０００４】システムバス側から周辺装置４側にデータ
を送る場合、コンピュータ本体のシステムバスの使用権
を得たあと、周辺装置コントローラ３の周辺装置コント
ローラの８ビット幅のデータバス２に応じて、双方向バ
ッファ１５をバッファコントロール部１４により制御
し、データを転送する。データ転送終了後、コンピュー
タ本体のシステムバスは一旦解放される。つぎに、コン
ピュータ本体のシステムバスの使用権を再び得たあと、
双方向バッファ１６をバッファコントロール部１４によ
り制御し、データを転送する。このように順次コンピュ
ータ本体のシステムバスの使用権を得ながら双方向バッ
ファ１５、１６、１７、１８を双方向バッファコントー
ル部１４により制御することにより、周辺装置コントロ
ーラ３の周辺装置コントローラの８ビット幅のデータバ
ス２に対応したデータ転送を行なう。

【０００５】また、周辺装置４側からシステムバス側に
データを送る場合、まずコンピュータ本体のシステムバ
スの使用権を得たあと、双方向バッファ１５をバッファ
コントロール部１４により制御し、周辺装置コントロー
ラ３の周辺装置コントローラの８ビット幅のデータバス
２のバス幅単位で、コンピュータ本体のシステムバス側
にデータを転送する。データ転送終了後、コンピュータ
本体のシステムバスは一旦解放される。つぎに、コンピ
ュータ本体のシステムバスの使用権を再び得たあと、双
方向バッファ１６をバッファコントロール部１４により
制御し、データを転送する。このように順次双方向バッ
ファ１５、１６、１７、１８を双方向バッファコントー
ル部１４により制御することにより、周辺装置コントロ
ーラ３の周辺装置コントローラの８ビット幅のデータバ
ス２に対応したデータ転送を行なう。

【０００６】図４は従来例の動作をタイミングチャート
で示す。図４において、１９−１、１９−２、１９−
３、１９−４は、コンピュータ本体のシステムバスの使
用権を得るのに要する時間、２０−１、２０−２、２０
−３、２０−４はシステムバスと周辺装置間のデータ転
送時間である。システムバス側から周辺装置側にデータ
を送る場合、周辺装置側からシステムバス側へとデータ
を送る場合のどちらにおいても、まず１９−１の期間に
おいて、コンピュータ本体のシステムバスの使用権を得
て、その後２０−１の期間に周辺装置コントローラ３の
周辺装置コントローラの８ビット幅のデータバス２に応
じて、双方向バッファ１５をバッファコントロール部１
４により制御し、データを転送する。データ転送終了
後、コンピュータ本体のシステムバスは一旦解放され
る。つぎに、１９−２の期間において、コンピュータ本
体のシステムバスの使用権を再び得たあと、２０−２の
期間に双方向バッファ１６をバッファコントロール部１
４により制御し、データを転送する。このように順次コ
ンピュータ本体のシステムバスの使用権を１９−１、１
９−２、１９−３、１９−４の期間に得ながら双方向バ
ッファ１５、１６、１７、１８を双方向バッファコント
ール部１４により制御することにより、データ転送を行
う。

【０００７】このような従来の手段においては、システ
ムバス側のデータバス幅にかかわらず、周辺装置側のデ
ータバス幅単位でデータ転送が行なわれる。

【０００８】

【発明が解決しようとする課題】このような従来の構成
では、コンピュータ本体のシステムバスの高速化に比
べ、周辺装置コントローラのデータバス幅によってデー
タ転送速度が制限されてしまい、コンピュータシステム
としての全体の高速化は望めない。

【０００９】本発明は上記の課題を解決するもので、高
速のデータ転送が可能なバス幅変換回路を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】本発明は上記の目的を達
成するために、コンピュータ本体のシステムバスのデー
タバスから周辺装置コントローラのデータバス方向と、
周辺装置コントローラのデータバスからコンピュータ本
体のシステムバスのデータバス方向の間において、デー
タバスの転送方向に応じた専用のラッチを設け独立に制
御することによって高速転送を実現する。

【００１１】

【作用】本発明は上記の構成において、周辺装置コント
ローラのデータバス幅に依存せずに、コンピュータ本体
のシステムバスのデータバスのバス幅に対応した高速デ
ータ転送が可能となる。

【００１２】

【実施例】以下本発明の一実施例のバス幅変換回路につ
いて図面を参照しながら説明する。

【００１３】図１は本発明の一実施例のバス幅変換回路
の構成図をブロック図で示す。図において、１はコンピ
ュータ本体のシステムバスの３２ビット幅のデータバス
を、２は周辺装置コントローラの８ビット幅のデータバ
スを表わしており、周辺装置コントーラ３と、周辺装置
４と、８ビット幅のラッチ６、７、８、９、１０、１
１、１２、１３とラッチコントロール部５で構成されて
いる。コンピュータ本体のシステムバスの３２ビット幅
のデータバス１と周辺装置コントローラの８ビット幅の
データバス２の間におけるデータ転送方法は、システム
バス側から周辺装置側にデータを送る場合、まずコンピ
ュータ本体のシステムバスの使用権を得る。その後で３
２ビット幅のデータを１回でラッチ１０、１１、１２、
１３によりラッチする。このラッチ後システムバスは解
放される。この後、周辺装置コントローラ３の８ビット
幅のデータバス２に応じて、まずラッチ１０をラッチコ
ントロール部５により制御してデータを転送する。つぎ
に、ラッチ１１をラッチコントロール部５により制御
し、データを転送する。このように順次ラッチ１０、１
１、１２、１３をラッチコントール部５により制御する
ことにより、データを転送する。

【００１４】上記の方法によりデータ転送の高速化が図
れることを図２を用いて説明する。図２において、１９
は、コンピュータ本体のシステムバスの使用権を得るの
に要する時間、２２−１、２２−２、２２−３、２２−
４はシステムバスと周辺装置間のデータ転送時間であ
る。本発明では、まず１９の期間において、コンピュー
タ本体のシステムバスの使用権を得る。その後８ビット
幅のラッチ１０、１１、１２、１３によりシステムバス
から、１回で転送データをシステムバスとラッチ間のデ
ータ転送時間２１間にラッチし、ラッチと周辺装置間の
データ転送時間２２でそれぞれのラッチからデータを送
出する。本実施例は従来例に比べ、コンピュータ本体の
システムバスのデータバス１からデータ転送の最初の一
回でラッチが可能となるため、ラッチした後はラッチ１
０、１１、１２、１３と周辺装置コントローラ３の間の
みでデータ転送が可能となり、従来例と比較してデータ
転送時間の短縮が図れる。また、このデータラッチ後
は、システムバスは解放され別の処理が可能となる。

【００１５】また、周辺装置４側からシステムバス側へ
とデータを送る場合、まずラッチ６をラッチコントロー
ル部５により制御し、周辺装置コントローラ３の８ビッ
ト幅のデータバス２のバス幅単位で、データをラッチす
る。つぎに、ラッチ７をラッチコントロール部５により
制御し、データをラッチする。このようにラッチ６、
７、８、９をラッチコントール部５によりすべてのラッ
チを終えた後でコンピュータ本体のシステムバスの使用
権を得、コンピュータ本体のシステムバスの３２ビット
幅のデータバス１へ１回でデータ転送を行う。

【００１６】上記の方法によりデータ転送の高速化が図
れることを図２を用いて説明する。本発明では、まず８
ビット幅のラッチ６、７、８、９によりデータをラッチ
と周辺装置間のデータ転送時間２２−１、２２−２、２
２−３、２２−４でラッチする。つぎに、１９の期間に
おいて、コンピュータ本体のシステムバスの使用権を得
る。その後システムバスへ１回でデータをシステムバス
とラッチ間のデータ転送時間２１間に送出する。本実施
例では従来例に比べ、コンピュータ本体のシステムバス
のデータバスへのデータ転送が最後の一回で可能となる
ため、データ転送前はラッチ６、７、８、９と周辺装置
コントローラの間のみでデータ転送が可能となり、従来
例と比較してこのデータ転送時間の短縮が図れる。ま
た、このデータ送出前は、システムバスは解放され別の
処理が可能となる。

【００１７】なお、本実施例では、コンピュータ本体の
システムバスのデータバス幅を３２ビット、周辺装置コ
ントローラのデータバス幅を８ビットとしたが、システ
ムバスのデータバス幅が３２ビット以外、周辺装置コン
トローラのデータバス幅が８ビット以外のシステムにも
有効なことはいうまでもない。

【００１８】

【発明の効果】以上の実施例から明かなように、データ
の転送方向に専用の複数個のラッチとラッチコントロー
ル部を設けることによって、データ転送の高速化を図る
ことができ、さらにコンピュータ本体のシステムバスの
占有時間を減少させることによりコンピュータシステム
全体の性能を向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施例のバス幅変換回路の構成を示す
ブロック図

【図２】本発明の実施例の動作の遷移を示す信号図

【図３】従来のバス幅変換回路の構成を示すブロック図

【図４】従来のバス幅変換回路の動作遷移を示す信号図

【符号の説明】

１ コンピュータ本体のシステムバスの３２ビット幅の
データバス ２ 周辺装置コントローラの８ビット幅のデータバス ３ 周辺装置コントローラ ５ ラッチコントロール部 ６ ８ビット幅ラッチ ７ ８ビット幅ラッチ ８ ８ビット幅ラッチ ９ ８ビット幅ラッチ １０ ８ビット幅ラッチ １１ ８ビット幅ラッチ １２ ８ビット幅ラッチ １３ ８ビット幅ラッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古川 洋介 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 コンピュータ本体のシステムバスのｍ幅
   のデータバスと、周辺装置コントローラのｎ幅のデータ
   バスの間に、ｍ／ｎ個のラッチを備えたことを特徴とす
   るバス幅変換回路。
2. 【請求項２】 コンピュータ本体と周辺装置とのデータ
   転送が片方向のデータバスのバス幅を変換する請求項１
   記載のバス幅変換回路。
3. 【請求項３】 コンピュータ本体と周辺装置とのデータ
   転送が双方向のデータバスのバス幅を変換する請求項１
   記載のバス幅変換回路。