JPH05242050A

JPH05242050A - プロセッサ装置

Info

Publication number: JPH05242050A
Application number: JP4473892A
Authority: JP
Inventors: Toshihisa Kamemaru; 敏久亀丸
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-03-02
Filing date: 1992-03-02
Publication date: 1993-09-21

Abstract

(57)【要約】【目的】情報処理装置において、プロセッサの機能を
補助するコプロセッサを、機能を柔軟に変更することが
でき、高速に実行できるようにし、かつプログラム毎に
必要な機能をコプロセッサが有する。【構成】コプロセッサ１２を外部からの構成データを
ライトすることによって機能が柔軟に変更できる大規模
ＰＬＤ(Programable Logic Device)１２で構成し、実行
プログラムに構成データ、構成データのライト手段、構
成データ・ライト完了通知手段および、コプロセッサ起
動手段を有する。大規模ＰＬＤ１２は書き換え可能なメ
モリとこのメモリに記録されたデータにより動作変更が
可能なロジック部を有するので、実行プログラム毎に構
成データを大規模ＰＬＤ１２のメモリに書き込める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、情報処理分野の中央
処理装置のプロセッサ装置に関するものである。

【０００２】

【従来の技術】一般に、プロセッサの機能を補助するこ
とによりシステムの性能を向上させるコプロセッサに
は、例えば、モトローラＭＣ６８０３０に対するＭＣ６
８８８２（浮動小数点コプロセッサ）、ＭＩＰＳ社Ｒ２
０００に対するＲ２０１０（浮動小数点コプロセッサ）
のように機能別のハードウェアにより特定の機能を提供
するものと、例えば、特開平０２−１４８１６２や特開
平０３−２０２９４９に示されるように汎用プロセッサ
に特定の機能を実現するためのマイクロプログラムを記
憶し実行することにより特定の機能を提供するものがあ
る。前者の従来例を従来例１、後者の従来例を従来例２
として以下に説明する。

【０００３】従来例１について説明する。図４は従来の
ハードウェア方式のコプロセッサを示す概念図であり、
図において、１はプログラムを実行するＣＰＵ、１１は
プログラムのうち一般的な作業をするプロセッサ、１２
はプログラムのうち浮動小数点演算など特殊な機能を高
速に実行するコプロセッサ、１３はプロセッサ１１がコ
プロセッサ１２を制御するためのコプロセッサ制御バ
ス、１４はコプロセッサ１２がプロセッサ１１にステー
タスを通知するためのコプロセッサ・ステータス・バ
ス、２はメモリ、３はＩ／Ｏ装置、４はＣＰＵ１、メモ
リ２およびＩ／Ｏ装置３を結合するシステムバスであ
る。

【０００４】また、図６に従来のＣＰＵが実行するプロ
グラムの概念図を示す。図６において１０１はプロセッ
サが実行できる命令コードが格納されている命令コード
領域、１０２はプロセッサ実行時に使用するデータ１０
２１が格納されているデータ領域である。また、命令コ
ード領域１０１にはコプロセッサには無関係の一般命令
１０１１、コプロセッサ実行命令１０１２が格納されて
いる。

【０００５】次に動作について説明する。Ｉ／Ｏ装置
（ディスク装置やネットワークなど）３から図６に示す
形式のプログラムをメモリ２に読み込んで記憶し、ＣＰ
Ｕ１はその記憶したプログラムを実行する。ＣＰＵ１が
コプロセッサ１２に無関係な命令コードを実行するとき
は、プロセッサ１１が命令コード領域１０１内の一般命
令１０１１を実行し、データ領域１０２内のデータ１０
２１にアクセスする。

【０００６】ＣＰＵ１がコプロセッサ実行命令１０１２
を実行するときは、プロセッサ１１がコプロセッサ実行
命令１０１２によりコプロセッサ１２に起動要求をコプ
ロセッサ制御バス１３を経由して伝え、コプロセッサ１
２がそれが持つ特定の機能を実行し、実行が終了したら
コプロセッサ・ステータスバス１４を経由して終了をプ
ロセッサ１１に伝える。

【０００７】次に、従来例２について説明する。図５は
従来のマイクロプログラム方式のコプロセッサを示す概
念図であり、図において、１はプログラムを実行するＣ
ＰＵ、１１はプログラムのうち一般的な作業をするプロ
セッサ、１２はプログラムのうち様々な機能を実行する
コプロセッサ、コプロセッサ１２のうち１２１はローカ
ルプロセッサ、１２２は２ポートＲＡＭ、１２３はロー
カルメモリ、１２４はローカルプロセッサ１２１、２ポ
ートＲＡＭ１２２、ローカルメモリ１２３を結合するロ
ーカルバス、２はメモリ、３はＩ／Ｏ装置、４はＣＰＵ
１、メモリ２およびＩ／Ｏ装置３を結合するシステムバ
スである。

【０００８】また、図６に従来のＣＰＵが実行するプロ
グラムの概念図を示す。図６において１０１はプロセッ
サが実行できる命令コードが格納されている命令コード
領域、１０２はプロセッサ実行時に使用するデータ１０
２１が格納されているデータ領域である。また、命令コ
ード領域１０１にはコプロセッサには無関係の一般命令
１０１１、コプロセッサ実行命令１０１２が格納されて
いる。

【０００９】次に動作について説明する。システムの立
ち上げあるいはシステムリセットのあと、プロセッサ１
１はコプロセッサ１２の動作を記述したマイクロプログ
ラムをＩ／Ｏ装置（ディスクやネットワークなど）３か
ら読み込み、２ポートＲＡＭ１２２を介して、ローカル
メモリ１２３に転送し記憶する。ＣＰＵ１がコプロセッ
サ１２に無関係な命令コードを実行するときは、プロセ
ッサ１１は命令コード領域１０１内の一般命令１０１１
の命令を実行し、データ領域１０２内のデータ１０２１
にアクセスする。

【００１０】ＣＰＵ１がコプロセッサ実行命令１０１２
を実行するときは、プロセッサ１１がコプロセッサ１２
の起動要求を２ポートＲＡＭ１２２、ローカルバス１２
４を介してローカルプロセッサ１２１に伝え、ローカル
プロセッサ１２１がローカルメモリ１２３に記憶したマ
イクロプログラムを実行し、実行が終了したら２ポート
ＲＡＭ１２２を介して終了をプロセッサ１１に伝える。

【００１１】

【発明が解決しようとする課題】従来のコプロセッサ装
置は以上のように構成されているので、従来例１の場合
は、ハードウェアで構成するため機能が固定し、柔軟に
変更することができないという問題点がある。一方、従
来例２の場合は、マイクロプログラムで制御するため、
ハードワイヤードで組む場合に比べて非常に低速になる
という問題点があった。また、従来例２についてもプロ
グラム毎に柔軟にコプロセッサの機能を変更するのが困
難であった。

【００１２】この発明は上記のような問題点を解消する
ためになされたもので、機能を柔軟に変更することがで
き、かつ、高速にプログラムを実行できるプロセッサ装
置を得ることを目的としており、さらにこのプロセッサ
装置の機能を実行プログラム毎に提供できるプロセッサ
装置を得ることを目的とする。

【００１３】

【課題を解決するための手段】第１の発明に係るプロセ
ッサ装置は、以下の要素を有するものである。（ａ）書き換え可能なメモリ部とこのメモリ部に記録さ
れたデータにより動作変更が可能なロジック部を有する
第１のプロセッサ、（ｂ）所定のデータを記憶する記憶
手段、（ｃ）上記記憶手段に記憶されたデータを上記第
１のプロセッサのメモリ部に書き込み、上記第１のプロ
セッサを起動する第２のプロセッサ。

【００１４】第２の発明に係るプロセッサ装置は、以下
の要素を有するものである。（ａ）書き換え可能なデバイスを有し、このデバイスに
書き込まれたデータに基づいて動作する第１のプロセッ
サ、（ｂ）所定のプログラムを実行するとともに、上記
第１のプロセッサのデバイスにそのプログラムに対応し
た所定のデータを書き込み、上記第１のプロセッサを動
作させる第２のプロセッサ。

【００１５】

【作用】第１の発明におけるプロセッサ装置は、第１の
プロセッサがたとえば大規模ＰＬＤ(Programable Logic
Device)のように、書き換え可能なメモリとこのメモリ
に記憶されたデータにより動作変更が可能なロジック部
により構成されるので、機能を必要に応じて変更するこ
とができ、かつ、高速にプログラムを実行できる。

【００１６】また、第２の発明におけるプロセッサ装置
は、実行するプログラムに対応して大規模ＰＬＤや通常
のＲＡＭ等の書き換え可能なデバイスに書き込む所定の
データを有し、実行プログラム毎にその所定のデータを
上記第１のプロセッサに書き込むので、第１のプロセッ
サはプログラム毎に必要な機能を提供することができ
る。

【００１７】

【実施例】

実施例１．以下、第１と第２の発明の一実施例を図につ
いて説明する。図１において、１はプログラムを実行す
るＣＰＵ、１１はプログラムのうち一般的な作業をする
プロセッサ（第２のプロセッサの一例）、１２はプログ
ラムのうち特殊な機能を高速に実行するコプロセッサで
ここでは大規模ＰＬＤ（Programable Logic Device、第
１のプロセッサの一例）からなり、１３はプロセッサ１
１がコプロセッサ１２を制御するためのコプロセッサ制
御バス、１４はコプロセッサ１２がプロセッサ１１にス
テータスを通知するためのコプロセッサ・ステータス・
バス、２はメモリ、３はＩ／Ｏ装置、４はＣＰＵ１、メ
モリ２およびＩ／Ｏ装置３を結合するシステムバス。

【００１８】また図２にＣＰＵが実行するプログラムの
概念図を示す。図２において１０１はプロセッサが実行
できる命令コードが格納されている命令コード領域、１
０２はプロセッサ実行時に使用するデータ１０２１が格
納されているデータ領域、１０３はコプロセッサの構成
データ１０３１が格納されている構成データ領域で、命
令コード領域１０１にはコプロセッサには無関係の一般
命令１０１１、コプロセッサ実行命令１０１２、コプロ
セッサに構成データをライトする構成データ・ライト命
令１０１３、コプロセッサの構成データのライト完了を
知るためのコプロセッサ・リード構成ステータス命令１
０１４が格納されている。

【００１９】次に動作について説明する。図３に動作の
概略フローを示す。Ｉ／Ｏ装置（ディスク装置やネット
ワークなど）３から図２に示す形式のプログラムをメモ
リ２にロードし、ＣＰＵ１はプログラムを実行する。Ｃ
ＰＵ１がコプロセッサ１２に無関係な命令コードを実行
するときは、プロセッサ１１が命令コード領域１０１内
の一般命令１０１１の命令を実行し、データ領域１０２
内のデータ１０２１にアクセスする。

【００２０】ＣＰＵ１が構成データ・ライト命令１０１
３を実行するときは、プロセッサ１１が構成データ・ラ
イト命令１０１３により、構成データ格納領域１０３に
格納されている構成データ１０３１をコプロセッサ１２
に機能を実現するのに必要なワード数書き込みロジック
部を変更する。これにより、コプロセッサ１２は、所望
の機能を実現することが可能になり、コプロセッサ・リ
ード構成ステータス命令１０１４を実行して、コプロセ
ッサ・ステータス・バス１４を介して構成データのライ
トの完了をプロセッサ１１に通知する。ＣＰＵ１がコプ
ロセッサ実行命令１０１２を実行するときは、プロセッ
サ１１がコプロセッサ実行命令１０１２によりコプロセ
ッサ１２に起動要求をコプロセッサ制御バス１３を経由
して伝え、コプロセッサ１２が構成データにより書き込
まれた機能を実行し、実行が終了したらコプロセッサ・
ステータスバス１４を経由して終了をプロセッサ１１に
伝える。

【００２１】以上のように、この実施例では、メモリ、
ＣＰＵ、Ｉ／Ｏ装置からなる情報処理装置において、Ｃ
ＰＵのプロセッサの機能を補助するコプロセッサを、外
部から構成データをライトすることによって所望の機能
を実現できる大規模ＰＬＤ(Programable Logic Device)
で構成し、メモリあるいはＩ／Ｏ装置に格納された構成
データをプロセッサが該当コプロセッサへライトする手
段、構成データのライトが完了したことをプロセッサへ
通知する手段および、プロセッサが該当コプロセッサを
起動する手段を有することを特徴とするコプロセッサを
説明した。

【００２２】また、上記コプロセッサの構成データ、コ
プロセッサへの構成データのライト手段、構成データの
ライト完了通知手段および、コプロセッサの起動手段
を、実行プログラム中に有していることを特長とするプ
ログラムを説明した。

【００２３】実施例２．なお、上記実施例では、ＣＰＵ
が実行するプログラムにコプロセッサ実行命令１０１２
および、構成データ・ライト命令１０１３という特殊命
令を設けたが、このような特殊命令を設けずにこのよう
な機能を果たすレジスタをメモリ空間中に設け、そのア
ドレスにアクセスすることによって構成データ・ライ
ト、ライト完了通知、またはコプロセッサの起動を行っ
ても良い。

【００２４】実施例３．上記実施例１では、ひとつのプ
ログラム内に構成データ及び構成データ・ライト、ライ
ト完了通知、コプロセッサの起動の命令を有する場合を
示したが、構成データ及び構成データ・ライト、ライト
完了通知、コプロセッサの起動の３つの命令は同一プロ
グラム内にすべてなくてもよい。つまり、別々な場所に
あってもよく、プログラムに対応して実行されるもので
あればよい。たとえば、構成データは別ファイルにあっ
てもよい。また、ライト命令は実施例２のようにレジス
タ内にあってもよい。

【００２５】実施例４．上記実施例１では、ひとつの種
類の構成データをコプロセッサにライトして、ひとつの
機能をもたせる場合を示したが、コプロセッサにプログ
ラムに必要な複数の特殊機能を同時にもたせてもかまわ
ない。たとえば、浮動小数点機能とマトリクス演算機能
をひとつのプログラムで同時にセットしてもかまわな
い。また、別々な時にセットしてもよい。

【００２６】実施例５．上記実施例１では、構成データ
をすべて入れかえる場合を示したが、コプロセッサに使
用頻度の高い構成データをあらかじめ書き込んでおいて
もかまわない。たとえば、ある領域に浮動小数点機能を
常駐させるとともに、別の領域にマトリクス演算機能を
セットしたり、フーリエ変換機能をセットしたり、ある
いは、入れ替えたりしてもよい。また、常駐のしかたと
しては、常駐する構成データのある所定の領域をアドレ
スによりプロテクトしてもよいし、常駐する構成データ
内に常駐フラグを持たせて他の構成データによる上書き
を防ぐようにしてもよい。

【００２７】実施例６．上記実施例１では、コプロセッ
サをひとつ有する場合を示したが、コプロセッサを複数
有してもかまわない。この場合、書き込み命令でどのコ
プロッセサに対して書き込むのか区別する必要がある。
また、実行時も区別する必要がある。また、複数のコプ
ロセッサの中には、従来のコプロセッサが存在していて
もよく、この実施例によるコプロセッサと従来のコプロ
セッサと併用しても構わない。

【００２８】実施例７．上記実施例１では、大規模ＰＬ
Ｄの場合を示したが、大規模ＰＬＤは書き換え可能なメ
モリとこのメモリに記録されたデータにより動作変更が
可能なロジック部を有する第１のプロセッサの一例であ
る。ＰＬＤという名にこだわるものではなく、書き換え
可能なメモリに書かれたデータによりロジック動作が変
更可能なプロセッサを用いている場合に適用することが
できる。

【００２９】実施例８．上記実施例１では、コプロセッ
サを例にして説明したが、コプロセッサは請求項１、２
記載の発明の第１のプロセッサの一例である。この発明
は、たとえば、付加プロセッサやサブプロセッサ等と呼
ばれるものにも適用することができ、コプロセッサとい
う名にこだわるものではない。

【００３０】

【発明の効果】以上のように、第１の発明によればプロ
セッサ装置は書き換え可能なメモリとこのメモリに記憶
されたデータにより動作変更が可能なロジック部で構成
されるので、機能を必要に応じて変更することができ、
かつ、高速にプログラムを実行できる。

【００３１】また、第２の発明によれば、プログラムに
対応して書き換え可能なデバイスに所定のデータをプロ
セッサ装置に書き込むので、プログラム毎に必要な機能
をプロセッサ装置に持たせることができるという効果が
ある。

【図面の簡単な説明】

【図１】この発明の一実施例による情報処理装置のコプ
ロセッサの概念図である。

【図２】この発明の一実施例によるプログラムの概念図
である。

【図３】この発明の一実施例を説明するためのフローチ
ャート図である。

【図４】従来の情報処理装置のハードウェア方式のコプ
ロセッサの概念図である。

【図５】従来の情報処理装置のマイクロプログラム方式
のコプロセッサの概念図である。

【図６】従来の情報処理装置のプログラムの概念図であ
る。

【符号の説明】

１ＣＰＵ２メモリ３Ｉ／Ｏ装置４システムバス１１プロセッサ１２コプロセッサ１３コプロセッサ制御バス１４コプロセッサ・ステータス・バス

Claims

【特許請求の範囲】

【請求項１】以下の要素を有するプロセッサ装置（ａ）書き換え可能なメモリ部とこのメモリ部に記録さ
れたデータにより動作変更が可能なロジック部を有する
第１のプロセッサ、（ｂ）所定のデータを記憶する記憶
手段、（ｃ）上記記憶手段に記憶されたデータを上記第
１のプロセッサのメモリ部に書き込み、上記第１のプロ
セッサを起動する第２のプロセッサ。
【請求項２】以下の要素を有するプロセッサ装置（ａ）書き換え可能なデバイスを有し、このデバイスに
書き込まれたデータに基づいて動作する第１のプロセッ
サ、（ｂ）所定のプログラムを実行するとともに、上記
第１のプロセッサのデバイスにそのプログラムに対応し
た所定のデータを書き込み、上記第１のプロセッサを動
作させる第２のプロセッサ。